数字频率计设计课件
发展趋势三：频率计虚拟化。随着计算机的 普及，利用计算机做显示和操作平台的虚拟 仪表，也越来越被广泛运用。
四、数字频率计设计方案极其论证
方案一：系统测频部分采用中小规模数字集成电路，完成频率计 测量功能。
方案二：采用专用频率计模块实现频率测量。由频率计专用模块 （如ICM7216）构成，它的特点是结构简单，量程可以自动切换。
波等多种波形信号的频率值。
七、硬件部分设计
放大电路：采用两个NPN三极管（9018） 级联方式实现对待测信号的放大,降低对待
测信号的幅度要求。
R1 Res2 47K
C4 Cap 104 GND
L1
Inductor
+5
100uH
R4 Res2 4.7K
C3
C1
9018-1
R3
Cap
NPN
Res2
104
P 3.0
方案三：系统采用可编程逻辑器件（PLD，如ATV2500）作为信 号处理及系统控制核心，完成包括计数、门控、显示等一系列工 作。
方案四：系统采用单片机STC89C52作为控制核心，门控信号由 STC89C52内部的计数/定时器产生。由于单片机的计数频率上限 较低（24MHZ晶振时约为500KHZ），所以需对高频被测信号进 行硬件预分频处理，STC89C52则完成运算、控制功能。
3、采用单片机为系统控制核心的数字频率计。优势：体积小， 所用芯片少，测量范围广，易于扩展功能，智能化、自动化强 度高，便于控制。因此采用单片机技术设计数字器件已逐渐成 为主流。
三、数字频率计的发展趋势
发展趋势之一：从以前的模拟器件设计数字 频率计逐步转变为数字芯片设计数字频率计。
发展趋势之二：在功能上从以前的仅实现单 一频率测量扩展到还能测量周期、占空比、 脉宽等各种参数指标。
数
第十组
字
指孙 导红 老军 师老
：师
小 组 成 员 ：
周冯刘 伟广后 麟洪波 （（（ 方电数 案路据
确调分
频 率 计 设
立试析 ）））
计
一、频率测量方法概述
电子计数式测量频率有以下几种方法： （1）脉冲数定时测频法（M法）：记录在确定时间里待测信号的脉冲个数。其特点是：
测量方法简单；测量精度与待测信号频率和门控时间有关，当待测信号频率较低时，误差 较大。 （2）脉冲周期测频法（T法）：在待测信号的一个周期里记录标准频率信号变化次数。 此法低频检测时精度高，但高频检测时误差较大。 （3）脉冲数倍频测频法（AM法）：此法是为克服M法在低频测量时精度不高的缺陷发 展起来的。通过A倍频，把待测信号频率放大A倍，以提高测量精度。其特点是待测信号 脉冲间隔减小，间隔误差降低；低频测量精度比M法高A倍，但控制电路较复杂。 （4）脉冲数分频测频法（AT法）：此法是为了提高T法高频测量时的精度而发展起来的。 由于T法测量时要求待测信号的周期不能太短，所以可通过A分频使待测信号的周期扩大 A倍。其特点是高频测量精度比T法高A倍；但控制电路也较复杂。 （5）脉冲平均周期测频法（M/T法）：此法是在闸门时间内，同时用两个计数器分别记 录待测信号的脉冲数M和标准信号的脉冲数。其特点是在测高频时精度较高；但在测低频 时精度较低。 （6）多周期同步测频法：是由闸门时间与同步门控时间共同控制计数器计数的一种测量 方法，待测信号频率与M/T法相同。此法的优点是：闸门时间与被测信号同步，消除了 对被测信号计数产生的±1个字误差，测量精度大大提高，且测量精度与待测信号的频率 无关，实现了在整个测量频段等精度测量。
五、 频率测量原理
直接测频法
放大整形
时间闸门
计数器
显示
控制过程
晶体振荡
分频器（时基）
频率计算:f=N/t N为脉冲个数，t为时间基准
六、系统设计
本次采用单片机设计的数字频率计主要实现 以下几个功能：
（1）用LCD1602的液晶显示HZ、KHZ、 MHZ三个频段的待测脉冲信号的频率值。
（2）频率测量范围从1HZ～50MHZ。 （3）能测量正弦波，方波，三角波，锯齿
Cap
C2
47K
104
9018-2
NPN Cap
R2
104
Res2
1K
GND
七、硬件部分设计
波形变换和整形电路：
采用数字芯片（74HC00）实现把正弦波、 三角波、方波等各种波形的正负交替的信号 波形变换成可被单片机接受的TTL/ CMOS 兼容信号。
74HC00A
+5 1
3
2
MC74HC00AN
二、数字频率计种类
1、采用中小规模数字集成电路，用机械式功能转换开关换挡， 完成测量频率、周期以及脉宽等功能的计数器。此种数字频率 计已处于淘汰阶段，由于其自身不具备智能化、自动化，完全 借助于机械示的操作，对一些智能的频率计功能已无法完成， 所以，现在使用这种数字频率计的已经很少。
2、采用现场可编程门阵列（CPLD/FPGA）作为系统控制核 心制成的数字频率计。这种技术是在近几年才发展起来的新技 术，具有很大的发展空间和应用价值。但是其涉及的知识比较 广，应用麻烦。
四、数字频率计设计方案极其论证
方案二的设计思路是非常简单的，电路也不复杂，但由于它采 用的是专用频率计模块设计,不符合我们的设计要求，所以就不 予考虑了。
方案一采用的是中小规模数字集成电路，虽然能够实现频率的 测量，但其功能扩展不易实现，智能化程度也不高，不符合目 前数字频率计的发展要求。
采用方案三，用直接测频方法对低频测量是不现实的，而采用 带有运算器的单片机则可以很容易地解决这个问题，实现设计 要求。也就是采用先测信号的周期，然后再通过单片机求周期 的倒数的方法，从而得到我们所需要的低频信号的测量精度。 另外由于使用了功能较强的AT89C52芯片，使本系统可以通过 对软件改进而扩展功能，提高测量精度，因此我们选用方案四， 采用单片机作为核心控制系统的具体实施方案。
七、硬件部分设计
闸门时基电路：采用数字芯片（74LS08） 实现对数字信号的控制。
74HC00A 1
3
74LS08A 1
2
3
P3.1 2
MC74HC00AN
SN74LS08N
七、硬件部分设计
分频电路 ：采用数字芯片（74LS393）用 于扩展单片机的频率测量范围并为实现单片 机频率测量和周期测量使用统一的输入信号。
四、数字频率计设计方案极其论证
方案一：系统测频部分采用中小规模数字集成电路，完成频率计 测量功能。
方案二：采用专用频率计模块实现频率测量。由频率计专用模块 （如ICM7216）构成，它的特点是结构简单，量程可以自动切换。
波等多种波形信号的频率值。
七、硬件部分设计
放大电路：采用两个NPN三极管（9018） 级联方式实现对待测信号的放大,降低对待
测信号的幅度要求。
R1 Res2 47K
C4 Cap 104 GND
L1
Inductor
+5
100uH
R4 Res2 4.7K
C3
C1
9018-1
R3
Cap
NPN
Res2
104
P 3.0
方案三：系统采用可编程逻辑器件（PLD，如ATV2500）作为信 号处理及系统控制核心，完成包括计数、门控、显示等一系列工 作。
方案四：系统采用单片机STC89C52作为控制核心，门控信号由 STC89C52内部的计数/定时器产生。由于单片机的计数频率上限 较低（24MHZ晶振时约为500KHZ），所以需对高频被测信号进 行硬件预分频处理，STC89C52则完成运算、控制功能。
3、采用单片机为系统控制核心的数字频率计。优势：体积小， 所用芯片少，测量范围广，易于扩展功能，智能化、自动化强 度高，便于控制。因此采用单片机技术设计数字器件已逐渐成 为主流。
三、数字频率计的发展趋势
发展趋势之一：从以前的模拟器件设计数字 频率计逐步转变为数字芯片设计数字频率计。
发展趋势之二：在功能上从以前的仅实现单 一频率测量扩展到还能测量周期、占空比、 脉宽等各种参数指标。
数
第十组
字
指孙 导红 老军 师老
：师
小 组 成 员 ：
周冯刘 伟广后 麟洪波 （（（ 方电数 案路据
确调分
频 率 计 设
立试析 ）））
计
一、频率测量方法概述
电子计数式测量频率有以下几种方法： （1）脉冲数定时测频法（M法）：记录在确定时间里待测信号的脉冲个数。其特点是：
测量方法简单；测量精度与待测信号频率和门控时间有关，当待测信号频率较低时，误差 较大。 （2）脉冲周期测频法（T法）：在待测信号的一个周期里记录标准频率信号变化次数。 此法低频检测时精度高，但高频检测时误差较大。 （3）脉冲数倍频测频法（AM法）：此法是为克服M法在低频测量时精度不高的缺陷发 展起来的。通过A倍频，把待测信号频率放大A倍，以提高测量精度。其特点是待测信号 脉冲间隔减小，间隔误差降低；低频测量精度比M法高A倍，但控制电路较复杂。 （4）脉冲数分频测频法（AT法）：此法是为了提高T法高频测量时的精度而发展起来的。 由于T法测量时要求待测信号的周期不能太短，所以可通过A分频使待测信号的周期扩大 A倍。其特点是高频测量精度比T法高A倍；但控制电路也较复杂。 （5）脉冲平均周期测频法（M/T法）：此法是在闸门时间内，同时用两个计数器分别记 录待测信号的脉冲数M和标准信号的脉冲数。其特点是在测高频时精度较高；但在测低频 时精度较低。 （6）多周期同步测频法：是由闸门时间与同步门控时间共同控制计数器计数的一种测量 方法，待测信号频率与M/T法相同。此法的优点是：闸门时间与被测信号同步，消除了 对被测信号计数产生的±1个字误差，测量精度大大提高，且测量精度与待测信号的频率 无关，实现了在整个测量频段等精度测量。
五、 频率测量原理
直接测频法
放大整形
时间闸门
计数器
显示
控制过程
晶体振荡
分频器（时基）
频率计算:f=N/t N为脉冲个数，t为时间基准
六、系统设计
本次采用单片机设计的数字频率计主要实现 以下几个功能：
（1）用LCD1602的液晶显示HZ、KHZ、 MHZ三个频段的待测脉冲信号的频率值。
（2）频率测量范围从1HZ～50MHZ。 （3）能测量正弦波，方波，三角波，锯齿
Cap
C2
47K
104
9018-2
NPN Cap
R2
104
Res2
1K
GND
七、硬件部分设计
波形变换和整形电路：
采用数字芯片（74HC00）实现把正弦波、 三角波、方波等各种波形的正负交替的信号 波形变换成可被单片机接受的TTL/ CMOS 兼容信号。
74HC00A
+5 1
3
2
MC74HC00AN
二、数字频率计种类
1、采用中小规模数字集成电路，用机械式功能转换开关换挡， 完成测量频率、周期以及脉宽等功能的计数器。此种数字频率 计已处于淘汰阶段，由于其自身不具备智能化、自动化，完全 借助于机械示的操作，对一些智能的频率计功能已无法完成， 所以，现在使用这种数字频率计的已经很少。
2、采用现场可编程门阵列（CPLD/FPGA）作为系统控制核 心制成的数字频率计。这种技术是在近几年才发展起来的新技 术，具有很大的发展空间和应用价值。但是其涉及的知识比较 广，应用麻烦。
四、数字频率计设计方案极其论证
方案二的设计思路是非常简单的，电路也不复杂，但由于它采 用的是专用频率计模块设计,不符合我们的设计要求，所以就不 予考虑了。
方案一采用的是中小规模数字集成电路，虽然能够实现频率的 测量，但其功能扩展不易实现，智能化程度也不高，不符合目 前数字频率计的发展要求。
采用方案三，用直接测频方法对低频测量是不现实的，而采用 带有运算器的单片机则可以很容易地解决这个问题，实现设计 要求。也就是采用先测信号的周期，然后再通过单片机求周期 的倒数的方法，从而得到我们所需要的低频信号的测量精度。 另外由于使用了功能较强的AT89C52芯片，使本系统可以通过 对软件改进而扩展功能，提高测量精度，因此我们选用方案四， 采用单片机作为核心控制系统的具体实施方案。
七、硬件部分设计
闸门时基电路：采用数字芯片（74LS08） 实现对数字信号的控制。
74HC00A 1
3
74LS08A 1
2
3
P3.1 2
MC74HC00AN
SN74LS08N
七、硬件部分设计
分频电路 ：采用数字芯片（74LS393）用 于扩展单片机的频率测量范围并为实现单片 机频率测量和周期测量使用统一的输入信号。
合集下载
第7章数字频率计课件PPT
f x N T fx N T
由于门控信号是由晶振分频得到的，与晶 振的频率稳定度直接相关。考虑到门控信 号宽度 T=kfTs，Ts=1/f，则上式可改写为
f x 1 f s 1 f s fx N fs Tf x fs
通常，要求标准频率的准确度比量化误差 的影响小一个数量级。因此，晶振频率准 确度的影响可以忽略掉，即
输入特性
输入耦合方式 有AC和DC两种方式，在低频和 脉冲信号计数时宜采用DC耦合方式。 输入灵敏度 指在仪器正常工作时输入的最小 电压，如通用电子计数器，A输入通道的灵敏 度一般为10～100mV。 最高输入电压 指仪器所能允许输入的最大电 压。超过最高输入电压后仪器不能正常工作， 甚至会损坏。 输入阻抗 包括输入电阻和输入电容。A输入通 道分为高阻(1MΩ／25pF)和低阻(50Ω)两种。
输出 仪器可输出的时标信号种类、输出数码的编 码方式及输出电平。
时基信号产生与变换单元
晶体振荡器产生 1 MHz的时间基 准信号，经分频、 倍频，形成从10 MHz到0.1 Hz以 10为系列递降的 一系列不同频率 的机内标准时间 信号。
时基电路示意图
7.3 电子计数器的测量原理
电子计数器测量原理图示
N N fx T k f Ts
T是门控时间（闸门时间），门控信号由晶振分频而来 Kf是分频器的分频系数； fs、Ts分别为晶振的频率和周期。
7.3.2 量化误差
将模拟量转换为数字量（量化） 时所产生的误差叫量化误差， 也叫1误差或1个字误差。它是 数字化仪器所特有的误差。电 子计数器测频率或时间，实质 上是一个量化过程。量化误差 是由于门控信号起始时间与被 测脉冲列之间相位关系的随机 性而引起的。量化的最小单位 是数码的一个字，即量化的结 果只能取整数，其尾数或者被 抹去，或者凑整为1，因此计数 值也必然是整数。
由于门控信号是由晶振分频得到的，与晶 振的频率稳定度直接相关。考虑到门控信 号宽度 T=kfTs，Ts=1/f，则上式可改写为
f x 1 f s 1 f s fx N fs Tf x fs
通常，要求标准频率的准确度比量化误差 的影响小一个数量级。因此，晶振频率准 确度的影响可以忽略掉，即
输入特性
输入耦合方式 有AC和DC两种方式，在低频和 脉冲信号计数时宜采用DC耦合方式。 输入灵敏度 指在仪器正常工作时输入的最小 电压，如通用电子计数器，A输入通道的灵敏 度一般为10～100mV。 最高输入电压 指仪器所能允许输入的最大电 压。超过最高输入电压后仪器不能正常工作， 甚至会损坏。 输入阻抗 包括输入电阻和输入电容。A输入通 道分为高阻(1MΩ／25pF)和低阻(50Ω)两种。
输出 仪器可输出的时标信号种类、输出数码的编 码方式及输出电平。
时基信号产生与变换单元
晶体振荡器产生 1 MHz的时间基 准信号，经分频、 倍频，形成从10 MHz到0.1 Hz以 10为系列递降的 一系列不同频率 的机内标准时间 信号。
时基电路示意图
7.3 电子计数器的测量原理
电子计数器测量原理图示
N N fx T k f Ts
T是门控时间（闸门时间），门控信号由晶振分频而来 Kf是分频器的分频系数； fs、Ts分别为晶振的频率和周期。
7.3.2 量化误差
将模拟量转换为数字量（量化） 时所产生的误差叫量化误差， 也叫1误差或1个字误差。它是 数字化仪器所特有的误差。电 子计数器测频率或时间，实质 上是一个量化过程。量化误差 是由于门控信号起始时间与被 测脉冲列之间相位关系的随机 性而引起的。量化的最小单位 是数码的一个字，即量化的结 果只能取整数，其尾数或者被 抹去，或者凑整为1，因此计数 值也必然是整数。
数字频率计毕业设计答辩ppt课件
R1 5
R1 6
A
RES2
RES2
RES2
RES2
Title
P0 0 P0 1 P0 2 P0 3
;
3
4
Size B
D ate: File: 5
N u m b er
Rev isio n
1-Ju n-201 2
Sh eet of
C:\P rogram F iles\Design Ex plorer 99 S E\Examples\MDyrDawensigBny1:.ddb
V CC
V CC
开关1
开关2
S2
S3
U10 30 p
U13 CRY STA L
13 12
I N T1 I N T0
P3 5
15 14
T1 T0
V CC
31
EA /VP
19 18
X1 X2
P2 0 P2 1 P2 2 P2 3 P2 4 P2 5 P2 6 P2 7
21 P2 0 22 P2 1 23 P2 2 24 P2 3 25 P2 4 26 P2 5 27 P2 6 28 P2 7
B
33 0
LDE4D LE D 3
R1 1
33 0
LED
V CC
U11 30 p
V CC C4
9 RESET
17 16
RD WR
RX D TX D A LE /P PS EN
10 11 30 29
Q1
Q2
Q3
Q4
PN P
PN P
PN P
PN P
A
10 u
S1 R6
SW -PB
RES2
简易数字频率计PPT
教学进程:
设计要求和提示（在实验室教师授课，半天） 查阅资料、设计电路（同学独立完成，2天半） 讲述装配方法和调测要求（2学时） 调测（第一周星期三至第二周星期三） 验收（第一周星期三至第二周星期四） 撰写报告（第二周星期五）、讲评、收尾
教学方法:
1. 教法
在实验室集中，分3次讲解： 电路设计提示 装配要求、调测方法 实验报告撰写要求
（4）KDKZ（宽度控制）信号：KDKZ是表示“闸 门宽度控制”的输出信号，它用于控制“闸门 信号”产生电路输出的闸门脉冲宽度。
3.1 测试频率设计提示
3.1.1 算法设计提示 算法一： 已知频率的定义是：周期信号每秒钟内所含 的周期数值。可根据这一定义采用下图所示的算 法构建的方框图。
在测试电路中设置一个闸门产生电路，用于产 生脉冲宽度为1s的闸门信号。该闸门信号控制闸 门电路的导通与开断。让被测信号送入闸门电路， 当1s的闸门脉冲到来时闸门导通，被测信号通过 闸门并到达后面的计数电路（计数电路用以计算 被测输入信号的周期数），当1s闸门结束时，闸 门再次关闭，此时计数器记录的周期个数为1s内 被测信号的周期个数，即为被测信号的频率。测 量频率的误差与闸门信号的精度直接相关，因此， 为保证测量误差在10-3量级，则要求闸门信号的精 度为10-4量级。例如，当被测信号为1KHz时，在大 于0.1 ms ,故由此造成的计数误差不会超过1，符 合5×10-3的误差要求。
辅导实验、最后逐一验收
2.学习方法 认真自学《电子电路课程设计》相关章节 独立完成设计 独立装配、调测、撰写设计报告Leabharlann 3.课程纪律:
缺少实验达三分之一以上无成绩，必须重修。 设计报告必须手写，不得用打印机打印。 预习报告和设计报告抄袭他人者，报告成绩按 0分论处。 迟到、早退3次成绩降档。 评分项目：预习报告、装配水平、调测水平、 完成指标、报告。 成绩分档：优秀、良好、中等、及格、不及格 不及格必须重修，没有补考。
VHDL数字频率计设计课件
CQ=>DIN (23 DOWNTO 20)，CARRY_OUT=>CARRY6)； U7：CNT10 PORT MAP(CLK=>CARRY6，CLR=>CLR_CNT，ENA=>TSTEN，
CQ=>DIN (27 DOWNTO 24)，CARRY_OUT=>CARRY7)； U8：CNT10 PORT MAP(CLK=>CARRY7，CLR=>CLR_CNT，ENA=>TSTEN，
3) 测频控制信号发生器的源程序TESTCTL.VHD
LIBRARY IEEE；
USE IEEE.STD_LOGIC_1164.ALL；
--测频控制信号发生器
USE IEEE.STD_LOGIC_UNSIGNED.ALL
ENTITY TESTCTL IS
PORT (CLK：IN STD_LOGIC；
PORT(CLK，CLR，ENA：IN STD_LOGIC； CQ：OUT STD_LOGIC_VECTOR(3 DOWNTO 0)； CARRY_OUT：OUT STD_LOGIC)；
END COMPONENT； COMPONENT REG32B --待调用的32位锁存器端口定义
．．．
COMPONENT TESTCTL --待调用的测频控制信号发生器端口定义 ．．．
CQ=>DIN (31 DOWNTO 28)，CARRY_OUT=>CARRY8)； U9：REG32B PORT MAP(LOAD=>LOAD，DIN=>DIN(31 DOWNTO 0)，DOUT=>DOUT)； END ART；
3. 硬件逻辑验证
选择实验电路结构图NO.0，由5.2节的实验电路结构图NO.0 和图6.5确定引脚的锁定，测频控制器时钟信号CLK(1 Hz)可接 CLOCK1，待测频FSIN可接CLOCK0，8位数码显示输出 DOUT[31..0]接PIO47~PIO16。
CQ=>DIN (27 DOWNTO 24)，CARRY_OUT=>CARRY7)； U8：CNT10 PORT MAP(CLK=>CARRY7，CLR=>CLR_CNT，ENA=>TSTEN，
3) 测频控制信号发生器的源程序TESTCTL.VHD
LIBRARY IEEE；
USE IEEE.STD_LOGIC_1164.ALL；
--测频控制信号发生器
USE IEEE.STD_LOGIC_UNSIGNED.ALL
ENTITY TESTCTL IS
PORT (CLK：IN STD_LOGIC；
PORT(CLK，CLR，ENA：IN STD_LOGIC； CQ：OUT STD_LOGIC_VECTOR(3 DOWNTO 0)； CARRY_OUT：OUT STD_LOGIC)；
END COMPONENT； COMPONENT REG32B --待调用的32位锁存器端口定义
．．．
COMPONENT TESTCTL --待调用的测频控制信号发生器端口定义 ．．．
CQ=>DIN (31 DOWNTO 28)，CARRY_OUT=>CARRY8)； U9：REG32B PORT MAP(LOAD=>LOAD，DIN=>DIN(31 DOWNTO 0)，DOUT=>DOUT)； END ART；
3. 硬件逻辑验证
选择实验电路结构图NO.0，由5.2节的实验电路结构图NO.0 和图6.5确定引脚的锁定，测频控制器时钟信号CLK(1 Hz)可接 CLOCK1，待测频FSIN可接CLOCK0，8位数码显示输出 DOUT[31..0]接PIO47~PIO16。
实验五 简单数字频率计仿真精品PPT课件
闸门
门控
B 放大 整形
S2
1000Tx
1Tx
10Tx 100Tx
÷10
÷10
计数锁存译码 显示系统
÷10
四、实验参考电路
（1）控制时序产生电路
图4.8.5 是由秒脉冲发生器（可由晶体振荡器和 多级分频器组成）和可重触发单稳态74LS123 组成
的控制时序产生电路。秒脉冲发生器产生脉冲宽度 为的定时脉冲，74LS123单稳态电路产生锁存和清 零脉冲。（仿真软件Multisim 8的元件库中，没有 74LS123单稳态电路，可用555定时器组成单稳态 电路）。 5V
路，并测试结果。
结束语
当你尽了自己的最大努力时，失败也是伟大的， 所以不要放弃，坚持就是正确的。
When You Do Your Best, Failure Is Great, So Don'T Give Up, Stick To The End
感谢聆听
不足之处请大家批评指导
Please Criticize And Guide The Shortcomings
5. 电子计数器测量周期
当被测信号频率比较低时，用测量周期的方法来 测量频率比直接测量频率有更高的准确度和分辨率， 且便于测量过程自动化。该测量方法在许多科学技 术领域中都得到普遍使用。图4.8.4是用电子计数器 测量信号周期的原理方框图。
晶振
Tx
时基 分频
1µs
S1 Tc
10µs 1ms 100µs Tx1
演讲人：XXXXXX 时 间：XX年XX月XX日
S2
10s
1s 100ms
10ms
÷10
÷10
÷10
÷10
《频率计设计应用》PPT课件
2.1.1可编程逻辑器件的特点及分类
1.PLD的特点 1〕集成度高、可靠性好。 2〕工作速度快。 3〕提高系统的设计灵活性。 4〕缩短设计周期。 5〕增加系统的保密性能。
2. PLD的分类
集成度
低集成度芯片 高集成度芯片
可编程逻辑器件
乘积项结构器件 查找表结构器件
编程工艺
熔丝(Fuse)型器件 反熔丝(Anti-fuse)型器件 EPROM型 EEPROM型 SRAM型
基于查找表的构造模块
什么是查找表?
• 一个N输入查找表 (LUT，Look Up Table)可以实现N个输 入变量的任何逻辑功能，如 N输入“与〞、 N输入“异 或〞等。
2. 可编程与或阵列——用户决 定连接点
CD
/A/B C
/ABD
A
B
C
D
A/BD
F
AB/C/ D
F=CD+/A/BC+/ABD+A/BD+AB/C/ D
3.增加异或门—— 用EEPROM 设置选择输出极性
输出 =/AF+A/F
XOR
．．．
A
设A为0，输出F 设A为1，输出/F
4.增加D触发器与2选1数据选 择器——决定组合逻辑还是时 序逻辑
Flash型
2.1.2 PLD中阵列的表示方法
PLD的互补缓冲器
PLD的互补输入
PLD中与阵列表示
PLD中或阵列的表示
阵列线连接表示
2.1.3 CPLD的构造和工作原理
MAX7000系列的单个逻辑宏单元构造
1.与或阵列实现组合逻辑
CD
/A/B C
/ABD
A
B
C
数电课件设计_数字频率计2013
目录：一摘要 (2)二设计原理及方案 (3)1.、设计方案 (4)2．设计原理 (5)三单元电路 (7)1.输入信号电路 (7)2. 时基和闸门电路 (8)3. 逻辑控制电路 (11)4. 锁存器和清零 (11)5. 计数电路设计 (12)四元器件清单 (14)五整体电路 (15)参考文献 (17)体会心得 (18)摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。
本次课程设计的目的是根据已经学到的知识，按照这次课程设计的要求设计一个简易的数字频率计，要求频率计范围内能测出所输入信号的频率。
测量频率的方法有多种，中电子计数器测量频率具有精度高、使用方便、测量迅速，其以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
根据设计的要求我是按照第一种方法设计的，是直接测频法。
可以见一定范围内的信号输入后直接测的信号的频率。
关键词：逻辑控制，计数器，门控信号。
一设计原理及方案数字频率计就是直接用十进制的数字来显示被测信号频率。
可以测的方波的频率，通过放大正行处理，它可还以测量正弦波、三角波和尖脉冲信号的频率。
所谓频率就是在单位时间（1s）内周期信号的脉冲个数。
若在一定时间间隔T内测得周期信号的脉冲个数N，则其频率为f=N/T，据此，设计方案框图如图1所示：图1图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其。
，时间基准信号发生器提供标重复频率等于被测信号的频率fＸ准的时间脉冲信号，若其周期为1s，则门控电路的输出信号也就是闸门信号持续时间也会等于1s。
闸门电路由闸门信号进行控制当闸门号到来时，闸门开通，被测脉冲信号通过闸门被送到计数器译码显示电路。
闸门信号结束时，闸门关闭，计数器得的脉冲数N是在1秒时间内的累计数，所以被测频率f= N Hz。