集成锁相环实验
cmos4046集成电路研究锁相环(pll)的工作原理毕业外文翻译
本实验要使用CMOS4046集成电路研究锁相环（PLL ）的工作原理。
电路包括两个不同的鉴相器和一个VCO 。
另外还有一个齐纳二极管参考电压源用在供电调节中，在解调器输出中有一个缓冲电路。
用户必须提供环路滤波器。
4046具有高输入阻抗和低输出阻抗，容易选择外围元件。
注意事项1. 本实验较为复杂，进入实验室之前，确认你已经弄懂了电路预计应该怎样工作。
对某样东西还没有充分分析之前，不要去尝试制作它。
在开始实验之前要通读本文。
2. 在实验第一部分得到的数据要用来完成实验的其它任务。
所以要仔细对待这部分内容。
3. 小心操作4046芯片，CMOS 集成电路很容易损坏。
避免静电释放，使用10k Ω电阻把信号发生器的输出耦合到PLL 。
在关掉4046供电电源之前先关闭信号发生器，或者从信号输入端给整个电路供电。
要避免将输出端对电源或对地短路，TTL 门电路可以容忍这种误操作但CMOS 不能（要注意松散的导线）。
CMOS 输出也没有能力驱动电容负载。
VSS 应该接地，VDD 应该接5V ，引脚5应该接地（否则VCO 被禁止）。
1 VCO 工作原理阅读数据手册中的电路描述。
VCO 常数（0K 单位为弧度/秒-伏）是工作频率变化与输入电压（引脚9上）变化之比值。
测量出0K ，即，画出输出频率关于输入电压的曲线。
确认数据范围要覆盖5kHz 到50kHz 。
对于R1, R2 和C 的各种参数取值进行测量，确定0K 对于R1 ,R2 和C 是怎样的近似关系。
测量VCO 输出的上升和下降时间，研究电容性负载的影响。
2 无源环路滤波器无源环路滤波器位于鉴相器输出与VCO 输入之间。
此滤波器对鉴相器输出中的高次谐波进行衰减，并控制环路的强度。
通常用一个简单RC 滤波器就可以满足要求，这种设计能避免有源滤波器设计中固有的电平移动和输出限制的恼人问题。
但另外一方面，有源滤波器可以提供更优越的性能。
2.1 相位比较器首先来看一下4046的相位比较器II 的输出。
实验七 锁相环鉴相器
实验七锁相环鉴相器
一、实验目的
1.加深锁相环工作原理的理解；
2.了解用4046集成电路实验频率解调的原理并熟悉其方法；
3.掌握锁相环鉴频的测试方法。
二、实验原理
1.锁相环的组成
锁相环路简称PLL，能够完成两个电信号相位同步，由鉴相器（PD）、压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成。
鉴相器检测输入信号和输出信号的相位差，并将检测出的相位差信号转换为Uo电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压Uc，对振荡器输出信号的频率实施控制。
2.锁相环在调频和解调中的应用
当载波信号的频率与锁相环的固有振荡频率ω0相等时，压控振荡器输出信号的频率将保持ω0不变。
若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外，还有调制信号ui，则压控振荡器输出信号的频率就是以ω0为中心，随调制信号幅度的变化而变化的调频波信号，工作原理图如图1：
图1.锁相环调频原理图
调频信号返回鉴相器再经低通滤波器，输出即得解调信号，工作原理图如图2：
图2.锁相环解调原理图
三、实验结果
1.仿真原理图如图3，输入载波信号V1为1V（10Hz）、调制信号V2为12mv（1kHz），观察PLL输出调频波形如图4。
图3.调频仿真原理图
图4.调频波
2.解调仿真原理图如图5，观察到解调波形如图7。
图5.解调仿真原理图
图6.锁相环解调调频波参数设置
图7.解调。
锁相环实验报告
锁相环实验报告引言在电子、通信和控制系统中，锁相环（Phase-Locked Loop，PLL）是一种广泛应用的反馈控制系统，用于提供稳定的频率和相位锁定。
本实验旨在探究锁相环的原理、结构和性能，并通过实际实验验证其工作原理。
锁相环原理锁相环是一种负反馈控制系统，通常由相频控振荡器（VCO）、相锁环比较器、波形整形电路和滤波器组成。
其基本原理是：通过不断调节VCO的频率，使其输出信号与参考信号的相位差保持在一个稳定的工作范围内。
实验目的1.了解锁相环的基本原理和结构；2.学习锁相环在频率和相位锁定中的应用；3.通过实际实验验证锁相环的工作原理。
实验器材1.锁相环实验台；2.函数信号发生器；3.示波器；4.电压表；5.连接线等。
实验步骤搭建实验平台1.将锁相环实验台与函数信号发生器、示波器和电压表连接；2.正确接入电源，打开锁相环实验台的电源开关； 3.确认各仪器仪表的正常工作。
设置参考信号1.使用函数信号发生器产生一个正弦波信号作为参考信号；2.设置参考信号的频率和幅度。
调节锁相环参数1.调节锁相环的增益参数，观察VCO输出信号的变化；2.尝试不同的锁相环参数组合，观察系统的稳定性和响应性。
改变输入信号1.改变函数信号发生器输出信号的频率；2.观察锁相环的相位锁定和频率锁定过程。
测量锁相环性能1.使用示波器观察锁相环输入信号、输出信号和参考信号的波形；2.使用电压表测量VCO输出信号的频率。
实验结果与分析通过实验我们可以观察到锁相环的工作原理和性能。
在不同的锁相环参数设置下，VCO输出信号的频率和相位与参考信号的变化情况不同。
根据实验数据，我们可以分析锁相环的稳定性、响应速度和抗干扰能力等性能。
结论锁相环是一种广泛应用于电子、通信和控制系统中的反馈控制系统。
通过本实验，我们深入了解了锁相环的原理和结构，并通过实际实验验证了其工作原理。
锁相环具有稳定的频率和相位锁定能力，可以在信号处理和调节控制中起到重要作用。
集成锁相环应用实验
可调整fo，但因其变化范围小，只适用于工作 频率高的调整。 b.在CT 两端并联上电阻R和电源电压EA组成微 调电路，连接方法如图13所示。
图13.微调fo电路图如下：
锁相环应用 1. 利用锁相环实现鉴频： 对调频信号的解调，可采用普通鉴频器和锁 相 鉴频器。若用锁相鉴频器，可得到一些鉴频门 限上的改善，因此它很适用于对微弱调频信号 的解调。两种鉴频器性能比较见图14，鉴频原 理框图见图15。
良好的窄带滤波特性
图16.频率合成原理图如下：
PD
fr
LF
Ud
VCO
Uc
鉴相器
环路 滤波器
压控 振荡器
fo
fo'
N 图6 锁相频率合成组成框图
Fo=N*fr
图7. CD4046原理图如下：
图1.用CD4046构成的十分频电路
2.基本命题
①VCO特性的测量 测 试 电 路 见 图 2 ， 测 VCO 的 fo ～ Uc 关 系 ， UC 从 0V～5V变化，间隔1V，对应测量VCO的输出频率， 列表记录并绘成曲线。 正斜率 a：R2＝10KΩ 的情况。
实验六.集成锁相环应用实验
锁相环是一个相位误差控制系统，它比较输入信 号和压控振荡器输出的信号之间的相位差，从而 产生误差控制电压来调整压控振荡器的频率，以 达到与输入信号同频，而保持一个稳定相位差。 PLL具有以下特点： 锁定时无剩余频差。 良好的窄带滤波特性。 良好的跟踪特性。 易于集成化。 锁相环使用时可根据不同用途，设计其工作锁定 状态或跟踪状态。
一台; 一台; 一台; 一台; 一台.
福州大学集成电路应用实验二-参考模板
《集成电路应用》课程实验实验二锁相环综合实验学院：物理与信息工程学院专业: 电子信息工程年级： 2015级姓名：张桢学号：指导老师：许志猛实验二锁相环综合实验一、实验目的：1.掌握锁相环的基本原理。
2.掌握锁相环外部元件的选择方法。
3.应用CD4046锁相环进行基本应用设计。
二、元件和仪器：1.CD40462.函数信号发生器3.示波器4.电阻、电容若干5.面包板三、实验原理：1.锁相环的基本原理。
锁相环最基本的结构如图所示。
它由三个基本的部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
锁相环工作原理图鉴相器是个相位比较装置。
它把输入信号Si(t)和压控振荡器的输出信号So(t)的相位进行比较，产生对应于两个信号相位差的误差电压Se(t)。
环路滤波器的作用是滤除误差电压Se(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压Sd(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。
锁相环是个相位误差控制系统。
它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。
在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。
在这种误差电压的控制下，压控振荡器的频率也在变化。
若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。
达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。
这就是锁相环工作的大致过程。
2.CD4046芯片的工作原理。
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V －18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
锁相环实验报告
锁相环实验报告
《锁相环实验报告》
锁相环是一种常见的控制系统，广泛应用于通信、电力、自动控制等领域。
本
实验旨在通过搭建锁相环系统，验证其在信号同步和抑制噪声方面的性能。
实验设备包括信号发生器、锁相环模块、示波器等。
首先，我们将信号发生器
产生一个正弦波信号作为输入信号，然后将其输入到锁相环模块中。
锁相环模
块通过比较输入信号和反馈信号的相位差，控制其输出信号与输入信号同步。
最后，我们使用示波器观察输入信号、锁相环输出信号和反馈信号的波形，并
分析它们之间的相位关系和噪声抑制效果。
实验结果表明，锁相环系统能够有效地实现输入信号和输出信号的同步，且具
有良好的抑制噪声能力。
当输入信号频率发生变化时，锁相环系统能够迅速跟
随并调整输出信号，保持同步状态。
同时，锁相环系统还能够抑制输入信号中
的噪声，输出信号的波形更加稳定。
通过本次实验，我们深入了解了锁相环系统的工作原理和性能特点，为其在实
际应用中提供了有力的支持。
锁相环系统的同步性能和噪声抑制能力对于通信、电力系统等领域具有重要意义，本实验结果对于相关领域的研究和应用具有一
定的参考价值。
锁相环调频和解调实验,频率合成器实验
实验11 锁相调频与鉴频实验一、实验目的1.掌握锁相环的基本概念。
2.了解集成电路CD4046的内部结构和工作原理。
3.掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。
二、预习要求1.复习反馈控制电路的相关知识。
2.锁相环路的工作原理。
三、实验仪器1.高频信号发生器2.频率计3.双踪示波器4.万用表5.实验板GPMK8四、锁相环的构成和基本原理（1）锁相环的基本组成图11-1是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。
图11-1 锁相环的基本组成① 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
② 鉴相器（PD ）PD 是一个相位比较器，用来检测输出信号0V （t ）与输入信号i V （t ）之间的相位差θ (t)，并把θ(t)转化为电压)(t V d 输出，)(t V d 称为误差电压，通常)(t V d 作为一直流分量或一低频交流量。
③ 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在)(t V d 中产生的无用组合频率分量及干扰，产生一个只反映θ(t)大小的控制信号)(t V C 。
4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。
（2）锁相环锁相原理锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化，该相位差经过PD 转换成误差电压)(t V d 。
此误差电压经过LF 滤波后得到)(t V c ，由)(t V c 去改变VCO 的振荡频率，使其趋近于输入信号的频率，最后达到相等。
实验五锁相环测试及应用实验报告
：锁相环测试及应用实验试验目的：1．了解锁相环的组成、基本原理及性能特点。
2．掌握集成锁相环4046芯片的使用方法。
3．掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法。
4．掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。
5．掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1．调幅与调频发射模块。
2．直流稳压电压GPD-3303D3．F20A 型数字合成函数发生器/计数器 4．DSO-X 2014A 数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL ）亦称自动相位控制（APC ）电路，它是一种利用相位误差消除频率误差的反馈控制系统。
如图1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成。
若o i f f ≠，瞬时相位差ϕ∆将随时间而变化；若i of f ϕ∆=保持固定值。
锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。
锁相环的工作过程：如图1所示，若o i f f ≠，必将引起ϕ∆的变化，鉴相器输出正比于ϕ∆的误差电压()d u t 。
经环路滤波器滤除()d u t 中的高频分量和噪声，产生缓慢变动的直流电压()c u t 。
VCO 受控于()c u t ，使得振荡频率o f 与输入参考频率i f 的频差逐渐减小，直到o i f f =，电路达到稳定平衡状态，即锁定状态。
此时，ϕ∆保持一个不变的稳态相差ϕ∞，以维持电路的平衡状态。
需要指出，环路能达到锁定状态，是在o f 与i f 相差不大的范围内。
2. 几个重要概念 ⑴ 失锁与锁定开始工作时， o i f f ≠，ϕ∆不固定，环路处于不稳定状态，称为失锁。
当o i f f =时，ϕ∆保持常数，电路进入稳定状态，称为锁定。
⑵ 跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率i f 发生变化，环路通过自身的调节作用，使输出信号频率o f 以同样的规律跟随着变化，并且始终保持o i f f =，这个过程称为跟踪过程或同步过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二基于集成锁相环的频率合成器的
设计
一、实验目的:
掌握单片集成锁相环CD4046的技术性能指标及电路设计方案，学会应用CD4046制
二、实验内容：
1、认真阅读CD4046技术手册，掌握芯片的工作原理、性能指标及电路设计方法；
2、掌握频率合成器组成及工作原理，用CD4046设计并构建调试数字频率合成器，要求输出频率1KHz~1MHz，步进值1KHz。
三、实验原理
频率合成是用任一指定的基准频率经过一些功能电路的处理，产生一系列需要的稳定的多种基准频率。
利用锁相环实现频率合成，主要是产生可数字或程序控制的基准频率的倍频基准频率。
其原理是在锁相环的反馈回路中插入一N分频的分频电路，形成闭环，此时VCO的输出为Nfr.fr是基准频率，改变N值即可改变电路的输出频率，其稳定度与基准频率相同。
原理框图如下所示
设计基于CD4046集成锁相环的频率合成器的主要工作有： 1）设计调试晶体振荡电路，产生基准频率Rf。
2）设计N分频器，N的调节范围根据合成频率范围的基准频率的大小确定。
实验中设计基准频率为0.5kHz，要求合成输出频率1kHz~1MHz，则N=2~2000。
分频器因根据N的范围设计。
四、实验步骤：
1、详细分析给出的电路图，根据输出频率设计电路参数C1.。