第5章触发器自测练习与习题
电子教案《数字电子技术(第5版_杨志忠)》教学资源第5章练习题参考答案
电压波形。
图 Ｐ５ ２
图［题 ］ 图［题 ］
５ ２ Ａ
５ ２ Ｂ
［题 ５ ３］ 在同步 ＲＳ 触发器中，已知 ＣＰ、Ｒ、Ｓ 输入的电压波形如图 Ｐ５ ３ 所示，试画出
输出 Ｑ 端的电压波形。设触发器的初始状态为 Ｑ ＝０。
［解］ 根据由与非门组成同步 ＲＳ 触发器的逻辑功能画输出 Ｑ 的电压波形。Ｑ 电压波形中
［解］ 先画出 、 Ｑ０ Ｑ０ 和 、 Ｑ１ Ｑ１ 的电压波形，再根据 Ｙ１ ＝ Ｑ０ Ｑ１ 和 Ｙ２ ＝ Ｑ０ Ｑ１ 的与非关系，
画出输出 Ｙ１ 和 Ｙ２ 的电压波形，如图［题 ５ １４］所示。
图 Ｐ５ １４
图［题 ５ １４］
第 ５ 章 集成触发器 １２７
［题 ５ １５］ 图 Ｐ５ １５ 是一个用 ＴＴＬ 边沿双 ＪＫ 触发器组成的单脉冲发生器，ＣＰ 为连续脉 冲，试分析其工作原理，并画出 ｕＯ 的电压波形图。 ［解］ 由图 Ｐ５ １５ 可知，平时 Ｓ 开关接地，ＦＦ０ 的 Ｊ０ 接地，同时 Ｋ０ ＝ ，１ ＦＦ１ 的直接置 ０ 端通过 Ｓ 开关接地。因此，触发器 ＦＦ０ 和 ＦＦ１ 都处于 ０ 状态，Ｑ０ ＝ Ｑ１ ＝ ０，输出 ｕＯ 为低电平 ０。 当 Ｓ 开关按下时，接高电平 １，这时 ＦＦ０ 和 ＦＦ１ 都为 Ｔ′触发器，处于计数状态。在 ＣＰ 下 降沿作用下，ＦＦ０ 由 ０ 状态翻到 １ 状态，Ｑ０ ＝ １，输出 ｕＯ 由低电平 ０ 跃到高电平 １。 当输入下一个 ＣＰ 的下降沿时，ＦＦ０ 由 １ 状态翻到 ０ 状态，Ｑ０ 输出一个负跃变，输出 ｕＯ 由高电平 １ 跃到低电平 ０，与此同时，Ｑ０ 输出的负跃变使 ＦＦ１ 由 ０ 状态翻到 １ 状态，Ｑ１ 输出 的低电平使 ＦＦ０ 置 ０，从而保证了 Ｓ 开关每按一次，ｕＯ 输出一个正脉冲，输入和输出电压波形 如图［题 ５ １５］所示。 当 Ｓ 开关放开时，Ｓ 又接地，ＦＦ０ 和 ＦＦ１ 又回到初始的 ０ 状态，为下一次输出正脉冲做好准备。
铜陵学院 数字电子技术第5章习题解答
铜陵学院 数字电子技术 石建平第5章习题解答5-1.为什么基本RS 触发器的输入信号需要遵守S D ’+R D ’=1的约束条件？解：基本RS 触发器的输入信号同时为0时，触发器输出端Q =Q ’=1，这时我们称为11态。
但是，若S D ’和R D ’同时无效回到1后，基本RS 触发器的输出状态将由两个与非门的传输延迟时间决定，即输出状态将无法确定。
因此，此状态称为不定状态，使用时应避免这种情况发生。
5-2.试问电平触发的SR 触发器和基本RS 触发器在电路结构和动作特点上有哪些不同？ 解：电平触发的SR 触发器电路结构中有时钟信号，输入端是在时钟信号的控制下对触发器作用，只有当时钟信号在有效状态下，输入信号才能使触发器接收信号建立状态，而基本RS 触发器电路结构中没有时钟信号，输入信号直接对触发器作用。
5-3.试问电平触发方式的触发器能构成具有翻转功能的触发器吗？为什么？解：不能。
电平触发方式的触发器，在整个电平有效期间内，均可以接收信号建立状态，因此，若构成具有翻转功能的触发器，将会在整个电平有效期间内不断地接收信号实现翻转，会出现空翻现象。
5-4.已知基本RS 触发器电路中，输入信号端R D ’和S D ’的电压波形如图5-1所示，试画出图示电路的输出端Q 和Q ’端的电压波形。
’S D ’G 2G 1R D ’S D ’R D ’解：（1）标出所有输入信号变化的边沿，在每一段内根据基本RS 触发器的输入输出画出Q 和Q ’端波形；（2）输入端RD ’=0，SD ’=1，Q =0，Q ’=1；随后RD ’=SD ’=0，触发器输出为11态； （3）输入端RD ’=1，SD ’=0，Q =1，Q ’=0；随后RD ’=0，SD ’=1，Q =0，Q ’=1；在RD ’=SD ’=1，触发器输出保持不变；（4）输入端RD ’=1，SD ’=0，Q =1，Q ’=0；随后RD ’=SD ’=0，触发器输出为11态；最后RD ’=0，SD ’=1，Q =0，Q ’=1。
阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】
第5章 触发器一、选择题1．为了使钟控RS触发器的次态为1，RS的取值应为（）。
[成都理工大学2006 研]A．RS＝0B．RS＝01C．RS＝10D．RS＝11【答案】B【解析】当S＝l,R＝0时,Q＝1 、Q'＝O 。
在SD＝1；当S＝0,R＝1 时,Q＝0,Q'＝l；当S＝R＝0时，电路维持原来的状态不变。
2．设计一“00001111”串行序列发生器，最少需要触发器个数是（）。
[电子科技大学2006 研]【答案】B【解析】设有三个不同的变量Q2Q1Q0，前三个状态可以确定下一个状态，比如Q2Q1Q0＝000确定输出状态为1，001的时候为1，依次类推，八个输出需要计数器至少有8个不同的状态。
3．（多选）下列所示的电路中，能完成逻辑功能的电路有（）。
[北京邮电大学2010研]A B C D【答案】ACD【解析】D 触发器特性方程为＝；JK 触发器的特性方程为1n QD +=n Q ；T 触发器特性方程为＝;n+1n n Q J Q KQ =+0=n n n Q Q Q Q=+n+1Q TQ TQ =+Q n+11⋅=+=n n nQ Q Q Q Q 二、填空题1．对于D 触发器，欲使则输入D ＝______。
[成都理工大学2006研]【答案】【解析】根据D 触发器的特性方程，可得2．施密特触发器输入端加正弦波信号，则输出为同频率的______。
[北京工业大学2008研]【答案】矩形脉冲【解析】施密特触发器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号3．图5-1为某触发器状态图，该触发器为______触发器。
[北京工业大学2008研]图5-1【答案】D【解析】该触发器只有保持和翻转功能，没有置数功能，所以肯定不是RS 触发器，而JK 触发器需要两个不同变量的输入，图中的变量数只有一个，所以应该是T 触发器或者D 触发器，T 触发器特性方程为，当Q ＝1时，输入T ＝1,应该会得到逻辑电平0，而不是1； D 触n+1Q TQ TQ =+发器特性方程为，符合状态转换图。
数字电子技术习题解答_杨志忠_第五章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第五章 集成触发器(部分习题答案)练习题5解答：（P213页）【5.1】、由与非门构成的基本RS 触发器，S D 和R D 端输入如图P5.1所示波形，试画出Q 和Q 的输出波形。
设触发器的初始状态为“0”。
解题思路：根据基本RS 触发器功能分段画图，并要注意与非门的基本RS 触发器是低电平有效。
当D S 和D R 端同时为有效低电平时，出现强制1态，有效电平同时撤去后（无效高电平）会出现不定态。
（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）DS D RQ【5.2】、由或非门构成的基本RS 触发器，S D 和R D 端输入如图P5.2所示波形信号，试画出Q 和Q 的输出波形。
（设触发器的初始状态为“1”）。
解题思路：根据基本RS 触发器功能分段画图，并要注意或非门的基本RS 触发器是高电平有效，功能与与非门组成的RS 触发器功能相同。
当R D 和S D 端同时为有效高电平时，出现强制0态，有效电平同时撤去后（无效低电平）会出现不定态。
（不确定的状态，具体的状态取决两个与非门的翻转速度快慢）DS D RQ1≥1≥【5.4】、已知同步RS 触发器的输入CP,R 和S 的电压波形如题P5-4图所示的波形，试画出Q 和Q 的输出波形。
（设触发器的初始状态nQ =0）解题思路：同步钟控RS 触发器是电位型触发器（高电平敏感CP=1），在CP 有效触发期间的状态随输入信号发生变化，n 1n Q R S Q+=+，约束条件：RS=0，R=S=1时出现1Q Q 1n 1n ==++。
CPSQR【5.5】、已知同步D 触发器CP 和D 端的输入电压波形如P5.5图所示，试画出Q 端的输出波形。
（设触发器的初始状态nQ =0）解题思路：同步式触发器是电位型触发器（假定高电平敏感CP=1），在CP 有效触发期间的状态随输入信号发生变化，D Q1n =+。
第5章 触发器
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
余孟尝第三版课后习题答案第五章习题题目
自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。
5.3 试用边沿JK触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
5.4 画出用时钟脉冲上升沿触发的边沿D触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。
5.5 试画出用两片74161构成的24进制计数器的电路连线图。
5.6 试画出用两片4位双向移位寄存器74LS194组成的8位双向移位寄存器的连线图。
5.7 指出下列各种触发器中哪些可以用来构成移位寄存器和计数器，哪些不能，凡能者在（）内打√，不能者打×。
(1)基本RS触发器（）（2）同步RS触发器（）（3）同步D 锁存器（）（4）边沿D触发器（）（5）边沿JK触发器（）5.8 RAM和ROM在电路结构和工作原理上有何不同？思考题与习题题5.1 时序电路如图P5.1所示，起始状态=001，画出电路的时序图。
题5.2 画出P5.2所示电路的状态图题5.3 画出图P5.3所示电路的状态图和时序图。
题5.4 试画出图P5.4（a）电路中B、C端波形。
输入端A、CP波形如图P5.5(b）所示，触发器起始状态均为零。
题5.5 画出图P5.5所示电路的状态图，若令=1，试问电路计数顺序将如何变化？题5.6 试问图P5.6所示电路的计数长度N是多少？能自启动吗？题5.7 画出图P5.7所示电路的状态图和时序图？题5.8 试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如图P5.8所示题5.9 试用上升沿触发的边沿D触发器和与非门设计一个同步时序电路，要求如图P5.9所示题5.10 设计一个脉冲序列发生器，使之在一系列CP信号作用下，其输出端能周期性的输出00101101的脉冲序列。
题5.11 设计一个步进电机用的三相六状态脉冲分配器。
如果用1表示线圈导通，用0表示线圈截止，则三个线圈ABC的状态转换图应如图P5.11所示。
第4,5章 触发器,时序逻辑电路习题答案...
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
(完整版)数电1-10章自测题及答案(2)
第一章绪论一、填空题1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。
2、二进制数是以2为基数的计数体制，十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23.75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。
7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是：补码=反码+1。
9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。
-1100101的原码为11100101，反码为10011010，补码为10011011。
10、负数-35的二进制数是-100011，反码是1011100，补码是1011101。
二、判断题1、二进制数有0~9是个数码，进位关系为逢十进一。
（）2、格雷码为无权码，8421BCD码为有权码。
（√）3、一个n位的二进制数，最高位的权值是2^n+1。
（√）4、十进制数证书转换为二进制数的方法是采用“除2取余法”。
（√）5、二进制数转换为十进制数的方法是各位加权系之和。
（√）6、对于二进制数负数，补码和反码相同。
（）7、有时也将模拟电路称为逻辑电路。
（）8、对于二进制数正数，原码、反码和补码都相同。
（√）9、十进制数45的8421BCD码是101101。
（）10、余3BCD码是用3位二进制数表示一位十进制数。
（）三、选择题1、在二进制技术系统中，每个变量的取值为（A）A、0和1B、0~7C、0~10D、0~F2、二进制权值为（B ）A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为（B ）A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为（B）A、0011 0111 0110B、0011 1000 0110C、1000 1000 0110D、0100 1000 01105、在下列数中，不是余3BCD码的是（C ）A、1011B、0111C、0010D、10016、十进制数的权值为（D ）A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于（D ）A、原码B、反码C、原码加1D、反码加18、算术运算的基础是 （ A ）A 、加法运算B 、减法运算C 、乘法运算D 、除法运算9、二进制数-1011的补码是 （ D ）A 、00100B 、00101C 、10100D 、1010110、二进制数最高有效位（MSB ）的含义是 （ A ）A 、最大权值B 、最小权值C 、主要有效位D 、中间权值第二章 逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章 触发器
RS触发器 自测练习 1． 或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（ ）。 （a）置位 （b）复位 （c）不变 2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（ ）。 （a）保持 （b）复位 （c）置位 3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（ ）。 （a）Q=0，Q=1 （b）Q=1，Q=0 （c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定 4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（ ）。 （a）Q=0，Q=1 （b）Q=1，Q=0 （c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定 5．基本RS触发器74LS279的输入信号是（ ）有效。 （a） 低电平 （b） 高电平 6．触发器引入时钟脉冲的目的是（ ）。 （a）改变输出状态 （b）改变输出状态的时刻受时钟脉冲的控制。 7．与非门构成的基本RS触发器的约束条件是（ ）。 （a）S+R=0 （b）S+R=1 （c）SR=0 （d）SR=1 8．钟控RS触发器的约束条件是（ ）。 （a）S+R=0 （b）S+R=1 （c）SR=0 （d）SR=1 9．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（ ）。 （a）或 （b）与 （c）与非 （d）异或 10．触发器的输出状态是指（ ）。 （a） Q （b） Q
答案：1．c 2．c 3．e 4．e 5．A 6．b 7．b 8．c 9．b 10．a
D触发器 自测练习 1．要使电平触发D触发器置1，必须使D=（ ）、CP=（ ）。 2．要使边沿触发D触发器直接置1，只要使SD＝（ ）、RD＝（ ）即可。 3．对于电平触发的D触发器或D锁存器，（ ）情况下Q输出总是等于D输入。 4．对于边沿触发的D触发器，下面（ ）是正确的。 （a）输出状态的改变发生在时钟脉冲的边沿 （b）要进入的状态取决于D输入 （c）输出跟随每一个时钟脉冲的输入 （d）（a）（b）和（c） 5．“空翻”是指（ ）。 （a）在脉冲信号CP=1时，输出的状态随输入信号的多次翻转 （b）输出的状态取决于输入信号 （c）输出的状态取决于时钟和控制输入信号 （d）总是使输出改变状态 6．对于74LS74，D输入端的数据在时钟脉冲的（ ）（上升，下降 ）边沿被传输到（ ）（, QQ）。 7．要用边沿触发的D触发器构成一个二分频电路，将频率为100Hz的脉冲信号转换为50Hz的脉冲信号，其电路连接形式为（ ）。
答案：1．1，1 2．0，1 3．CP=1 4．a 5．a 6．上升,Q 7．
JK触发器 自测练习 1．主从JK触发器是在（ ）采样，在（ ）输出。 2．JK触发器在（ ）时可以直接置1，在（ ） 时可以直接清0。 3．JK触发器处于翻转时输入信号的条件是（ ） （a） J=0，K=0 （b）J=0，K=1 （c） J=1，K=0 （d）J=1，K=1 4．J=K=1时，边沿JK触发器的时钟输入频率为120Hz。Q输出为（ ）。 （a） 保持为高电平 （b）保持为低电平 （c） 频率为60Hz波形 （d）频率为240Hz波形 5．JK触发器在CP作用下，要使Qn+1=Qn，则输入信号必为（ ）。 （a） J=K=0 （b）J= Qn，K=0
1D （c） J= Qn，K= Qn （d）J=0，K=1 6．下列触发器中，没有约束条件的是（ ）。 （a） 基本RS触发器 （b）主从JK触发器 （c） 钟控RS触发器 （d）边沿D触发器 7．JK触发器的四种同步工作模式分别为（ ）。 8．某JK触发器工作时，输出状态始终保持为1，则可能的原因有（ ）。 （a）无时钟脉冲输入 （b）异步置1端始终有效 （c）J=K=0 （d）J=1，K=0 9．集成JK触发器74LS76内含（ ）个触发器，（ ）（有，没有）异步清0端和异步置1端。时钟脉冲为（ ）（上升沿，下降沿）触发。 10．题10图中，已知时钟脉冲CP和输入信号J、K的波形，则边沿JK触发器的输出波形（ ）（正确，错误）。
答案：1．上升沿，下降沿 2．Sd=0、Rd=1，Sd=1、Rd=0 3．d 4．c 5．a 6．b，d 7．保持，置1，置0，翻转 8．b,d 9．2，有，下降沿 10．正确
题10图 边沿JK触发器的波形图 CP J K Q
1 0 0 1 0 不同类型触发器的相互转换 自测练习 1．为实现D触发器转换成T触发器，题1图所示的虚线框内应是（ ）。 （a）与非门 （b）异或门 （c）同或门 （d）或非门 2．JK触发器构成T触发器的逻辑电路为（ ）。 3．JK触发器构成T＇触发器的逻辑电路为（ ）。
答案：1．c 2． 3． 习题解答 5-1 由与非门组成的基本RS触发器和输入端S、R信号如习题5．1图所示，画出输出端Q、Q 的波形。 5-2 由或非门组成的触发器和输入端信号如习题5．2图所示，请写出触发器输出Q的特征方程。设触发器的初始状态为1，画出输出端Q的波形。 习题 5．1图 R S Q Q& & S R QQ 1D C1 T CP Q Q 题1图 1J 1K T 1J 1K 1 解：先将B、C进行与运算得到BC信号，再将BC作为或非门的一个输入端对应于RS触发器的功能表，即可得到输出Q的波形
5-3 钟控的RS触发器如习题5．3图所示，设触发器的初始状态为0，画出输出端Q的波形。
解：钟控RS触发器的输出Q应该在CP=1时，根据输入端R、S的信号改变状态的。 5-4 边沿D触发器如习题5．4图所示，确定相关于时钟的Q输出，并分析其特殊功能。设触发器的初始状态为0。
≥1 ≥1 B C A
Q Q
Q 1S C1 1R Q
S CP R CPS
R Q
习题 5．3图
习题 5．2图 A B
BC Q
习题 5．4图 1D CP Q
CP
Q 解：根据习题图可得D触发器的特征方程 QDQ1n，因此在CP上升沿到来时，Q输出端的状态随Q变化，故有如图波形，可见输出端Q的波形为输入脉冲CP的二分频信号。
5-5 已知边沿D触发器输入端的波形如习题5．5图所示，假设为上升沿触发，画出输出端Q的波形。若为下降沿触发，输出端Q的波形如何设初始状态为0。
解：上升沿触发时，Q输出波形为（a），下降沿触发时，Q输出波形为（b）。 5-6 已知D触发器各输入端的波形如习题5．6图所示，试画出Q和Q端的波形。
解：先将D1、D2进行与运算得到D1D2信号，再将D1D2作为D触发器的D输入端，对应于D触发器的功能表，即可得到输出Q的波形
CP D （a） 习题 5．5图
CP Rd
D1
D2
D 1D2
D1D2 CP
Q Q 1D C1 Rd 1
习题 5．6图 5-7 已知逻辑电路和输入信号如习题5．7图所示，画出各触发器输出端Q1、Q2的波形。设触发器的初始状态均为0。
解：习题 5．7图中两个D均为上升沿触发，输入信号D始终为1，且两个D触发器的Rd端为高电平有效。由于初始状态均为0，故当CP1到来时，Q1首先由0变成1，使得1Q由1变成0，当CP2到来时，Q2也由0变成1，而此时的Q2=1又使得Q1由1变成0并使D2触发器Q2直接置0，故Q2的输出始终被钳制为0。其波形见习题 5．7图中。
5-8 已知JK信号如习题5．8图中所示，分别画出主从JK触发器和边沿（下降沿）JK触发器的输出端Q的波形。设触发器的初始状态为0。
解：主从JK触发器的波形按只能动作一次的特点画出的。 5-9 边沿JK触发器电路和输入端信号如习题5．9图所示，画出输出端Q的波形。
Q Q
S J1
J2
J3
CP
1J Sd C1 &
&
D1 D2 习题 5．7图
CP1 Q1 Q2 CP2 1D C1 1D C1
CP1
CP2 Q1
CP J K
（主从）Q 习题 5．8图 5-10 集成JK触发器的电路图如习题5．11图所示。画出输出端QB的波形。设两触发器的初始状态均为0。
解：根据波形图可知，QA输出的波形为CP的二分频信号，QB输出的波形为CP的四分频习题 5．11图 CP QA
CP S R
J1
J2
J3
K1
K2
习题 5．9图 直接置1 保持 置0 置0 直接置0 保持 翻转