第五章 触发器的逻辑功能及其描述方法 2
合集下载
数字电路触发器详解
广东工业大学 自动化学院
解：
[例] 试对应输入波形画出下图中 Q 端波形。假设触发器的初态为“0”。
Q
CLK
R
Q
Q
S
0
0
1
0
0
0
0
1
CLK = 0 时， 触发器状态不变。
CLK = 1 时，触发器根据 S、R 取值翻转。
只在CLK= 1期间接受输入信号
5.3 电平触发的触发器
本章的重点: 1.各种电路结构的触发器所具有的特点； 2.触发器逻辑功能的分类和触发器逻辑功能的描述方法。 3.要注意区分触发器的电路结构和逻辑功能这两个不同的概念。
5.1 概述
广东工业大学 自动化学院
一、触发器的特点
(1)有两个稳定状态(简称稳态)，用来表示逻辑 0 和 1。
异步置1端
异步置0端
小圆圈表示低电平有效
5.3 电平触发的触发器
广东工业大学 自动化学院
[例] 试对应输入波形画出下图中 Q 端波形。
R'D
CLK
R
Q'
Q
1S
S
C1
CLK
R
1R
R
S
VCC
R'D
S
解：
原态未知
Q
VCC
R'D
R'D
0
0
1
0
0
0
0
1
异步置0
5.3 电平触发的触发器
广东工业大学 自动化学院
0
0
0
0
广东工业大学 自动化学院
动作特点 直接控制：输入信号直接加在输出门上，在输入信号全部作用时间内，都能直接改变输出端的状态（即只要有输入信号，就能作用于电路)。故又称该电路为直接复位、置位锁存器。
描述触发器的逻辑功能的方法有
描述触发器的逻辑功能的方法有触发器是数据库中的一个重要概念，它具有逻辑功能，可以在特定事件发生时自动执行相应的操作。
触发器可以用于确保数据库的完整性、约束条件的执行以及触发特定的业务逻辑等。
本文将详细介绍触发器的逻辑功能，并从创建触发器到触发器的应用等方面进行阐述。
首先，触发器的逻辑功能主要包括以下几个方面：1. 数据完整性：在数据库系统中，我们希望数据的完整性得到保证，以避免数据异常和错误。
触发器可以用于实现数据完整性的约束条件。
比如，当插入、更新或删除某条数据时，可以通过触发器来强制执行一些条件，确保数据的完整性。
例如，我们可以创建一个触发器，监测在向某个表中插入数据时是否满足某些条件，如果不满足，则禁止插入操作。
2. 约束条件的执行：数据库系统中的约束条件是一组用于描述数据合法性的规则。
通过使用触发器，我们可以在数据发生变化时，自动执行约束条件。
比如，在某个表中创建了一个唯一性约束，防止重复数据的插入。
在插入或更新数据时，触发器可以检查是否违反唯一性约束条件，如果违反，则拒绝操作。
3. 触发特定的业务逻辑：触发器还可以用于触发特定的业务逻辑。
比如，当插入某个表的数据时，触发器可以根据插入的数据自动执行一些计算操作，计算出一些相关的结果，并将计算结果存储到其他表中。
这样，我们可以在触发器中实现业务逻辑的自动计算，提高数据处理的效率和准确性。
接下来，让我们来看看如何创建触发器及其使用方法。
创建触发器的基本语法如下：CREATE TRIGGER trigger_name{BEFORE AFTER} {INSERT UPDATE DELETE}ON table_nameFOR EACH ROWBEGIN触发器的执行逻辑END其中，`trigger_name` 是触发器的名称，`BEFORE` 或`AFTER` 表示触发器执行的时机，`INSERT`、`UPDATE` 和`DELETE` 表示触发器所绑定的事件类型，`table_name` 是触发器关联的表名。
高二物理竞赛课件电路触发器的逻辑功能及其描述方法
1. SR触发器
• 状态转换图
S R Q Q*
0 00 0 0 01 1 1 00 1 1 01 1 0 10 0 0 11 0 1 1 0 1* 1 1 1 1*
触发器的逻辑功能及其描述方法
2. JK触发器
• 特性表 • 特性方程 Q* JQ KQ • 状态转换图
J K Q Q*
0 00 0 0 01 1 1 00 1 1 01 1 0 10 0 0 11 0 1 10 1 1 11 0
不同逻辑功能的触发器之间的转换
JK→SR触发器
JK→T触发器
触发器的逻辑功能及其描述方法
二、 触发器的电路结构和逻辑功能、触发方式的关系
逻辑功能：
是 Q* 与输入及 Q 在CLK作用后稳态之间的关系
（RS, JK, D, T）
同一种触发方式的触发器 可有不同的逻辑功能
相同逻辑功能的触发器可 有不同的触发方式
f 1 1.43 T1 T2 (RA RB )C
q(% )
RA RA RB
100%
555定时器及其应用
3. 用555接成多谐触发器
v 工作波形
电路触发器的逻辑功能及其描 述方法
电路触发器的逻辑功能及其描述方 法
一、触发器按逻辑功能的分类
时钟控制的触发器中，由于输入方式不 同（单端、双端输入）、次态（Q * ）随输入 变化的规则不同，所以它们的逻辑功能也不完 全一样。
按照逻辑功能的不同特点，通常将时钟 控制的触发器分为RS触发器、JK触发器、T 触发器和D触发器等几种类型。
电路结构形式： 具有不同的动作特点（转换状态的动态过程） （电平，脉冲，边沿）
555定时器及其应用
3. 用555接成多谐触发器
第五章 触发器
图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP
D
Q
n
Q n 1
0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法
5第五节 触发器的逻辑功能及其描述方法
11
上页
下页
返回
第五节 触发器的逻辑功能及其描述方法
同样是维持阻塞结构电路，既可以做成 触发器和 同样是维持阻塞结构电路，既可以做成SR触发器和 D触发器，也可以做成下图所示的 触发器。 触发器， 触发器。 触发器 也可以做成下图所示的JK触发器
Q
CLK
Q′
K J
维持阻塞结构JK触发器（74LS109）的电路 维持阻塞结构 触发器（ ） 触发器
上页 下页 返回
10
第五节 触发器的逻辑功能及其描述方法
二、触发器的电路结构和逻辑功能、 触发方式的关系
1. 电路结构和逻辑功能 触发器的逻辑功能 电路结构形式是两个不同的概念， 触发器的逻辑功能和电路结构形式是两个不同的概念， 逻辑功能和 是两个不同的概念 触发器的电路结构和逻辑功能之间不存在固定的对应 关系。 关系。 同一种逻辑功能的触发器可以用不同的电路结构实现， 同一种逻辑功能的触发器可以用不同的电路结构实现， 同一种电路结构形式可以做成不同逻辑功能的触发器。 同一种电路结构形式可以做成不同逻辑功能的触发器。
特性方程
2
′ Q* = S + RQ （约束条件） SR = 0 约束条件）
上页 下页 返回
第五节 触发器的逻辑功能及其描述方法
RS触发器输入、输出波形图 RS触发器输入、 触发器输入
S′
R′
Q
Q′
3
上页
下页
返回
第五节 触发器的逻辑功能及其描述方法
2. JK触发器 JK触发器 凡在时钟信号作用下， 凡在时钟信号作用下， 逻辑功能符合以下特性表所规定的逻辑功能者， 逻辑功能符合以下特性表所规定的逻辑功能者， 叫做JK触发器 叫做JK触发器。 触发器。
第5章-触发器
JK 00 01 10 11
Qn+1 Qn 0 1 Qn
CP
在CP上升沿时,接受J、K 信息,Q不变化
在CP下降沿时,根据接受 到旳J、K信息，Q变化
主从型J－K触发器工作波形图举例
J K Qn+1
CP
0 0 Qn
01 0
J
10 1
1 1 Qn
K
CP
接受JK 信号
Q Q状态 转变
0
置1 清0 翻转 翻转
2、触发器功能表
CP R S Q n+1 1 0 0 Qn 1 01 1
阐明 保持 置1
1 1 0 0 清0
&
&
1 1 1 不定 防止
R
R、S
控制端
CP
S
CP: 时钟脉冲
(Clock Pulse)
0 Qn 保持
3、逻辑符号
Q
Q
R
S
R CP S
4、特征方程
Qn+1=S+RQn SR=0（约束条件）
• 主从触发器旳特点 由两个触发器构成（主触发器和从触发器） 触发方式：主从触发方式（上升沿接受，下降沿触发）
5.4.1 主从RS触发器
1、构造：两个同步RS触发器构成，主从两触发器时钟脉冲反相 2、原理：CP：主触发器输入暂存，CP：从触发器封锁，保持原 状态；时钟后沿出现后从触发器接受主触发器信号而主触发器被 封锁。 3、优点：防止空翻现象 4、缺陷：CP高电平期间受R、S变化旳影响会造成误动作
指R、S从01或10变成11时,输出端状态不变
R-S触发器真值表
Q 1
&
01 RD
Q 1
第5章 触发器
Q=1时，CP=1期间，主触置0，CP=0后，从触置0。
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
第五章触发器ppt课件
入 信 号 之 后 所
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
状态，即Q=1， Q=0时，称为“1”
态；反之为“0” 态。
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
S 两输入端 R
触发器输出与输入的逻辑关系
(1) S=1， R = 0
设触发器原态 为“1”态。
翻转为“0”态
1Q
0.
& G1 1
1 S
Q0
.1
& G2 0
0 R
设原态为“0” 态
结论: 不论 触发器原来 为何种状态， 当 S=1，
& G2 R'D RD1 & G4
导引电路
S
CP
R
时钟脉冲
当CP=0时
Q
Q
.
.
R，S 输入状态 不起作用。
& G1
& G2
触发器状态不变
1 SD 1
1 RD1
被封锁
注意：用 SD，RD 将触 发器置位或复位时，应
在CP=0时进行。
& G3
& G4
被封锁
S
0 CP
R
当 CP= 1 时
Q
Q
.
.
触发器的翻转 时刻受CP 控 制（CP高电 平时翻转），
& G2 11
1 R0
若G1先翻转，则触发器为“0”态
与非门组成的基本 RS 锁存器的特性表
S
R
1
触发器置1
1
0
触发器置0
0
基本 RS 锁存器真值表
SR
Qn+1 功能
10 01
0 置0 1 置1
1 1 不变 保持
0 0 同时变 1后不确定
逻辑符号 QQ
SR
低电平有效
或非门组成的基本RS 锁存器的特性表
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
置位端
(3) S =1， R = 1
设原态为“0” 态
保持为“0” 态
0Q
0.
& G1
1 1 S
Q1
.1
& G2
0 1
R
设原态为“1” 态
当 S=1， R=1时，
触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。
SR
置0 置1
注意
正常工作时应遵守SR =0的约束条件 即不应加以 S = R =0的输入信号。
二、动作特点： 在基本RS 锁存器中，因输入信号直接
加在输出门上，所以输入信号在全部作用时 间里，都能直接改变输出端Q和Q的状态。
它是一种电平控制触发器。
R (Reset Direct)-直接置“0”端(复位端) S (Set Direct)-直接置“1”端(置位端)
而触发器的状 态由R，S的状 态决定。
& G1
& G2
1 SD
RD 1
打开 & G3
& G4
打开
S
1 CP
R
当 CP = 1 时
触发器状态由R，S 输入状态决定。
Q
.
& G1
Q
.
& G2
1 SD 1 (1) S=0, R=0 打开
& G3
1 RD 1 & G4
触发器保持原态
S0
1 CP
打开
R0
Q
R=0时， 将使触发器 置“0”或称 为复位。
触发器保持
“0”态不
变
0Q
Q1
0.
.1
& G1 1
S1
& G2 0
R0 复位端
(2) S=0， R = 1
设原态为“0” 态
翻转为“1” 态
0 Q
1.
& G1 0
0 S
1 Q
.0
& G2 1
1 R
设原态为“1” 态
结论: 不论 触发器原来 为何种状态， 当 S=0，
1 1 不定
不允许
电平触发SR触发器真值表
Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态
二、动作特点： 1.在CP=0期间，G3、G4被封锁，触发器状
态不变。 2.在CP=1的全部时间里R 和S的变化都将引
起触发器的输出状态的变化。
触发方式：电平触发方式
存在问题 CP=1期间内若输入信号多次发生变化，
. 若先翻
& G2 1
01 RD 1
& G4
S1
CP
1 0
R1
电平触发SR触发器特性表
CP
S
R Qn Qn+1
功能
0
×
××
Qn
Q n1 Q n 保持
1
0
0
0
0
Q n1 Q n 保持
1
0
0
1
1
1
0
1
0
1
Q n1 0 置 0
1
0
1
1
1
1
1
0
0
0
Q n1 1 置 1
1
1
0
1
0
1
1
1 0 不定
1
1
触发器的分类：
按 电平触发
触
发
方
式
脉冲触发
可
分
为
边沿触发
触发器的分类：
按
RS触发器
逻
辑 功
JK触发器
能
可
D触发器
分
为
T和T'触发器
5.1 SR锁存器
1.由或非门组成的SR锁存器
2.由与非门组成的SR锁存器
一、电路结构与工作原理
正常情况下， 两输出端的状态 保持相反。通常
以Q端的逻辑电
平表示触发器的
触发器保持
“1”态不
1Q 变
Q0
1.
.0
& G1 0
S1
& G2 1
R1
(4) S =0， R = 0
“1”态
当信号S = R = 0
Q
同时变为1时，由 于与非门的翻转
1
1.
时间不可能完全 相同，触发器状
& G1
态可能是“1”态， 11 10
也可能是“0”态，
1
不能根据输入信
S0
号确定。
Q 1
. 0 若先翻转
第五章 触发器
概述 5.1 SR锁存器 5.2 电平触发的触发器 5.3 脉冲触发的触发器 5.4 边沿触发的触发器 5.5 触发器的逻辑功能及其描述方法
概述
触发器是构成时序逻辑电路的基本单元电路。
触发器具有记忆功能，能存储一位二进制数码。
触发器有二个基本特性：
➢一定条件下，触发器可维持两种稳定状态（0、1） 一保持不变；分别用来表示逻辑0和逻辑1； ➢在适当的外加输入信号（外触发）作用下，可从一 种状态翻转到另一种状态；在输入信号取消后，能将 获得的新状态保存下来。
(2) S = 0, R= 1
0.
触发器置“0” (3) S =1, R= 0
& G1 1 SD 1
& G3
Q
.1
& G2
0 RD 1 & G4
触发器置“1”
S0
1 CP
R1
(4) S =1, R= 1
Q=0 1 Q
若先翻
.
当时钟由 1变 0 后 触发器状态不定
& G1 1
1 SD 01
& G3
Q 1 Q=1
则触发器的输出状态也会发生多次翻转。
例1：画出电平触发SR 触发器的输出波形。
CP S R Q0 Q1
不定 不定
真值表
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
CP高电平时触发 器状态由R、S确定
例2：画出电平触发SR触发器的输出波形。 设触发器的初态为Q=0。
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
例1： 画出基本 RS 锁存器的输出波形
5.2 电平触发的触发器
一、电路结构与工作原理
带异步置1、置0输入端的电平触发SR触发器
一、电路结构与工作原理
Q
Q
基本SR锁存器
.
.
SD，RD 用于预置触 发器的初始状态，
工作过程中应处于 高电平，对电路工作 状态无影响。
& G1 1SD S'D
& G3
态；反之为“0” 态。
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
S 两输入端 R
触发器输出与输入的逻辑关系
(1) S=1， R = 0
设触发器原态 为“1”态。
翻转为“0”态
1Q
0.
& G1 1
1 S
Q0
.1
& G2 0
0 R
设原态为“0” 态
结论: 不论 触发器原来 为何种状态， 当 S=1，
& G2 R'D RD1 & G4
导引电路
S
CP
R
时钟脉冲
当CP=0时
Q
Q
.
.
R，S 输入状态 不起作用。
& G1
& G2
触发器状态不变
1 SD 1
1 RD1
被封锁
注意：用 SD，RD 将触 发器置位或复位时，应
在CP=0时进行。
& G3
& G4
被封锁
S
0 CP
R
当 CP= 1 时
Q
Q
.
.
触发器的翻转 时刻受CP 控 制（CP高电 平时翻转），
& G2 11
1 R0
若G1先翻转，则触发器为“0”态
与非门组成的基本 RS 锁存器的特性表
S
R
1
触发器置1
1
0
触发器置0
0
基本 RS 锁存器真值表
SR
Qn+1 功能
10 01
0 置0 1 置1
1 1 不变 保持
0 0 同时变 1后不确定
逻辑符号 QQ
SR
低电平有效
或非门组成的基本RS 锁存器的特性表
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
置位端
(3) S =1， R = 1
设原态为“0” 态
保持为“0” 态
0Q
0.
& G1
1 1 S
Q1
.1
& G2
0 1
R
设原态为“1” 态
当 S=1， R=1时，
触发器保持 原来的状态， 即触发器具 有保持、记 忆功能。
SR
置0 置1
注意
正常工作时应遵守SR =0的约束条件 即不应加以 S = R =0的输入信号。
二、动作特点： 在基本RS 锁存器中，因输入信号直接
加在输出门上，所以输入信号在全部作用时 间里，都能直接改变输出端Q和Q的状态。
它是一种电平控制触发器。
R (Reset Direct)-直接置“0”端(复位端) S (Set Direct)-直接置“1”端(置位端)
而触发器的状 态由R，S的状 态决定。
& G1
& G2
1 SD
RD 1
打开 & G3
& G4
打开
S
1 CP
R
当 CP = 1 时
触发器状态由R，S 输入状态决定。
Q
.
& G1
Q
.
& G2
1 SD 1 (1) S=0, R=0 打开
& G3
1 RD 1 & G4
触发器保持原态
S0
1 CP
打开
R0
Q
R=0时， 将使触发器 置“0”或称 为复位。
触发器保持
“0”态不
变
0Q
Q1
0.
.1
& G1 1
S1
& G2 0
R0 复位端
(2) S=0， R = 1
设原态为“0” 态
翻转为“1” 态
0 Q
1.
& G1 0
0 S
1 Q
.0
& G2 1
1 R
设原态为“1” 态
结论: 不论 触发器原来 为何种状态， 当 S=0，
1 1 不定
不允许
电平触发SR触发器真值表
Qn—时钟到来前触发器的状态 Qn+1—时钟到来后触发器的状态
二、动作特点： 1.在CP=0期间，G3、G4被封锁，触发器状
态不变。 2.在CP=1的全部时间里R 和S的变化都将引
起触发器的输出状态的变化。
触发方式：电平触发方式
存在问题 CP=1期间内若输入信号多次发生变化，
. 若先翻
& G2 1
01 RD 1
& G4
S1
CP
1 0
R1
电平触发SR触发器特性表
CP
S
R Qn Qn+1
功能
0
×
××
Qn
Q n1 Q n 保持
1
0
0
0
0
Q n1 Q n 保持
1
0
0
1
1
1
0
1
0
1
Q n1 0 置 0
1
0
1
1
1
1
1
0
0
0
Q n1 1 置 1
1
1
0
1
0
1
1
1 0 不定
1
1
触发器的分类：
按 电平触发
触
发
方
式
脉冲触发
可
分
为
边沿触发
触发器的分类：
按
RS触发器
逻
辑 功
JK触发器
能
可
D触发器
分
为
T和T'触发器
5.1 SR锁存器
1.由或非门组成的SR锁存器
2.由与非门组成的SR锁存器
一、电路结构与工作原理
正常情况下， 两输出端的状态 保持相反。通常
以Q端的逻辑电
平表示触发器的
触发器保持
“1”态不
1Q 变
Q0
1.
.0
& G1 0
S1
& G2 1
R1
(4) S =0， R = 0
“1”态
当信号S = R = 0
Q
同时变为1时，由 于与非门的翻转
1
1.
时间不可能完全 相同，触发器状
& G1
态可能是“1”态， 11 10
也可能是“0”态，
1
不能根据输入信
S0
号确定。
Q 1
. 0 若先翻转
第五章 触发器
概述 5.1 SR锁存器 5.2 电平触发的触发器 5.3 脉冲触发的触发器 5.4 边沿触发的触发器 5.5 触发器的逻辑功能及其描述方法
概述
触发器是构成时序逻辑电路的基本单元电路。
触发器具有记忆功能，能存储一位二进制数码。
触发器有二个基本特性：
➢一定条件下，触发器可维持两种稳定状态（0、1） 一保持不变；分别用来表示逻辑0和逻辑1； ➢在适当的外加输入信号（外触发）作用下，可从一 种状态翻转到另一种状态；在输入信号取消后，能将 获得的新状态保存下来。
(2) S = 0, R= 1
0.
触发器置“0” (3) S =1, R= 0
& G1 1 SD 1
& G3
Q
.1
& G2
0 RD 1 & G4
触发器置“1”
S0
1 CP
R1
(4) S =1, R= 1
Q=0 1 Q
若先翻
.
当时钟由 1变 0 后 触发器状态不定
& G1 1
1 SD 01
& G3
Q 1 Q=1
则触发器的输出状态也会发生多次翻转。
例1：画出电平触发SR 触发器的输出波形。
CP S R Q0 Q1
不定 不定
真值表
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
CP高电平时触发 器状态由R、S确定
例2：画出电平触发SR触发器的输出波形。 设触发器的初态为Q=0。
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
例1： 画出基本 RS 锁存器的输出波形
5.2 电平触发的触发器
一、电路结构与工作原理
带异步置1、置0输入端的电平触发SR触发器
一、电路结构与工作原理
Q
Q
基本SR锁存器
.
.
SD，RD 用于预置触 发器的初始状态，
工作过程中应处于 高电平，对电路工作 状态无影响。
& G1 1SD S'D
& G3