一个高精度、低成本10位数字模拟转换器的设计与实现

合集下载

第10章(106)教材配套课件

比较式等多种。逐次逼近式A/D转换器易于用集成工艺实现，且能达到较高的分辨率和速度，应用最为广泛。逐次逼近式A/D转换器由电压比较器、D/A转换器、控制逻辑电路、逐次逼近寄存器等组成，如图10-1 所示。转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲首先将寄存器最高位置成1，使输出数字为100…0。这个数码被D/A转换器转换成相应的模拟电压uo，送到比较器中与ui进行比较。若ui<uo，则说明数字过大，故将最高位的1清除；若ui＞uo，则说明数字还不够大，应将这一位保留。然后，再按同样的方式将次高位置成1，并且经过比较以后确定这个1是否应该保留。这样逐位比较下去，一直到最低位为止。比较完毕后，寄存器中的状态就是所要求的数字量输出。
位是选择位(SELECT BIT 1)。第4个时钟脉冲结束，待转换的模拟输入通道选定，SARS立即由低电平变为高电平，A/D转换器正式开始转换，同时DI端转为高阻状态，DO端则从高阻状态变为低电平。至第5个时钟脉冲的下降沿，即可开始从DO端读取转换好的数字量，一个时钟脉冲读取一位，高位(MSB)在前，低位 (LSB)在后。经过8个时钟脉冲之后，8位数据从高位到低位输出完毕，SARS从高电平变为低电平，转换完成。同时，TLC0834 又以低位在前、高位在后的顺序开始重新输出转换好的8位数据 (最低位共用)。当然，用户可以根据需要，在第12个时钟脉冲结
实例十模/数转换接口的设计 2．设计步骤 1) 硬件设计由于有些版本的Proteus仿真软件的基本元件库中没有 TLC0834，为了使用方便，我们在仿真设计中可采用ADC0834 来替代。仿真图如图10-6所示。 2) 软件设计 (1) 流程图如图10-7所示。
实例十模/数转换接口的设计图10-6 数字电压表设计仿真图

10AD转换器

uo (V)
d0 输入 d1 uo 或 io
…
dn－1
D/A
输出
7 6 5 4 3 2 1 0
D
000 001 010 011 100 101 110 111
uo Ku (dn 1 2n 1 dn 2 2n 2 d1 21 d0 20 )
《数字电子技术基本教程》
Vi n 2
量化误差 =
如：采样的电压分别是7/8V （0.875）和 0.9V时，编码都为111,但前者无误差，后者存在误差。
输入信号 1V 7/8V
二进制代表的模拟代码电压 111 110 7=7/8 （V）
输入信号 1V
二进制代表的模拟代码电压
111
7=14/15（V） 6=12/15（V） 5=10/15（V） 4= 8/15（V） 3= 6/15（V） 2= 4/15（V） 1= 2/15（V） 0 = 0 (V）
vo RF i
V R i REF (d3 23 d 2 22 d1 21 d 0 20 ) 2 24
缺点：电阻值分散，相差太大
《数字电子技术基本教程》
10.2.2 倒T型电阻网络DAC
电阻网络中的种类少（仅R和2R两种）
R
不论模拟开关接到运算放大器的反相输入端（虚地）还是接到地，也就是不论输入数字信号是1还是0，各支路的电流不变。
《数字电子技术基本教程》
DAC0832
特点 ① 8位DA转换器 ② COMS工艺 ③ 倒T型电阻网络 ④ 内部有2个数据寄存器 ⑤ 直通、单缓冲、双缓冲三种工作方式
《数字电子技术基本教程》
VCC(+5V) NC GND VEE Io D7 D6 D5 D4 1 2 3 4 5 6 7 8 引脚排列图 DAC0808 16 15 14 13 12 11 10 9 COP VREF(-) VREF(+ ) VCC D0 D1 D2 D3 D0 D1 D2 D3 D4 D5 D6 D7 2.4kΩ 5 13 6 7 8 DAC0808 9 10 11 12 3 14 15 2 4 16 Io RL +VREF(+5V) 2.4kΩ

一种10位乘法型D／A转换器的设计

一种10位乘法型D／A转换器的设计
刘永光
【期刊名称】《微电子学》
【年(卷),期】1994(24)6
【摘要】本文介绍一种采用Ｒ－２Ｒ梯形电阻网络和ＣＭＯＳ模拟开关的典型结构的单片１０位Ｄ／Ａ转换器。

在设计和制作上进行优化，不用激光修调能够达到１０位精度，在全温范围内有较高的温度跟踪特性。

【总页数】4页(P27-30)
【关键词】模拟开关;电阻网络;数-模转换器
【作者】刘永光
【作者单位】四川重庆电子工业部第24研究所
【正文语种】中文
【中图分类】TP335.4
【相关文献】
1.一种高效率混合型全桥DC/DC转换器的设计 [J], 马春英;李学武
2.一种可用于12位分段电阻型数模转换器的开关栅压自举电路的设计 [J], 骆川
3.一种降压型DC-DC转换器的误差放大器设计 [J], 刘志福; 周文涛; 李佑进; 程铁栋
4.一种降压型DC-DC转换器的误差放大器设计 [J], 刘志福; 周文涛; 李佑进; 程铁栋
5.一种单片8位高速乘法型D／A转换器 [J], 王朝炎
因版权原因，仅展示原文概要，查看原文内容请购买。

一种高精度低成本A／D转换器的原理和实现

Ｍｔｏ公司的６Ｈ７５８ｏｒｌｏａ８Ｃ０Ｃ单片机，利用单片机的定时
器输入捕捉功能，不仅非常方便地实现了光电隔离。而
ｄｃｄｉｅｉｈｅａｃｒｃｎｔｂｌｙｏｉｃｎｅｅｒｎａｃｅｔｙｓｌｚｒｄｕｔｎ。Ｐｏｏｌｃｒｓｌｔｎｉｅｉｉｔｆｈｓｏｖ￣ｒａｅｅｈｎｅｇａｙｂｅ－ｅｏａｊｓａｉｔｄｒｌｆｍｅｔｈｔｅｅｔｃｉａｉｓａｌａ－ｉｏｏｓｙ
成本ＡＤ转换器，用了双积分的工作原理，入自／采加
校零阶段，有效地克服器件的失调和漂移，电路使用
图１中：ｘ为第一路四选一模拟开关；Ｙ为第二路四选一模拟开关；，Ａ为电压跟随器；：Ａ为积分器；为比较器，其输出经光电隔离后送入ＣＵ输入捕捉引脚；ＰＣＵＰＰＣ口的Ｐ。Ｐ，Ｃ、Ｃ经光电隔离后控制模拟开关选
片四运放Ｔ０４ＰＪ少量阻容器件构成，／Ｌ８，ｌｎ－ＪＡＤ转换
器电路如图１所示。
； ………
图１ＡＤ转换器电路原理图／
Ｆｇ１Ｃｒｕｔｐｎｉｌｆ／Ｄｃｎｅｔｒｉ．ｉｃｉｒｃｐｅｏｉＡｏｖｒｏ
有较高的性价比，在数显调节仪表中得到了广泛的应用。
关键词：ＡＤ转换器／
中图分类号：Ｔ２Ｐ９
自校零
高精度
低成本
软件流程
文献标志码：Ａ

一种10_bit_低功耗SAR_ADC_设计

为了达到低功耗，设计中主要对电容阵列做出了调整。电容阵列的整体面积取决于最小单位电容的大小，而其取值会受到限制，因此将最小的 2 位电容
收稿日期：2023-01-10 作者简介：戴澜（ 1 9 7 5 — ），男，湖南邵阳人，博士，教授，主要研究方向为集成电路设计；王钰宁（1998—），女，河北保定人，硕士研究生，主要研究方向为集成电路设计。
状态时，M5、M6 导通，将 Uin 传输给 Uout，此时 Cb 不
在和电源以及地相接，传输门 TG2 导通，电容下极板
与 Uin 相接，其电压值为 Uin。其上极板电压被提高到
Uin+UDD，并且与 M5 的栅极相连接，因此 M5 的栅源电压始终保持在 Uin+UDD，其导通电阻始终保持不变，传输的精度得到了保证。
设计成了 C-2C 的串并联模式，可以将其单位电容的大小降为 1/2，从而减小了整个电容阵列的面积。其次将最高位电容利用开关隔离开，因为高位大电容翻转会消耗很多的能量，所以在其完成翻转比较之后，将其隔离开，可以减小消耗的能量。对本文的算法做出了改善，大大降低了电容阵列翻转消耗的能量。针对 ADC 的精度做出了以下调整，采用了栅压自举开关，对其非理想因素进行改善，使栅压自举开关能很好地跟随输入的信号。 1.2 电容阵列的算法
j=j+1
否 Sn0=gnd
Copyright©博看网. All Rights Reserved.
· ５３ ·
2023 年 2 月 25 日第 40 卷第 4 期
Tele Ｖｏｌ．４０Ｎｏ．４
M2
M3
Cn
M10
Cb C
Abstract: In this paper, a 10 bit, 1MS/s low-power SAR ADC is designed, which improves the algorithm of capacitor array, adds high-position isolation switch, and improves the circuit of gate-voltage bootstrap switch. The circuit is implemented in SMIC 55 nm CMOS process. The operating voltage is 1.2 V. When the sampling frequency is 1 MHz and the input signal frequency is 16.601 kHz, the Effective Number of Bits(ENOB) is 9.82 bit, SNR is 60.91 dB, and SFDR is 72.92 dB. The average power consumption is 1.38 μW, the optimal value is 1.34 fJ/convertion-step.

模拟数字转换电路工程设计 ad da

模拟数字转换电路工程设计 ad da文章标题：模拟数字转换电路工程设计及应用一、引言模拟数字转换（AD-DA）电路在现代电子技术中扮演着重要的角色。

它能够将模拟信号转换为数字信号，或者将数字信号转换为模拟信号。

本文将深入探讨AD-DA电路的工程设计及应用，以及对其在电子领域中的重要性和影响。

二、AD-DA电路的原理介绍AD-DA电路是指模拟数字转换器（ADC）和数字模拟转换器（DAC）。

ADC能够将模拟信号转换为数字信号，而DAC则能够将数字信号转换为模拟信号。

它们在数字信号处理、通信系统、音频处理、测量和控制系统等领域中得到广泛应用。

AD-DA电路的设计需要考虑到信号精度、速度、功耗和成本等因素，因此工程设计非常重要。

三、AD-DA电路的工程设计1. 信号采集与处理：在AD-DA电路设计中，信号采集是至关重要的环节。

需要考虑到模拟信号的采样频率、采样精度和信噪比等参数，以确保采集到的数据具有足够的准确性和稳定性。

对于数字信号的处理也需要注意数据的压缩、滤波和编码等技术。

2. 电路设计与集成：AD-DA电路的设计需要考虑到模拟和数字信号的转换精度和速度，因此需要合理选择集成电路和模拟电路的设计方案。

功耗和面积也是需要考虑的因素，特别是在移动设备和无线通信系统中。

3. 抗干扰与稳定性：在工程设计中，需要考虑到电路的抗干扰能力和稳定性，以保证在复杂的电磁环境中能够正常运行。

地线和供电的设计也需要特别注意，以减少电路中的噪声和干扰。

4. 应用领域需求：不同的应用领域对AD-DA电路的产品需求也各不相同，在工程设计中需要考虑到具体的应用场景和功能需求，以满足用户的实际需求。

四、AD-DA电路的应用1. 通信系统：在数字通信系统中，AD-DA电路能够完成模拟信号和数字信号之间的转换，包括模拟信号的采集、数字信号的调制和解调等功能。

它在无线通信、光纤通信和卫星通信等领域中得到广泛应用。

2. 音频处理：在音频处理设备中，AD-DA电路能够完成音频信号的采集、处理和输出，包括音频的采样、编解码、音频放大和混音等功能，广泛应用于音频采集卡、数字音频播放器和音频混音台等设备中。

高性能模数转换器设计

高性能模数转换器设计现代通信、计算机和控制技术中，数字信号处理系统已成为不可或缺的一部分。

而数字信号处理涉及到高速数据的数字化、处理、传输和输出，其中模数转换器（ADC）是最关键的设备之一。

ADC主要功能是将模拟信号转换为数字信号，其准确性和速度是数字信号处理系统的核心指标之一。

本文将介绍高性能模数转换器的设计方法和关键技术。

一、模数转换器介绍模数转换器是将模拟信号转换为数字信号的电子设备，其主要可以分为以下几类：1.积分型模数转换器：基本架构包含一个积分电路，该电路将模拟输入信号积分后转换为模拟电平，然后通过一个比较器，将其转换为数字输出。

2.逐次逼近型模数转换器：基本架构包含一组二进制单比较器和一个逐次逼近数字量级电路，通过比较器的二进制比较将输入模拟信号分为不同电平区间，最终逼近输入数字信号的真实值。

3.闪存型模数转换器：基本架构包含一组2^n个比较器，其中n为ADC的比特数，可在短时间内完成对不同电平区间的比较，实现时间快速转换。

二、高性能模数转换器设计关键技术高性能模数转换器应具有高速、高分辨率、低失配和低功耗等特点。

下文将详细介绍高性能ADC的设计关键技术。

1.采样保持电路设计ADC的输入信号在进行转换之前需要进行采样保持处理，即将输入模拟信号保持一段时间并进行采样以获得其输出电平。

采样保持电路通常采用采样电容或开关电容等方式实现。

采样保持电路应满足高保真、高带宽等要求，同时还应考虑输入电容、开关电容等参数，在设计中需综合考虑各方面因素。

2.比较器设计比较器是ADC最为核心的模块之一，其精度、功耗和速度是ADC关键指标之一。

比较器主要包括前级放大器、比较器和后级反馈增益等部分。

在设计时应考虑误差源、干扰和延迟等因素，采用低功耗设计、校准技术、噪声滤波和降噪等手段实现。

3.数字电路设计数字电路是ADC的另一个重要部分，主要包括采样保持电路、编码器、计数器和时钟电路等。

数字电路设计需要考虑时钟精度、抖动、功耗、归零电路和进位延迟等因素，通过合理的电路设计、时钟同步和抖动校准等技术实现高性能ADC设计。

超低功耗10bit逐次逼近模数转换器

超低功耗10bit逐次逼近模数转换器金星;朱从义;马文龙;张耀辉【期刊名称】《微计算机信息》【年(卷),期】2010(026)035【摘要】本文研究设计了一种基于CMOS 0.18um工艺下的30uw超低功耗10 bit逐次逼近模数转换器((SAR ADC).本结构为在1.2V低电源电压条件下使用全差分结构,使用1V作为参考电平,经前仿SNR有55.8dB.两个完全对称的电容阵列接入带自校准的比较器,比较器再接入存储器中.为了提高逐次逼近模数转换器的精度、匹配度以及减小整个电容面积,电容阵列采用了与以往传统结构不同的分级电容的方式,所有单元电容都使用相同大小样式的电容.芯片采用Chartered 0.18um工艺实现,并对芯片进行了测试.【总页数】3页(P177-179)【作者】金星;朱从义;马文龙;张耀辉【作者单位】215125,江苏,中国科学院苏州纳米技术与纳米仿生研究所;215125,江苏,中国科学院苏州纳米技术与纳米仿生研究所;215125,江苏,中国科学院苏州纳米技术与纳米仿生研究所;215125,江苏,中国科学院苏州纳米技术与纳米仿生研究所【正文语种】中文【中图分类】T【相关文献】1.10Bit 50Ms/s流水线结构模数转换器的仿真分析及设计 [J], 陈岚;刘瑛;万国春2.用于DTMB接收机的10bit,40MS/s,72dB SFDR流水线模数转换器 [J], 殷秀梅;魏琦;杨斌;杨华中3.一种10bit 50MS/s低功耗流水线模数转换器 [J], 周文君;张科;李文宏4.10bit 20MS/s流水线模数转换器设计 [J], 卫宝跃;周玉梅;范军;胡晓宇;陈利杰5.1.8V 10bit 40MS/s的流水线模数转换器 [J], 谭晓;郭桂良;杜占坤;阎跃鹏因版权原因，仅展示原文概要，查看原文内容请购买。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

图２分段阶梯结构的ＤＣＡ
舵？
１ｉ￣ｔｂ９
ＭＳＢ
１／８
１１２／０４ｂｔｉＯ
ＬＳＢ
数增长，本也急剧地增加。因此，成在选择使用温度计码结构位数和版图面积上存在一
该结构的特点是速度快，但对电阻的匹配与温度特性要求很高。假设图１是一个１位ＤＣ，大０Ａ最输出为２ｍＶ当输入码字是０ｌ１１１１１时，。，１，１，１输出电压是０９９。．９ｍＶ当输入码字跳变为１００００，０，０，
中。
关键字：字模拟转换器；数温度计码；电阻匹配；图版
ＤｅｉｎａｄＳｍｕａｉｎｏＯｂｔＤｉｉｌｔ－ｓｇｎｉｌｔｆａｌ－ｉｏｇｔ－ｏＡｎｌｇａａｏ
Ｃｏｖｒｅｔｇ－ＰｒｃｓｏｎｄＬｏｎｅｔｒｗｉｈＨｉｈｅｉｉｎａｗ－Ｃｏｔｓ
ＡｓａｔＷｉｅｅｅｐｎｃｎｌｇ，ｉ－ｒｃｉｉｉｌａ￣ｇｏｖｒｒｄｌＤＣ）ｈｓｅｎｂｔｃ：ｔｔｖｌｍｅｔｆＣｔｈｏｙｈｇｐｅｉｏｄｇａ— ｎｏｎｅｔｕｅ（ＡｒｈｈｄｏｏＩｅｏｈｓｎｔｃｅｍｏａｅｂ
所示Ｉ。ｌ
２分段阶梯结构ＤＣＡ
分段阶梯结构的ＤＣ是Ｒ２Ａ一Ｒ
结构与２Ｒ结构的结合，是经常采ｎ
用的一种ＤＣ结构。分段阶梯ＤＣＡＡ
的示意图如图２所示。
分段阶梯结构中的关键是决定
ｎ
圈１一Ｒ木形挚构Ｒ２ｉ自
一
个高精度 ◆ 低成本１Ｏ位数字模拟转换曩的设计与实现
马烨，李斌
（南理工大学电子与信息学院，东广州５０４）华广１６０
摘要：随着集成技术的日益发展，高精度的数字模拟信号转换器模块（Ａ）ＤＣ已经是许多芯片中不可或
缺的模块。影响数模转换精度关键的因素之一是电阻的匹配程度。本文详细地描述和实现了一个采用ＵＣ０３ “ｍ工艺的高精度、Ｍ．５低成本的１位ＤＣ的设计电路，电路对电阻匹配系数要求与７ＤＣ０Ａ该位Ａ
２Ｒ
哪几位采用温度计码（ｈｒｍｅｒｔｅｍｏｔｅ
ｃｄ）最大程度地降低脉冲尖峰对ｏｅ，
ＤＣ的影响刚。很明显，用温度计Ａ使码结构的位数越多，对尖峰脉冲的抑制效果更好。但是采用的温度计码结构位数越多，电阻个数会以指
ｈｔｎ．，ＡＡＩｒｊｍ பைடு நூலகம்，ｔ－ｒｌ｝＾ＡＡＡ、＇％￣ｙ
ＩＨ巾国集成电路 …
■ ＣｈｎｔｇａｅｒｕｔｉａＩｅｒｔｄＣｉｉｎｃ
甜．
一 ’。
｝
１引言
加导致了成本上升，并且这种ＤＣ响应速度很慢。Ａ
ｔｃｎｌｇｄｔｅｐｅｉｉｎｏｅｌｙｕｓｄｃｅｓｄｂｍｅ，ｅｕｔｇｉｏｃｓ．ｉａｌ，ｅｔｍｐｒｔｅｅｅｔｅｈｏｏａｒｃｓｏｆｔａｏｔｉｅｒａｅｙ８ｔｓｒｓｌｉｌｗｏｔＦｎｌｙｔｅｅａｕｒｆｃｙｎｈｈｉｎｎｈ
００时，输出电压是１ｍ０Ｖ，此时ＭＳ（ｓＢｍｏｔ
个折中。从仿真的结果得出，在该１位ＤＣ中采用０Ａ
３位的温度计码能有效地抑制脉冲尖峰对性能的影
响（图３，图中曲线族是不同工艺角的仿真结如）果。图中可以看出分割位数取３从的时候，尖峰脉冲
ｏｅｌｙｕｒｈｒｅｒａｅｙｔｅｐｏｅｙｕｆｈＡＣＴｅｔｓｎｓｌｈｗｔａｅｓｏｅｏｅＤｎｔｏｔｓｕｔｅｃｅｓｄｂｒｐｒａｏｔｅＤｈａｉｆｄｈｌｏｔ．ｈｔｇｒｕｔｓｏｔｈｃｐｆｈＮＬｅｉｅｓｈｔｔｉ０２＋．ｎｈｔｏｅＩｓ一．－０６Ｔｅｐｏｏｅｓ一．～０２ａｄｔａｆｈＮＬｉ０６＋．．ｈｒｐｓｄＤＡＣｈｓｂｅｕｃｓｆｌｐｌｄｉｅｃｍｍｅｃａｔａｅｎｓｃｅｓｌａｐｉｔｏｕｙｅｎｈｒｉｌ
低。但是随着ＤＣ位数的增加，片面积也急剧增Ａ芯
看出，右边的Ｒ２一Ｒ结构产生１８２级的模拟输出，左
边的分割结构控制着八个１８２级模拟输出。左边的
三位分割结构由一个３８ — 解码器控制（如图４，）其
设计
巾国集成电路
ＭＡＹｅ，ＬＩＢｉｎ
（ｃｏｌｆｌｔｎｃａｄＩｆｒｔｎＥｇｅｒｇＳｕｈＣｉａＵｉｅｓｙＳｈｏｏｅｒｉｎｏｍａｏｎｉｅｎ，ｏｔｈｎｎｖｒｉＥｃｏｎｉｎｉｔ
ｏｅｈｏｇ，ｕｎｚｏ６０ＧａｇｏｇＣｉａｆｃｎｌｙＧａｇｈｕ５０４，ｕｎｄｎ，ｈｎ）Ｔｏ１
的要求相同，对工艺、图精度的要求降低了８，版倍在相同精度要求下有效减小了版图面积，降低了设
计难度和生产成本。最后在版图上采用新颖的排列方式，进一步降低了温度等因素的影响。本文设计的ＤＣ的精度为ＤＬ范围在一．～０２ＩＬＡＮ０２＋．，Ｎ范围在一．～０６０６＋．。该模块已经成功应用在某些驱动芯片
对于ｌ位的ＤＣ需要２００Ａ１个电阻，因此该结构的
Ａ随着信息时代的飞速发展，日益精确的信息处设计只适用于低位数的ＤＣ。本文采用一种分段阶梯的电阻网络架构设计一理芯片对数模，数转化器（Ａ／Ｄ精度提出模ＤＣＡＣ）０位ＤＣ，效地避免了两者的短处，Ａ有同越来越高的要求，高精度、低成本的数模／模数转换个高精度１器的设计面临着严峻的挑战。本文研究一种提高时在版图设计上采用新颖的排列，从而使电阻匹配Ａ降低了芯片的设ＤＣ转换精度的方法，Ａ并通过新颖的电路和版图结系数要求与７位ＤＣ的要求相同，计难度与生产成本。构，计了一个高精度、设严格单调的数模转换器。传统ＤＣ有两种典型的架构：一Ｒ阶梯式结ＡＲ２构和２Ｒ结构。传统的Ｒ２ＡＤＲ结构如图１ｎ一ＲＬＤＥ
与版图面积达到一个最理想的折中。
ｓｎｆａｔｉ）ｌ偏置电源，它位开关都接地。ｉｉｃｎｂｔｂ０接ｇｉ其如果ｂ０有００１ｌ位．０ｍＶ的误差将导致ＤＡＣ输出曲线的非线性，即ＭＳ位电阻偏差必须保证在Ｂ００１１．％以内，才能保证ＤＣ的单调性。这．／：０１０Ａ样，于高位数的ＤＣ将给版图以及工艺制程提出对Ａ
因此，本文设计的ＤＣ高三位采用温度计码结Ａ
构，７位采用Ｒ２阶梯结构。该ＤＣ总共包括低一ＲＡ１２模拟输出级，用三位温度计码的分割结构０４个采将其分割成了八个１８的模拟输出。从图２可以２级
非常高的要求。２Ｒ阶梯结构非常简单，对电阻匹配要求也很ｎ
ＣｈｉｎａｎｅｇｒｅｄＣｉｃｕｉＩｔａｔｒｔ
表１温度计码解码器真值表
鬻搬
Ｂｉ７ＢＩ８ＢｉＡＢＣＤＥＦＧｔｔｔ９０
１０
０
０１
０
００
ｍｏｏｈｐ．ｔｒｃｉｓ
Ｋｅｒｙｗｏｄｓ：ＤＡＣ；ｈｅｍｏｔｒｃｄｒｓｓａｃｔｈｎ；ａｏｔｔｒｍｅｅｏｅ；ｅｉｔｅｍａｃｉｇｌｙｕｎ
基金项目：国家自然科学基金２１００年面上项目（目批准号：０７０６项６９６２）
０００００００
００００００１０００００１１
１
０
１
０
０
１
００００１１１
０００１１１１
ｄｇｔｌａａｏｏｖｒｅｈｅｉｔｎｅｍａｃｉｇｄｇｅ．Ｉｈｓｐｐｒａ１一ｉＤＡＣｗｔｉｈｐｅｉｏｎｉｉ－ｎｌｇｃｎｅｔｒｉｔｅｒｓｓａｃｔｈｎｅｅａｓｎｔｉａｅ，０ｂｔｉｈｈｇ — ｒｃｓｎａｄｉｌｗ— ｏｔｓｄｓｎｄａｄｉｌｍｅｔｄｂ．５ｍｒｃｓｈｏｏｙＴｅｒｑｉｍｅｔｏｅｍａｃｉｇｃｅｃｅｔｏｃｓｅｉｅｎｉｇｍｐｅｎｅｙ０３ｐｏｅｓｅｎｌｇ．ｈｕｒｔｃｅｅｎｒｈｔｈｎｏｆｉｎｆｔｉｏｅｒｓｓａｃｎｔｉｃｒｕｔｓｔｅｓｍｅｗｔａｆｈ－ｉＤｆｅｉｎｅｉｈｓｉｉｉｈａｉｔｔｅ７ｂｔＡＣ，ｗｈｃａｓｔｅｒｑｉｍｅｔｆｅｐｏｅｓｈｔｔｃｈｈｏｔｉｈｍｅｅｕｒｎｈｅｎｒｃｓｏｔｈ