DSP课件第九章TMS320LF240x片内外设
（1）WD计数寄存器(WDCNTR)——地址7023h
8位WD计数寄存器存放WD计数器的当前值D7~D0。WDCNTR 是一个只读寄存器，复位后为0，写寄存器无效。由预定标器的输出 提供计数时钟。
（2）WD复位关键字寄存器(WDKEY)——地址7025h
当55h及紧接其后的AAh(复位关键字)写入WDKEY时，将清除 WDCNTR。 其 他 任 何 值 的 结 合 写 入 或 写 入 任 何 值 都 不 能 清 除 WDCNTR。
WDCLK=(CLKOUT)／512 当CLKOUT=40MHz时，WDCLK=78125Hz是一个典型值。 除 HALT 低 功 耗 模 式 外 ， 无 论 片 内 任 一 寄 存 器 的 状 态 如 何 。 WDCLK都将使能WD定时器功能。
WD模块的结构框图
WD模块有3个控制寄存器对其进行控制和管理：
LF240x有41个数字I/O口，其中绝大多数具有另一功能，“另一功能” 都是SCI、SPI等片内外设模块的功能引脚。数字I/O口是第二功能。
LF240x有41个数字I/O口，所有这些共享引脚的功能可பைடு நூலகம்过数 字I/O模块中的9个16位控制寄存器来控制。
控制寄存器可以分为两类。
（1） I/O复用控制寄存器(MCRx,x=A,B,C)
第9章 TMS320LF240x片内外设
9.1 看门狗(WD)定时器模块
看门狗(WD)定时器模块用来监视软件和硬件操作，在软件进入 一个不正确的循环或者CPU出现暂时性异常时，WD定时器溢出以产 生一个系统复位。大多数芯片的异常操作和CPU非正常工作的情况 都能通过看门狗的功能清除和复位。因此看门狗的监视功能可增强 CPU的可靠性，以确保系统运行的安全和稳定。
9.2 数字输入/输出(I/O)模块
LF240x采用哈佛结构，有3个独立的空间：程序空间、数据空间和 I/O空间。3个空间对外共用一个16位地址总线和一个16位数据总线，并 以3个片选线、和区分不同空间。其中，I/O空间可接外部设备，是 LF240x与外部设备联系的接口。
数字I/O模块也具有连接外部设备的功能，是LF240x除I/O空间外另 一个与外部设备联系的接口。
3、程序举例
（1）IOPx0~ IOPx7（x=A、B、C、E、F）轮流设置低电平输出
0 定义对应的引脚IOPA7~IOPA0为输入。 1 定义对应的引脚IOPA7~IOPA0为输出。 D7~D0 IOPAn——I/O引脚名(n：7~0)。 如果AnDIR=0即引脚IOPAn(n:7~0)为输入时， 0 对应的I/O引脚输入的值为低电平。 1 对应的I/O引脚输入的值为高电平。 如果AnDIR=1即引脚IOPAn(n:7~0)为输出时， 0 设置相应的引脚使其输出为低电平。 1 设置相应的引脚使其输出为高电平。
1、 看门狗(WD)定时器模块的结构
看门狗(WD)定时器模块的结构如下图所示。WD模块的所有寄 存器都是8位长，该模块与CPU的16位外设总线的低8位相连。
看 门 狗 定 时 器 的 时 钟 ( WDCLK) 是 一 个 低 频 时 钟 ， 由 CPU 的 CLKOUT产生。当CPU处于低功耗模式IDLE1和IDLE2时，仍能保证 看门狗继续计数。仅当看门狗使能时，WDCLK才有效。WDCLK的 频率由下式计算：
控制两种功能的选择。
（2）数据和方向控制寄存器(PxDATDIR,x=A,B,C,D,E,F)
当引脚作为通用I/O时，用来控制选择各I/O引脚的数据方向(输入 还是输出)和当前引脚对应的电平(高或低)。读通用I/O引脚的电平或 向引脚输出电平，实际上是对相应的寄存器(PxDATDIR)进行读写操 作。
1、I/O复用控制寄存器
I/0复用控制寄存器用来控制多路选择器，选择功能复用引脚是作 为特殊功能(MCRx.n=1)还是通用I/0功能(MCRx.n=0)。
2、数据和方向控制寄存器
1、端口A数据和方向控制寄存器 (PADATDIR) ——地址7098h D15~D8 AnDIR——定义IOPAn(n：7~0)引脚的方向和电平。
8 位 WDKEY 是 一 个 可 读 写 寄 存 器 ， 复 位 后 为 0 。 读 该 寄 存 器 WDKEY并不返回最近的关键字值，而是返回WDCR的内容。
（3）WD定时器控制寄存器(WDCR)——地址7029h
8位WDCR用来存放看门狗配置的控制位。
2、 看门狗(WD)定时器的操作
（ 1 ） 、 WD 计 数 器 ( WDCNTR) 溢 出 或 向 WD 复 位 关 键 字 寄 存 器 (WDKEY)写入一个不正确的值
当系统不正常时，也就不能给WDKEY写入正确值使WDCNTR清0， 则WDCNTR将计满溢出，并在一个WDCLK(或用WDCLK除以预定标因 子)时钟后发生系统复位操作。
任何其他次序的写入55h和AAh值或写入其他值都不能使WDCNTR 清0，从而使系统复位。
（2）、使用WD检查位 WD定时器控制寄存器(WDCR)的检查位(WDCHK2~WDCHK0)一直 和一个二进制常量101相比较。如果WD检查位与这个值不匹配，就会产 生一个系统复位。所以一旦软件执行了错误的WDCR写操作或一个外部 激励干扰(例如电压尖峰或其他干扰源)破坏了WDCR的内容，即除101以 外的任何值写到WDCR的D5~D3位都会产生一个系统复位。 注意，向WDCR写入值时必须包括写到D5~D3的值101。 当系统上电复位时，看门狗就被使能。WD定时器被缺省为最快的 WD速率。一旦复位由内部释放，CPU就开始执行程序，同时WD定时器 就开始计数。因此为了避免过早发生复位，应在程序刚开始时就对WD进 行配置。
当系统正常工作时，WD计数器WDCNTR以WD控制寄存器所选的 速 率 进 行 增 计 数 ， 在 WDCNTR 溢 出 前 ， 只 要 给 复 位 关 键 字 寄 存 器 WDKEY 写 入 一 个 正 确 值 ( 先 写 入 5 5 h， 紧 接 着 写 入 AAh) 就 可 以 使 WDCNTR清0，即从0开始计数而不会产生溢出。
8位WD计数寄存器存放WD计数器的当前值D7~D0。WDCNTR 是一个只读寄存器，复位后为0，写寄存器无效。由预定标器的输出 提供计数时钟。
（2）WD复位关键字寄存器(WDKEY)——地址7025h
当55h及紧接其后的AAh(复位关键字)写入WDKEY时，将清除 WDCNTR。 其 他 任 何 值 的 结 合 写 入 或 写 入 任 何 值 都 不 能 清 除 WDCNTR。
WDCLK=(CLKOUT)／512 当CLKOUT=40MHz时，WDCLK=78125Hz是一个典型值。 除 HALT 低 功 耗 模 式 外 ， 无 论 片 内 任 一 寄 存 器 的 状 态 如 何 。 WDCLK都将使能WD定时器功能。
WD模块的结构框图
WD模块有3个控制寄存器对其进行控制和管理：
LF240x有41个数字I/O口，其中绝大多数具有另一功能，“另一功能” 都是SCI、SPI等片内外设模块的功能引脚。数字I/O口是第二功能。
LF240x有41个数字I/O口，所有这些共享引脚的功能可பைடு நூலகம்过数 字I/O模块中的9个16位控制寄存器来控制。
控制寄存器可以分为两类。
（1） I/O复用控制寄存器(MCRx,x=A,B,C)
第9章 TMS320LF240x片内外设
9.1 看门狗(WD)定时器模块
看门狗(WD)定时器模块用来监视软件和硬件操作，在软件进入 一个不正确的循环或者CPU出现暂时性异常时，WD定时器溢出以产 生一个系统复位。大多数芯片的异常操作和CPU非正常工作的情况 都能通过看门狗的功能清除和复位。因此看门狗的监视功能可增强 CPU的可靠性，以确保系统运行的安全和稳定。
9.2 数字输入/输出(I/O)模块
LF240x采用哈佛结构，有3个独立的空间：程序空间、数据空间和 I/O空间。3个空间对外共用一个16位地址总线和一个16位数据总线，并 以3个片选线、和区分不同空间。其中，I/O空间可接外部设备，是 LF240x与外部设备联系的接口。
数字I/O模块也具有连接外部设备的功能，是LF240x除I/O空间外另 一个与外部设备联系的接口。
3、程序举例
（1）IOPx0~ IOPx7（x=A、B、C、E、F）轮流设置低电平输出
0 定义对应的引脚IOPA7~IOPA0为输入。 1 定义对应的引脚IOPA7~IOPA0为输出。 D7~D0 IOPAn——I/O引脚名(n：7~0)。 如果AnDIR=0即引脚IOPAn(n:7~0)为输入时， 0 对应的I/O引脚输入的值为低电平。 1 对应的I/O引脚输入的值为高电平。 如果AnDIR=1即引脚IOPAn(n:7~0)为输出时， 0 设置相应的引脚使其输出为低电平。 1 设置相应的引脚使其输出为高电平。
1、 看门狗(WD)定时器模块的结构
看门狗(WD)定时器模块的结构如下图所示。WD模块的所有寄 存器都是8位长，该模块与CPU的16位外设总线的低8位相连。
看 门 狗 定 时 器 的 时 钟 ( WDCLK) 是 一 个 低 频 时 钟 ， 由 CPU 的 CLKOUT产生。当CPU处于低功耗模式IDLE1和IDLE2时，仍能保证 看门狗继续计数。仅当看门狗使能时，WDCLK才有效。WDCLK的 频率由下式计算：
控制两种功能的选择。
（2）数据和方向控制寄存器(PxDATDIR,x=A,B,C,D,E,F)
当引脚作为通用I/O时，用来控制选择各I/O引脚的数据方向(输入 还是输出)和当前引脚对应的电平(高或低)。读通用I/O引脚的电平或 向引脚输出电平，实际上是对相应的寄存器(PxDATDIR)进行读写操 作。
1、I/O复用控制寄存器
I/0复用控制寄存器用来控制多路选择器，选择功能复用引脚是作 为特殊功能(MCRx.n=1)还是通用I/0功能(MCRx.n=0)。
2、数据和方向控制寄存器
1、端口A数据和方向控制寄存器 (PADATDIR) ——地址7098h D15~D8 AnDIR——定义IOPAn(n：7~0)引脚的方向和电平。
8 位 WDKEY 是 一 个 可 读 写 寄 存 器 ， 复 位 后 为 0 。 读 该 寄 存 器 WDKEY并不返回最近的关键字值，而是返回WDCR的内容。
（3）WD定时器控制寄存器(WDCR)——地址7029h
8位WDCR用来存放看门狗配置的控制位。
2、 看门狗(WD)定时器的操作
（ 1 ） 、 WD 计 数 器 ( WDCNTR) 溢 出 或 向 WD 复 位 关 键 字 寄 存 器 (WDKEY)写入一个不正确的值
当系统不正常时，也就不能给WDKEY写入正确值使WDCNTR清0， 则WDCNTR将计满溢出，并在一个WDCLK(或用WDCLK除以预定标因 子)时钟后发生系统复位操作。
任何其他次序的写入55h和AAh值或写入其他值都不能使WDCNTR 清0，从而使系统复位。
（2）、使用WD检查位 WD定时器控制寄存器(WDCR)的检查位(WDCHK2~WDCHK0)一直 和一个二进制常量101相比较。如果WD检查位与这个值不匹配，就会产 生一个系统复位。所以一旦软件执行了错误的WDCR写操作或一个外部 激励干扰(例如电压尖峰或其他干扰源)破坏了WDCR的内容，即除101以 外的任何值写到WDCR的D5~D3位都会产生一个系统复位。 注意，向WDCR写入值时必须包括写到D5~D3的值101。 当系统上电复位时，看门狗就被使能。WD定时器被缺省为最快的 WD速率。一旦复位由内部释放，CPU就开始执行程序，同时WD定时器 就开始计数。因此为了避免过早发生复位，应在程序刚开始时就对WD进 行配置。
当系统正常工作时，WD计数器WDCNTR以WD控制寄存器所选的 速 率 进 行 增 计 数 ， 在 WDCNTR 溢 出 前 ， 只 要 给 复 位 关 键 字 寄 存 器 WDKEY 写 入 一 个 正 确 值 ( 先 写 入 5 5 h， 紧 接 着 写 入 AAh) 就 可 以 使 WDCNTR清0，即从0开始计数而不会产生溢出。
合集下载
DSP-第9讲-片上外设资料
定时器控制寄存器(TCR)：包含定时器的控制和状态位。
§9.3.1 定时器寄存器—续
定时器号 定时器0
定时器1 (仅C5402有)
定时器的寄存器
定时器地址
寄存器
0024h
TIM
0025h
PRD
0026h
TCR
0030h
TIM1
0031h
PRD1
0032h
TCR1
描述 定时器寄存器 定时器周期寄存器 定时器控制寄存器 定时器1寄存器 定时器1周期寄存器 定时器1控制寄存器
C54x DSP有两种类型的PLL ： 硬件可配置的 ；软件可编程的
NC(不连接)
外部时钟信号
VDD
输出
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL
硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1 CLKMD2 CLKMD3
§9.4时钟发生器
§9.4.1 时钟发生器的硬件连 接
时钟发生器可以采用两种方法实 现：
(1)使用具有内部振荡电路的晶体振荡器 （必须配置CLKMD引脚以使能内部振 荡器 ）
(2)使用外部时钟 （可以采用封装好的晶体 振荡器，此时内部振荡器无效）
C54x DSP的时钟发生器包括一 个内部振荡器和一个锁相环(PLL)
选项1
0
0
0
使用外部时钟源，PLL×3
选项2 使用外部时钟源，PLL×5
1
1
0
使用外部时钟源，PLL×2 使用外部时钟源，PLL×4
1
0
0
使用内部振荡器，PLL×3 使用内部振荡器，PLL×5
§9.3.1 定时器寄存器—续
定时器号 定时器0
定时器1 (仅C5402有)
定时器的寄存器
定时器地址
寄存器
0024h
TIM
0025h
PRD
0026h
TCR
0030h
TIM1
0031h
PRD1
0032h
TCR1
描述 定时器寄存器 定时器周期寄存器 定时器控制寄存器 定时器1寄存器 定时器1周期寄存器 定时器1控制寄存器
C54x DSP有两种类型的PLL ： 硬件可配置的 ；软件可编程的
NC(不连接)
外部时钟信号
VDD
输出
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL
硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1 CLKMD2 CLKMD3
§9.4时钟发生器
§9.4.1 时钟发生器的硬件连 接
时钟发生器可以采用两种方法实 现：
(1)使用具有内部振荡电路的晶体振荡器 （必须配置CLKMD引脚以使能内部振 荡器 ）
(2)使用外部时钟 （可以采用封装好的晶体 振荡器，此时内部振荡器无效）
C54x DSP的时钟发生器包括一 个内部振荡器和一个锁相环(PLL)
选项1
0
0
0
使用外部时钟源，PLL×3
选项2 使用外部时钟源，PLL×5
1
1
0
使用外部时钟源，PLL×2 使用外部时钟源，PLL×4
1
0
0
使用内部振荡器，PLL×3 使用内部振荡器，PLL×5
TMS320LF240芯片概述
接受calu的输出根据进位位c的值进行移位3输出移位器把累加器acc的高位字和低位字在送入数据存储器之前进行移位st0和st1包含了dsp运行时的各种状态和控制位
第2讲 DSP2407内部资源介绍
主要内容： 1.引脚定义和功能结构图 2.内部功能模块介绍 3.存储器和I/O空间
1
1.引脚定义 总共144
6
中央算术逻辑单元 主要组成部分包括： 1、中央算术逻辑单元CALU（实现大范围内的 算术和逻辑运算） 2、32位累加器（ACC：接受CALU的输出， 根据进位位C的值进行移位） 3、输出移位器（把累加器ACC的高位字和低 位字在送入数据存储器之前进行移位）
7
8
ቤተ መጻሕፍቲ ባይዱ
状态寄存器ST0和ST1 ST0和ST1包含了DSP运行时的各种状态和 控制位。
2
功能结构图 CPU 存储器 片内外设
3
2.内部功能 模块介绍
4
输入定标移位器 a. 32位的输入数据定标移位器把存储器中送来 的16位值调整送至32位的中央算术逻辑单元 （CALU）。 b. 输入移位器作为程序/数据空间至CALU间数 据通路一部分，不会占用时钟的开销。
5
乘法器 LF2407使用硬件乘法器在单周期内产生有符号 或无符号的32位结果。包括： ◆用来保存一个乘数的16位暂时寄存器（TREG） ◆乘法器（为16位×16位的硬件乘法器） ◆32位乘积寄存器（PREG：内放乘法运算后的 乘积） ◆乘积移位器（对乘积结果采用四种乘积移位 方式，移位方式根据PM的状态指定）
9
3.存储器和I/O空间
10
DSP2407片内存储器的种类 1.Flash 程序空间，用来永久储存数据 2.DARAM 2407有544字*16位片内DARAM 分为B0（256字）、 B1（256字）、B2（32字） 3.SARAM 2407有2K*16位片内SARAM
第2讲 DSP2407内部资源介绍
主要内容： 1.引脚定义和功能结构图 2.内部功能模块介绍 3.存储器和I/O空间
1
1.引脚定义 总共144
6
中央算术逻辑单元 主要组成部分包括： 1、中央算术逻辑单元CALU（实现大范围内的 算术和逻辑运算） 2、32位累加器（ACC：接受CALU的输出， 根据进位位C的值进行移位） 3、输出移位器（把累加器ACC的高位字和低 位字在送入数据存储器之前进行移位）
7
8
ቤተ መጻሕፍቲ ባይዱ
状态寄存器ST0和ST1 ST0和ST1包含了DSP运行时的各种状态和 控制位。
2
功能结构图 CPU 存储器 片内外设
3
2.内部功能 模块介绍
4
输入定标移位器 a. 32位的输入数据定标移位器把存储器中送来 的16位值调整送至32位的中央算术逻辑单元 （CALU）。 b. 输入移位器作为程序/数据空间至CALU间数 据通路一部分，不会占用时钟的开销。
5
乘法器 LF2407使用硬件乘法器在单周期内产生有符号 或无符号的32位结果。包括： ◆用来保存一个乘数的16位暂时寄存器（TREG） ◆乘法器（为16位×16位的硬件乘法器） ◆32位乘积寄存器（PREG：内放乘法运算后的 乘积） ◆乘积移位器（对乘积结果采用四种乘积移位 方式，移位方式根据PM的状态指定）
9
3.存储器和I/O空间
10
DSP2407片内存储器的种类 1.Flash 程序空间，用来永久储存数据 2.DARAM 2407有544字*16位片内DARAM 分为B0（256字）、 B1（256字）、B2（32字） 3.SARAM 2407有2K*16位片内SARAM
《DSP片内外设》课件
DSP片内外设功能
时钟与定时器
功能：提供精确的时钟信号和定时功能 应用：用于控制DSP片内外设的运行和操作 特点：高精度、低功耗、可编程 工作模式：单次触发、循环触发、连续触发等
中断控制器
功能：处理来自片内外设的中断请求
结构：包括中断源、中断控制器、中断服务程序 工作原理：中断源产生中断请求，中断控制器接收并处理，最后由中断 服务程序执行 应用：广泛应用于实时控制系统、通信系统等领域
存储器类型：随机存取存储器（RAM）和只读存储器（ROM） 存储器大小：根据DSP芯片的型号和规格而定 存储器访问速度：直接影响DSP芯片的处理速度 存储器映射：将物理地址空间映射到逻辑地址空间，便于访问和操作
输入输出接口
输入接口：用于接收外部信号，是DSP与外部设备进行数据传输的通道 输出接口：用于将DSP处理后的信号输出到外部设备，实现控制或数据传 输功能 接口类型：并行接口、串行接口、GPIO接口等
DSP片内外设应用实例
数字音频处理应用实例
数字音频处理：将 模拟音频信号转换 为数字信号进行处 理
应用实例：音乐播 放器、语音识别系 统、音频处理软件 等
特点：高保真、低 延迟、高稳定性
技术实现：DSP片 内外设、音频编解 码算法、音频处理 算法等
图像处理应用实例
图像增强：提高图像质量，如对比度、亮度、色彩饱和度等 图像去噪：去除图像中的噪声，如高斯噪声、椒盐噪声等 图像分割：将图像中的不同区域分割开来，如边缘检测、阈值分割等 图像识别：识别图像中的物体或特征，如人脸识别、车牌识别等
接口特点：高速、稳定、灵活，可满足多种应用需求
总线结构
总线类型：数据总线、地址总 线、控制总线
数据总线：用于传输数据，如 指令、数据等
DSP 第2章： TMS320LF240x系列DSP内部资源介绍
• 乘法器的输出
– 两个输入值相乘后的 两个输入值相乘后的32 位结果保存在乘积寄存 器(PREG)中； 中 – PREG的输出连接到 的输出连接到32 的输出连接到 位的乘积定标移位器 (PSCALE)，通过 ， PSCALE将乘积结果送 将乘积结果送 或数据存储器。 到CALU或数据存储器。 或数据存储器
第2章:TMS320LF240x DSP内部资源介绍
• 2.1 TMS320LF240x DSP的CPU内部功能 的 内部功能 模块介绍 • 2.2 存储器和 空间 存储器和I/O空间 • 2.3 系统配置和中断 • 2.4 程序控制
周鹏 安徽工程大学电气工程学院
2.1
TMS320LF240x DSP的CPU 的 内部功能模块介绍
数 据 读 总 线 16
程 序 读 总 线 16
MUX 16
数据写总线
周鹏 安徽工程大学电气工程学院
• 乘法器的输入
– 16 位 临 时 寄 存 器 (TREG) ， 在 乘法之 乘法 之 前把数据读总线的 值加载到TREG； 值加载到 ； – 数据读总线的数据 存储器值和程序读 总线的程序存储器 值。
行移位。 行移位。
PM 00 01 10 11 移位 不移位 左移1位 左移 位 左移4位 左移 位 右移6位 右移 位 说明 乘积结果没有移位地送到CALU单元或数据总线 单元或数据总线 乘积结果没有移位地送到 移去在一次2的补码乘法运算中产生的 位附加符号位 移去在一次 的补码乘法运算中产生的1位附加符号位，以得到一 的补码乘法运算中产生的 位附加符号位， 个Q31的乘积 的乘积 当与一个13位的常数相乘时，移去在 × 位的 位的2的补码乘法运算 当与一个 位的常数相乘时，移去在16×13位的 的补码乘法运算 位的常数相乘时 中产生的4位附加符号位 以生成一个Q31的乘积 位附加符号位， 中产生的 位附加符号位，以生成一个 的乘积 对乘积结果进行定标，以使得运行128次的乘积累加器不会溢出 对乘积结果进行定标，以使得运行 次的乘积累加器不会溢出
DSP课件第九章TMS320LF240x片内外设
9.3 事件管理器(EV)模块
TMS320LF240xA提供了两个事件管理器 EVA和 EVB模块，用于运 动控制和电机控制。每个事件管理器模块都含有： （1）两个16位通用可编程定时器GPtimer1，GPtimer2。
（2）3个全比较单元和与之对应的脉宽调制电路PWM。
（3）3个捕获单元CAP。 （4）正交编码脉冲(QEP)电路。
DELAY: LAR AR2,#0FFFFh D_LOOP:RPT #0FFh NOP BANZ D_LOOP RET PHANTOM KICK_DOG B PHANTOM .end
；延时子程序
；复位WD计数器
（2）IOPB端口4个LED循环显示
void sys_ini() { asm(" setc INTM"); asm(" clrc SXM"); asm(" clrc OVM"); * WDCR=0x00E8; * SCSR1=0x0000; }
；设置DP=0 ；禁止中断
SETC SPLK LACC SACL LDP SPLK SPLK LDP SPLK OUT LDP SPLK SPLK SPLK SPLK SPLK SPLK SPLK SPLK
CNF #0000h,IMR IFR IFR #00E0h #0000h, SCSR1 #006Fh,WDCR #6h #0h,GPR0 GPR0,WSGR #00E1h #00000h,MCRA #0FF00h,MCRB #00000h,MCRC #0FFFFh,PADATDIR #0FFFFh,PBDATDIR #0FFFFh,PCDATDIR #0FFFFh,PEDATDIR #0FFFFh,PFDATDIR
1、 看门狗(WD)定时器模块的结构
第2讲 TMS320LF240X 内部资源介绍
当访问片外程序地址空间时，DSP自动产生一个访问外部程序地 址空间的PS信号，PS信号称为程序空间选通信号，平时总处于 高电平。
数字电源：3.3 数字低：0
两个注意问题
（1）CNF位:对程序存储空间有影响。 （2） MP/MC:引脚 • Microprocessor/Microcomputer mode select. • If this pin is low during reset, the device is put in microcomputer mode (MC)and program execution begins at 0000h of internal program memory (Flash EEPROM). • A high value during reset puts the device in microprocessor mode and program execution begins at 0000h of external program memory. • This line sets the MP/MC bit (bit 2 in the SCSR2 register).
SETC指令和CLRC指令
• • • • SETC CNF 把CNF的值置为1； CLRC CNF：把CNF的值清0； asm(“SETC CNF”)
几个重要的状态位
(一)CNF: ST1的第12位 片内DARAM配置位。 CNF=0:配置DARAM（B0）到数据存储 空间； CNF=1:则把B0分配到程序存储区。 复位时：CNF=0。
第2讲TMS320LF240X 内部资源介绍
• TMS320LF240X 内部资源介绍
• 2407 的CPU内部功能模块介绍 • 状态寄存器 • 共有两个状态寄存器ST0，ST1. (status and control registers) 其中含有各种状态和控制位，需要特别注意。 这两个寄存器的内容可以被保存到数据存储器或 者从数据存储器中加载到该寄存器。
DSP课件第二章TMS320LF240x硬件结构
中断访问
当片内外设产生中断时，CPU响应中断并执行相应的中断服务程序 对片内外设进行操作。
05
TMS320LF240x的电源管理和低功耗
模式
电源管理单元
电源管理单元（PMU）是TMS320LF240x芯片中的一个重要组成部分，负责控制芯 片的电源供应和功耗管理。
PMU包含多个电源域，可独立控制各个电源域的开启和关闭，以实现灵活的功耗管 理。
较
他设备进行数据交换，可配 置为发送或接收模式。
器
比较器用于检测电压或电平 是否达到预设值，输出电平
可配置为高或低，常用于 PWM控制或阈值检测。
看门 狗定 时器
片内外设的访问方式
直接访问
通过特定的寄存器地址直接读写片内外设的控制寄存器和数据寄 存器。
间接访问
通过特定的寄存器地址读写片内外设的控制寄存器来配置片内外设， 再通过数据寄存器进行数据传输。
PMU还具有过压和欠压保护功能，以确保芯片在异常电源条件下能够安全运行。
低功耗模式
TMS320LF240x支持多种低功 耗模式，以便在不需要时降低芯
片功耗。
低功耗模式通过关闭不需要的内 部时钟和电源域来实现功耗降低。
在低功耗模式下，芯片的某些功 能将被禁用，但仍可以响应外部 事件或中断，并在必要时唤醒。
需求。
输入输出电平
02
TMS320LF240x的输入输出电平一般为CMOS电平，能够与
TTL和CMOS电路兼容。
驱动能力
03
TMS320LF240x的驱动能力较强，能够驱动较大规模的外部电
路。
封装形式
• TMS320LF240x的封装形式一般为塑封或陶瓷封装，具体 取决于应用需求和生产厂家。
当片内外设产生中断时，CPU响应中断并执行相应的中断服务程序 对片内外设进行操作。
05
TMS320LF240x的电源管理和低功耗
模式
电源管理单元
电源管理单元（PMU）是TMS320LF240x芯片中的一个重要组成部分，负责控制芯 片的电源供应和功耗管理。
PMU包含多个电源域，可独立控制各个电源域的开启和关闭，以实现灵活的功耗管 理。
较
他设备进行数据交换，可配 置为发送或接收模式。
器
比较器用于检测电压或电平 是否达到预设值，输出电平
可配置为高或低，常用于 PWM控制或阈值检测。
看门 狗定 时器
片内外设的访问方式
直接访问
通过特定的寄存器地址直接读写片内外设的控制寄存器和数据寄 存器。
间接访问
通过特定的寄存器地址读写片内外设的控制寄存器来配置片内外设， 再通过数据寄存器进行数据传输。
PMU还具有过压和欠压保护功能，以确保芯片在异常电源条件下能够安全运行。
低功耗模式
TMS320LF240x支持多种低功 耗模式，以便在不需要时降低芯
片功耗。
低功耗模式通过关闭不需要的内 部时钟和电源域来实现功耗降低。
在低功耗模式下，芯片的某些功 能将被禁用，但仍可以响应外部 事件或中断，并在必要时唤醒。
需求。
输入输出电平
02
TMS320LF240x的输入输出电平一般为CMOS电平，能够与
TTL和CMOS电路兼容。
驱动能力
03
TMS320LF240x的驱动能力较强，能够驱动较大规模的外部电
路。
封装形式
• TMS320LF240x的封装形式一般为塑封或陶瓷封装，具体 取决于应用需求和生产厂家。
TMS320LF240x系列DSP课件
功能结构图 • 1.4 TMS320LF240x DSP 引脚功能介绍 • 1.5 TMS320LF240x DSP 存储器映射图
周鹏 安徽工程大学电气工程学院
1.1 TMS320系列DSP概况
如何开发一个DSP系统(数字信号处理系统框图 )
输
输
入 抗混
DSP
平滑 出
叠滤 A/D 芯片 D/A 滤波
周鹏 安徽工程大学电气工程学院
（2） 按数据格式分 – 定点 DSP
数据以定点格式工作的DSP芯片称为定点DSP芯 片，该芯片简单、成本较低。两种基本表示方法：
• 整数表示方法：主要用于控制操作、地址计算
和其他非信号处理的应用。
• 小数表示方法：主要用于数字和各种信号处理
算法的计算中。定点表示并不意味着一定是整数表 示。
准在片仿真）
周鹏 安徽工程大学电气工程学院
（8）功耗低 一般DSP芯片功耗为0.5～4W。 采用低功耗技术的DSP芯片只有0.1W，（电
池供电） 如 ： TMS3205510 仅 0.25mW ， 特 别 适 用 于 便
携式数字终端。
周鹏 安徽工程大学电气工程学院
• DSP最重要的特点：
– 特殊的内部结构、强大的信息处理能力及较高的运 行速度。
☉时分复用 系统1
信道n
系统2
系统n
DSP系统
信道2 信道1
信号的采样 应 频率与DSP 用 系统的运算 场 速度相比较 合 低的场合。
实时性要求不 高的场合。
周鹏 安徽工程大学电气工程学院
☉大规模集成
• 模拟系统：尽管已有一些模拟集成电路，但品种较 少、集成度不高、价格较高
• 数字系统：DSP 体积小、功能强、功耗小、一致性 好、使用方便、性能/价格比高
周鹏 安徽工程大学电气工程学院
1.1 TMS320系列DSP概况
如何开发一个DSP系统(数字信号处理系统框图 )
输
输
入 抗混
DSP
平滑 出
叠滤 A/D 芯片 D/A 滤波
周鹏 安徽工程大学电气工程学院
（2） 按数据格式分 – 定点 DSP
数据以定点格式工作的DSP芯片称为定点DSP芯 片，该芯片简单、成本较低。两种基本表示方法：
• 整数表示方法：主要用于控制操作、地址计算
和其他非信号处理的应用。
• 小数表示方法：主要用于数字和各种信号处理
算法的计算中。定点表示并不意味着一定是整数表 示。
准在片仿真）
周鹏 安徽工程大学电气工程学院
（8）功耗低 一般DSP芯片功耗为0.5～4W。 采用低功耗技术的DSP芯片只有0.1W，（电
池供电） 如 ： TMS3205510 仅 0.25mW ， 特 别 适 用 于 便
携式数字终端。
周鹏 安徽工程大学电气工程学院
• DSP最重要的特点：
– 特殊的内部结构、强大的信息处理能力及较高的运 行速度。
☉时分复用 系统1
信道n
系统2
系统n
DSP系统
信道2 信道1
信号的采样 应 频率与DSP 用 系统的运算 场 速度相比较 合 低的场合。
实时性要求不 高的场合。
周鹏 安徽工程大学电气工程学院
☉大规模集成
• 模拟系统：尽管已有一些模拟集成电路，但品种较 少、集成度不高、价格较高
• 数字系统：DSP 体积小、功能强、功耗小、一致性 好、使用方便、性能/价格比高
DSP-TMS320LF240x-杨光主编-电子工业出版社-第2版-课后答案
第1章TMS320LF240x DSP概述1、通用I/O接口、串行接口、串行外设接口、CAN总线接口、外部总线接口、模数转换接口2、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块3、高4、10；500ns5、32；0000-0FFFFH6、NMI7、192；64KW的程序存储器空间；64KW的数据存储器空间；64KW的I/O寻址空间8、3.3；3.39、数据存储器10、低；低；低11、1612、40MHz；25ns13、32KW；16；16第2章TMS320LF240x DSP内部资源介绍1、两级2、取指，译码，取操作数，执行3、PM = 00：乘积不移位即送到CALU或数据存总线；PM = 01：将乘积左移1位，这对实现小数算术运算或小数乘积的调整非常有用；PM = 10：将乘积左移4位，这对实现小数算术运算或小数乘积的调整非常有用；PM = 11：可使乘积右移６位4、程序计数器、程序地址寄存器、堆栈、微堆栈和重复计数器5、输入定标部分把来自存储器的16位数据移位调整后送到32位的CALU6、由中央算术逻辑单元（CALU）、32位累加器（ACC）和输出数据定标移位器组成7、当相减产生借位，相加不产生进位时，进位位C被清0；当相加产生进位，相减不产生借位时，进位位C被置18、INTR，NMI，TRAP9、硬件非屏蔽中断和软件非屏蔽中断10、BLDD、BLPD、MAC、MACD、TBLR和TBLW11、事件管理器模块、模数转换模块、串行通信模块、串行外设接口模块、CAN总线模块12、外设同步接口时间、CPU响应时间和ISR转移时间13、输入定标部分；乘法部分；中央算术逻辑部分；辅助寄存器算术单元和状态寄存器14、8；400个15、1；1616、64；0000-0FFFFH17、818、低19、16；3；程序存储器64KW﹑数据存储器64KW和输入/输出空间64KW20、3；B0、B1、B221、B022、54423、512；0-51124、复位中断25、0400-047FH26、627、16×16；1；3228、A29、A30、D31、D32、A33、A指令系统第3章TMS320LF240x寻址方式和寻址方式和指令系统1、三种寻址方式：立即寻址、直接寻址和间接寻址立即寻址：RPT #99直接寻址：ADD 9H, 5间接寻址：ADD *+, 8, AR42、LAR AR0,#60HLARP 0LACC *,8SACH *OR *+SACL *3、LAR AR0,#60HLAR AR1,#7LARP #0LACC #0LOOP:ADD *+,AR1BANZ LOOP, AR0LAR AR0,#6EHSACL *+SACH *4、运用汇编语言编程实现将数据存储器0060H-006FH的内容传送到第四页的0070H-007FH数据存储器中。
TMS320LF240x系列DSP课件
通用数字信号处理芯片，通过数字计算的方法对信
号进处理的方法与技术。
周鹏 安徽工程大学电气工程学院
2. CPU、MCU、DSP区别与联系
20世纪70年代微处理器问世以来，一直沿着3个方 向发展。这三类微处理器各有其特点。虽然在技术 上不断借鉴和交融，但又有各自不同的应用领域。 ☉CPU：微型计算机中央处理器。（如：奔腾等） ☉ MCU ： 单 片 微 型 计 算 机 （ 如 MCS-51， MCS-96 等） ☉DSP：可编程的数字信号处理器。
☉两者关系：理论推动了应用，应用促进理论的发 展。
周鹏 安徽工程大学电气工程学院
4. DSP的理论基础
– 它以众多的经典理论体系作为自己的理论基 础，同时它又是新兴学科理论基础。
– 经典理论体系：微积分，概率统计，随机过 程，数值分析，网络理论，通信理论，控制 论。
– 新兴学科：人工智能，模拟识别，神经网络。
是兼容的，系统接口方便。
☉灵活性好
DSP系统
改变软件
DSP CPLD FPGA
可编程
不同的功能
硬件更简单
DSP系统开发 周期大大缩短
周鹏 安徽工程大学电气工程学院
☉保密性好
DSP系统
DSP CPLD FPGA
隐蔽内部总线地址变化 做成ASIC
保保密密 性性好好
周鹏 安徽工程大学电气工程学院
保密 性能 几乎 无懈 可击
4、课程构架、与其它课程的关系 课程构架：DSP的原理结构特点＋硬件软件＋DSP工程实现； 先修课：C语言、微机原理、单片机和电子专业相关课程。
周鹏 安徽工程大学电气工程学院
周鹏 安徽工程大学电气工程学院
第1章： TMS320LF240x概述
号进处理的方法与技术。
周鹏 安徽工程大学电气工程学院
2. CPU、MCU、DSP区别与联系
20世纪70年代微处理器问世以来，一直沿着3个方 向发展。这三类微处理器各有其特点。虽然在技术 上不断借鉴和交融，但又有各自不同的应用领域。 ☉CPU：微型计算机中央处理器。（如：奔腾等） ☉ MCU ： 单 片 微 型 计 算 机 （ 如 MCS-51， MCS-96 等） ☉DSP：可编程的数字信号处理器。
☉两者关系：理论推动了应用，应用促进理论的发 展。
周鹏 安徽工程大学电气工程学院
4. DSP的理论基础
– 它以众多的经典理论体系作为自己的理论基 础，同时它又是新兴学科理论基础。
– 经典理论体系：微积分，概率统计，随机过 程，数值分析，网络理论，通信理论，控制 论。
– 新兴学科：人工智能，模拟识别，神经网络。
是兼容的，系统接口方便。
☉灵活性好
DSP系统
改变软件
DSP CPLD FPGA
可编程
不同的功能
硬件更简单
DSP系统开发 周期大大缩短
周鹏 安徽工程大学电气工程学院
☉保密性好
DSP系统
DSP CPLD FPGA
隐蔽内部总线地址变化 做成ASIC
保保密密 性性好好
周鹏 安徽工程大学电气工程学院
保密 性能 几乎 无懈 可击
4、课程构架、与其它课程的关系 课程构架：DSP的原理结构特点＋硬件软件＋DSP工程实现； 先修课：C语言、微机原理、单片机和电子专业相关课程。
周鹏 安徽工程大学电气工程学院
周鹏 安徽工程大学电气工程学院
第1章： TMS320LF240x概述