第八章锁相技术5-5(频率合成) 射频通信电路
(完整版)锁相环工作原理
基本组成和锁相环电路1、频率合成器电路频率合成器组成：频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。
如图3-4所示。
在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。
本振源通常是由锁相环电路（Phase-Locked Loop）来实现。
2.锁相环：它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域3.锁相环基本原理：锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。
⑶压控振荡器（VCO）：振荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。
在PLL中，压控振荡器实际上是把控制电压转换为相位。
1、压控振荡器的输出经过采集并分频；2、和基准信号同时输入鉴相器；3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；4、控制VCO，使它的频率改变；5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。
锁相环电路是一种相位负反馈系统。
一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。
锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。
晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。
《射频电路设计》第8章 振荡电路
E f f0 f
f0
f0
单位ppm
《射频通信电路》刘长军
8.3.2 可调谐振荡电路
技术指标
1）频率范围，即电压可以控制调节的频率范围； 2）线性度，控制电压与振荡频率间的线性关系； 3）压控灵敏度，即单位控制电压所能产生的频率
改变； 4）控制电压允许随时间变化的最大速率； 5）电压范围，即压控振荡电路的工作电压和控制
2. 电容三点式振荡电路
VCC
R1
R3
L
CC
T
CC
T
R2
RS
CS
C1
C2
L
CB R1
RS
VCC
C1 C2
《射频通信电路》刘长军
8.1.2 LC型振荡电路
D
TG
S
L C2
C1
D G
T
S
C1 L
C2
电容三点式振荡电路的射频等效电路
《射频通信电路》刘长军
8.1.2 LC型振荡电路
3. 改进的电容三点式振荡电路
R1 C2 R2
VCC
C
L
T C1
RFC
《射频通信电路》刘长军
8.1.2 LC型振荡电路
L L1
C L2
L L1
T
C
L2
T
射频等效电路图
《射频通信电路》刘长军
8.1.2 LC型振荡电路
DS
L
C
G
D
GS C L
S
G D
C
L
（a）共栅极、共源极和共漏极的变压器耦合振荡电路（Amstrong）
C1
DS
第八章 振荡电路
四川大学电子信息学院 刘长军
锁相频率合成器的设
摘要频率源是现代通信系统的心脏，其稳定与否直接影响到系统的正常工作。
现代通信系统对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。
如今锁相技术以其独特和优良的性能在调制解调、频率合成、FM立体声解码等方面普遍应用。
锁相环路具有载波跟踪特性，作为一个窄带跟踪滤波器，可以提取淹没在噪声之中的信号;用高稳定的参考振荡器锁定，可以提供一系列频率高稳定的频率源。
本文主要讨论了基于锁相环的宽带调频电路的设计问题。
以MOTOROLA 公司生产的大规模集成芯片MC145146为核心元件,配以周边MC12017,MC1648等器件，设计了可以与宽带调频电路接口的锁相环，软件部分采用单片机控制频率的编辑和显示，更加直观和方便。
关键词：锁相环、频率合成器、鉴相器、调频ABSTRACTThe frequency source is the key specification of a modem communication system. The modern communication systems require more and more stable frequency source, and the problem of the frequency stability has become a key technique problem of most electronic instruments. The PLL circuits are global used in modulation and demodulation、frequency synthesize、FM stereo decode and so on. The PLL circuits has the characteristic of carrier track. As a narrow band fitter, it can pick up the signal which is submerged in the noise. When it is locked with a high-stable reference oscillator, it can be a high-stable frequency source which can offer series of frequency. This paper mainly discusses the design problems of broadband frequency modulation circuits based on PLL. With the main devices MC145146、MC12017、MC1648 which are manufactured by MOTOROLA. The work includes designing a PLL which is able to interface with a broadband frequency modulation circuits, making the corresponding hardware and finishing the testing of the hardware.Key words: PLL ; frequency-synthesizer；phase detector；modulation目录第1章绪论 (1)1.1锁相技术的发展概况 (1)1.2频率综合技术及其发展 (1)1.3锁相环路的工作特点 (3)1.4设计任务与实现方案 (3)第2章锁相频率合成器的设计 (5)2.1锁相频率合成器 (5)2.1.1 锁相环路的基本组成 (5)2.1.2 使用前置分频器的锁相频率合成器的组成 (6)2.1.3 变模分频锁相频率合成器 (6)2.2基于MC145146的锁相频率合成器的设计 (8)2.2.1 频率合成芯片MC145146及其外接部分的设计 (9)2.2.2 环路滤波器的设计 (12)2.2.3 压控振荡器的设计 (13)2.2.4 前置预分频器的设计 (15)2.3本设计中参数的确定 (16)2.4本章小结 (18)第3章单片机控制部分 (19)3.1单片机控制的原理 (19)3.2单片机控制部分主要程序模块的处理流程图 (21)3.3本章小结 (23)结论 (24)参考文献 (25)致谢 (27)附录A 全电路原理总图 (28)第1章绪论1.1 锁相技术的发展概况锁相技术是实现相位自动控制的一门学科。
射频电路设计
STUCC K.H. Cheng
1.2 射频通信电路应用简介
GSM900 频段范围 上行频带/MHz(手机发射) 下行频带/MHz(基地台发 射) 双工间隔/MHz 占用频谱/MHz 通道数 ARFCN 同时用户数 通道间隔 调变方式 数据传输速率 Bit rate持续期 P band 935~960 890~915 45 2X25 124 1~124 992 G1abnd 880~890 925~935 55 2X10 49 975~1023 392 200KHz GMSK(BXT)=0.3 270.88kbps 2.69uS GSM1800 Lband 1710~1785 1805~1880 95 2X75 374 512~885 2992
射频电路设计 (RF Circuits Design) Chapter 1 简介
STUCC K.H. Cheng
Chapter Outline
1.1 射频概念 1.2 射频通信电路应用简介 1.3 无线通道中的电波传播 1.4 无线通道的特徵 1.5 干扰与噪音 1.6 射频电路的特点
STUCC K.H. Cheng
1.4 无线通道的特徵
多径效应 对抗措施
抗多径干扰主要有如下几个方面措施: (1)提高接收机的距离测量精度, 如窄相关码 相关码跟踪环,相位测距,平滑伪距 平滑伪距等; 相关码 平滑伪距 (2)抗多径天线:智慧天线 智慧天线利用多个天线阵元 智慧天线 的组合进行信号处理,自动调整发射和接收方 方 向图,以针对不同的信号环境达到最优性能. 向图 (3)抗多径信号处理与自适应抵消技术等. 多径干扰是由於在多用户系统中采用传统单用户接收方案而造成的恶果.单用 滤波器作为相关判决的工具,并不考虑多址干扰的存在,每 户接收机采用匹配滤波器 滤波器 个用户的检测都不考虑其他用户的影响,是一种针对单用户检测的策略.一般说 来,单个用户传输时不存在多址干扰,但在多用户环境中,当干扰用户数增加或 者他们的发射功率增加时,多径干扰 多径干扰将不容忽视.因此多用户检测技术应允而生, 多径干扰 其演算法有最优检测演算法和次优检测演算法.
锁相频率合成器的设计
目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。
通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。
本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。
关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
图2-1显示了最基本的锁相环方框图。
它包括三个基本部件，鉴相器（PD ） 环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1） 式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。
设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。
则两信号之间的瞬时相位差为（3） 由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。
射频电路结构和工作原理
射频电路结构和工作原理一、射频电路组成和特点：普通手机射频电路由接收通路、发射通路、本振电路三大电路组成。
其主要负责接收信号解调；发射信息调制。
早期手机通过超外差变频（手机有一级、二级混频和一本、二本振电路），后才解调出接收基带信息；新型手机则直接解调出接收基带信息（零中频）。
更有些手机则把频合、接收压控振荡器（RX—VCO）也都集成在中频内部。
RXI-PRXQ-PRXQ-N（射频电路方框图）1、接收电路的结构和工作原理：接收时，天线把基站发送来电磁波转为微弱交流电流信号经滤波，高频放大后，送入中频内进行解调，得到接收基带信息（RXI-P、RXI-N、RXQ-P、RXQ-N）；送到逻辑音频电路进一步处理。
1、该电路掌握重点:（1）、接收电路结构。
（2）、各元件的功能与作用。
(3)、接收信号流程。
电路分析:（1）、电路结构。
接收电路由天线、天线开关、滤波器、高放管（低噪声放大器）、中频集成块（接收解调器）等电路组成。
早期手机有一级、二级混频电路，其目的把接收频率降低后再解调(如下图)。
（接收电路方框图）（2）、各元件的功能与作用。
1)、手机天线：结构：（如下图）由手机天线分外置和内置天线两种；由天线座、螺线管、塑料封套组成。
塑料封套螺线管（外置天线）（内置天线）作用：a)、接收时把基站发送来电磁波转为微弱交流电流信号。
b)、发射时把功放放大后的交流电流转化为电磁波信号。
2)、天线开关：结构：（如下图）手机天线开关（合路器、双工滤波器）由四个电子开关构成。
900M收收GSM900M收控收控900M发控GSM900M发入GSM（图一）（图二）作用：其主要作用有两个：a）、完成接收和发射切换；b）、完成900M/1800M信号接收切换。
逻辑电路根据手机工作状态分别送出控制信号（GSM-RX-EN ；DCS- RX-EN ；GSM-TX-EN ；DCS- TX-EN ），令各自通路导通，使接收和发射信号各走其道，互不干扰。
频率合成技术
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
锁相技术第5章 电荷泵锁相环
3
5.1 电荷泵鉴频鉴相器数学模型
电流型电荷泵鉴频鉴相器
“1”
DQ
UP
FF
u1
s 1
s
2
C1
(
s
b
1
1)
Ho(
j)
KVCO I 2
p
(b) b 1
(
j 1
j
)
2
C1
(
j b 1
1)
Ho(
j)
KVCO I p 2
b
1 ( )2
()
b 1 2C1
1 ( j )2 b 1
Ho ( j) 1 c 为环路带宽(也称穿越频率)，此时相角位移为：
号的信道噪声； 环路内部噪声：PLL内部各模块产生的噪声，如鉴相器
和压控振荡器等部件。
若环路用作频率信号源，噪声与干扰会使输出信号频谱不 纯，输出相位产生随机的抖动，频率稳定度变差；若环路 用作通信的收发射机，则输出信噪比下降。较强的噪声与 干扰还会使环路跟踪性能下降，失锁。同时，必然会增加 环路捕获困难。
周期抖动（period jitter）一般有两种表示值： Peak-to-Peak值（峰-峰值）：在第N个周期的上升沿
可能出现的最大偏移值。 RMS值（均方根值）：指第N个周期上升沿相位变化的
标准方差。
24
周期抖动（period jitter）
在周期抖动（period jitter）的测量中： 如果N<10，那么周期抖动（period jitter）称为
频率合成器的设计
频率合成器的设计频率合成器的设计1 前言频率合成器是现代无线通信设备中一个重要的组成部分，直接影响着无线通信设备的性能。
频率合成技术历经了早期的直接合成技术（DS）和锁相合成技术（PLL），发展到如今的直接数字合成技术（D DS）。
直接数字合成技术具有分辨率高，转换速度快，相位噪声低等优点，在无线通信中发挥着越来越重要的作用。
随着大规模集成电路的发展，利用锁相环频率合成技术研制出了很多频率合成集成电路。
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越来越高的要求。
频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。
频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。
本文是以如何设计一个锁相环频率合成器为重点，对频率合成器做了一下概述，主要介绍了锁相环这一部分，同时也对锁相环频率合成器的设计及调试等方面进行了阐述。
2总体方案设计实现频率合成的方法有多种，可用直接合成，锁相环式，而锁相环式的实现方法又有多种，例如可变晶振，也可变分频系数M，还可以用单片机来实现等等。
下面列出了几种用锁相法实现频率合成的方案。
2.1方案一SHAPE \* MERGEFORMAT图2.1 方案一原理框图如图2.1所示，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。
高稳定度的参考振荡器信号f R经R 次分频后，得到频率为f r的参考脉冲信号。
同时，压控振荡器的输出经N次分频后，得到频率为f d的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。
当环路处于锁定状态时，输出信号频率：fo= N*f d。
只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。
锁相环与频率合成器实验讲义
锁相与频率合成技术实验讲义桂林电子科技大学通信实验中心实验一锁相环实验一、实验原理锁相环路实质是一个负反馈的相位差自动调节系统。
1、锁相环路的构成图1 锁相环基本框图1（1）鉴相器鉴相器是相位差转换成电压的变换器（θe / V变换器、相差/电压变换器），它把两个信号U2（t）和U1（t）的相位进行比较，产主对应于两个信号相位差θe的误差电Ud（t）。
图2(a) 鉴相器模型23图2（b ）异或门鉴相曲线 图2（c ）数字比相器的鉴频鉴相曲线4如图2（c ）的数字比相器，其特性可以理解为：① 对于相位跳变信号，如f1输入已调2PSK 信号，f2输入载波信号，则鉴相器的输入输出信号为：图3 f 1 ：PSK 信号图4 f 0： 载波信号图5 f 1 与f 0 的相差θe图6 鉴相器的输出电压Ud②对于频率跳变信号，如f1输入已调2FSK信号，由高低频率f H、f L组成，f2输入f L信号，则鉴相器的输入输出信号为：图7 f1：FSK信号图8 f0：FSK的f L信号图9 f1与f0 的相差θe5（2）环路滤波器环路滤波器的作用是滤除误差电压Ud（t）中的进行积分，以保证环路所要求的性能，增加系统的稳定性。
环路滤波器常用的类型有RC积分滤波器，无源比例积分滤波器，有源比例积分滤波器。
（3）压控振荡器VCO的技术指标：中心频率、频率变化范围、频率稳定度、相位噪声、压控线性度、压控灵敏度。
图11 压控振荡器控制电压/ 输出频率（Uc－ωO）特性曲线6同步带与捕获带同步带的测量方法：环路锁定之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωh H ；用同样方法测量Δωh L ，环路锁定之后，降低信号源的输入频率，直到输入输出频率不相等，测出ΔωL 。
图20 PLL同步带范围78同步带的测量方法：由于频率太低引起环路失锁之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωp H ；用同样方法测量Δωp L 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A′
τ1
=
Ao Ad Nτ 1
ζ =
τ2
2
A′
τ1
=
τ2
2
Ao Ad Nτ 1
结论： 环路带宽和阻尼系数均变小 结论：① 环路带宽和阻尼系数均变小 应特别注意—— 当N在大范围内变化时， ② 应特别注意 在大范围内变化时 环路的动态性能变化很大
频率合成器的模型输出应为 频率合成器的模型输出应为 ϕ o 模型输出 则传递函数为： 则传递函数为：
结论： 结论： 只有双模分频器是高速器件， 高速器件 ① 只有双模分频器是高速器件，“N”和“A”均低速器件 和 均低速器件 总的分频数为 ② VCO总的分频数为 总的分频数
M = A( P + 1) + ( N − A) P
M = NP + A
输出频率：f o 输出频率： 优点： 优点： 与带高速前置分频器方案相比 带高速前置分频器方案相比 频率间隔仍为 频率间隔仍为 f r ，没有扩大 吞脉冲可变 分频器
fVCO = (217.5 ~ 222.5) MHz
程序分频器输入： 程序分频器输入： f 输入
= (5.5225 ~ 10.5225) MHz
(5.225 ~ 10.5225) = 737 ~ 1403 0.0075
程序分频器分频数 分频数： 程序分频器分频数： N =
4. 双模前置分频锁相频率合成器 双模前置分频锁相频率合成器
f o = Nf r
N为整数， 当N为整数，则频率间隔
f ch = f r
若N为小数，在鉴相频率不变条件下， 为小数，在鉴相频率不变条件下， 而频率间隔 f ch 是 f r 的分数倍
小数分频器的实现思路 小数分频器的实现思路
采用了一个双模分频器 分频比受控变化 分频比受控变化 50%时间按÷5分频 %时间按÷ 分频 在时间间隔T内 时间间隔 内 50%时间按÷6分频 %时间按÷ 分频
8.7.1 整数分频锁相频率合成器 整数分频锁相频率合成器 锁相 锁相频率合成器 1. 典型的锁相频率合成器 典型的锁相 （1）原理方框图 ）原理方框图 电路结构特点： 电路结构特点： 结构特点 在简单的锁相环中插入 可编程分频器 基本工作原理：环路锁定时，进入鉴相器的两信号频率相等 基本工作原理：环路锁定时，进入鉴相器的两信号频率相等 的两信号
结论——加高速前置分频器不是好方法！ 加高速前置分频器不是好方法！ 结论 加高速前置分频器不是好方法
3. 带混频器的频率合成器 带混频器的频率合成器 实例：频率合成器指标 输出频率870～ 实例：频率合成器指标——输出频率 ～890MHz， 输出频率 ， 信道间隔30KHz，信道数 信道间隔 ，信道数665个 个 结构特点： 电路结构特点 电路结构特点： ① VCO后输出接 后输出接 ×4 倍频器 目的：实现高 目的：实现高的输出频率
吞脉冲可变 分频器
主要部件： 主要部件：吞脉冲可变分频器 （1）电路结构 ）
模式控制 逻辑电路 双模前置分频器 ÷P/÷（P+1） ÷ ）
÷N计数器 计数器
÷A计数器 计数器
特点： 特点：
两个可编程减法计数器 ① 两个可编程减法计数器 ÷N 和 ÷A 一个高速双模分频器÷P/÷ P+1）， 高速双模分频器 ② 一个高速双模分频器÷P/÷（P+1）， 输出， 其CP为VCO输出，其输出作为÷N、÷A的CP 为 输出 其输出作为÷ 、 的 一个模式控制 模式控制逻辑电路 ③ 一个模式控制逻辑电路
结构方框图
功能及 各部件功能 各部件功能及关键量 ROM——存放正弦波幅度值，地址线（P位）、输出线（M位） 存放正弦波幅度值，地址线（ 位）、输出线 输出线（ 位 存放正弦波幅度值 D/A与低通滤波器 ——将二进制正弦波幅度变为模拟值并滤波 与低通滤波器 将二进制正弦波幅度变为模拟值并滤波 M位 位 加法器A（ 位 频率字W 加法器 （N位）——频率字 频率字 累加器—— 累加器 ROM的地址寄存器 的地址寄存器 寄存器R（ 位 时钟CP 寄存器 （N位）——时钟 时钟
′ ϕo Nϕo H ( s) = = = N × H ′( s ) ϕi ϕi
高的输出频率 高的输出频率 低的可变程序 低的可变程序 分频器工作频率 矛盾 如何解决？ 如何解决？
比采用等效VCO锁相环路的闭环传递函数在幅度上扩大 倍 锁相环路的闭环传递函数在幅度上扩大N 比采用等效 锁相环路的闭环传递函数在幅度上扩大 高频频率合成器碰到的问题 高频频率合成器碰到的问题 频率合成器碰到的
= Mf r
吞脉冲锁相频率合成的集成电路芯片 MC145152
内部电路：晶体振荡器、参考分频器 内部电路：晶体振荡器、参考分频器 振荡器 计数器、 “N”和“A”计数器、控制逻辑电路 和 计数器 控制逻辑电路 鉴频鉴相器
8.7.2 分数频率合成器 目的：减小频率间隔， 不降低鉴相频率 频率间隔 目的：减小频率间隔，但不降低鉴相频率 锁相频率合成器
fr
④ VCO在10个 在10个
f r 内共分频
f VCO 9 P + ( P + 1) M = = = P + 0.1 = P.1 fr 10
改变F值 可改变分频比，且频率以 的分辨率步进 ⑤ 改变 值，可改变分频比，且频率以0.1的分辨率步进
8.7.3 直接数字频率合成器（DDS） 直接数字频率合成器（ 频率合成器 ） 设计思路 按一定的时钟节拍， 代表正弦幅值的二进制数 按一定的时钟节拍，从ROM中读出代表正弦幅值的二进制数， 时钟节拍 中读出代表正弦幅值的二进制数， 经过D/A变换并滤波，得到一个模拟的正弦波。 变换并滤波 模拟的正弦波 经过 变换并滤波，得到一个模拟的正弦波。 改变读数的节拍频率或取点的个数，就可以改变正弦波的频率 改变读数的节拍频率或取点的个数，就可以改变正弦波的频率 读数的节拍频率或取点的个数 改变正弦波的 特点： 特点： 锁相频率合成不同 不同， ① 与锁相频率合成不同，不是闭环锁相技术 精确、无偏差、频率间隔可非常小、 ② 精确、无偏差、频率间隔可非常小、易于集成
2. 带高速前置分频器的锁相频率合成器 带高速前置分频器的锁相频率合成器 结构特点: 结构特点
fr
÷K
f r′
在可变程序分频器前 在可变程序分频器前 高速前置固定分频器K 前置固定分频器 加高速前置固定分频器 频率关系： 频率关系： f o
f 频率间隔： ch 频率间隔：
= Kf r
= KNf r
添加的关键部件： 添加的关键部件： ① 双模分频器 ② 累加器 工作原理 双模分频器以÷ 工作 ① 初始 双模分频器以÷P工作 VCO输出为 f o = Pf r 输出为 ②累加器的CP为 f r ， 累加器的 为 每来一个CP， 每来一个 ，累加 F（设F=0.1） （ ） 全加器溢出时 作为换模信号送入双模分频器， 换模信号送入双模分频器 ③ 当BCD全加器溢出时，作为换模信号送入双模分频器， 全加器溢出 1 分频值是÷ 双模分频器在持续时间 内，分频值是÷（P+1） ）
信道间隔
f ch = f r
fo fr = → f o = Nf r N
频率稳定度——取决于参考频率 取决于参考频率 频率稳定度 取决于参考
fr
（2）数学模型 ） 频率合成器的相位模型 频率合成器的相位模型 等效锁相环的相位模型 等效锁相环的相位模型 锁相环 与简单锁相环相比： 与简单锁相环相比： 相比 VCO的控制特性 的控制特性
′ ϕo =
1 Ao vc N P
Ao VCO压控灵敏度 Ao = 压控灵敏度 ′ N
带有等效 带有等效VCO 的锁相环 等效 闭环传递函数为 的闭环传递函数为：
1 Ao Ad AF ( s ) ′ ϕo H ′( s ) = = N ϕ i s + 1 A A A (s) o d F N
对应的环路参数（以有源理想积分器为滤波器）： 对应的环路参数（以有源理想积分器为滤波器）： 环路参数 理想积分器为滤波器
高速器件——VCO、÷K分频器 、 高速器件 倍 环路带宽变窄 转换时间变 转换时间变长 环路滤除 噪声能力变 环路滤除VCO噪声能力变差 滤除 噪声能力变差
解决方法： 参考分频器 解决方法：加参考分频器÷K 产生新问题 产生新问题——鉴相频率降低 新问题 鉴相频率降低
工作原理 中存有一个周期 ① ROM中存有一个周期离散的二进制 正弦波幅度值 中存有一个周期离散的二进制 累加器A、 作为 作为ROM的地址寄存器，地址的变化速率是时钟 f CP ， 变化速率是 ② 累加器 、R作为 的地址寄存器，地址的变化速率 每次变化量是频率字 频率字W， 溢出， 每次变化量是频率字 ，地址寄存器 R 从0～溢出，相当于读 ROM中正弦波一周。 中正弦波一周。 中正弦波一周 每接受一个CP，地址计数器就增加了频率字 ③ 每接受一个 ，地址计数器就增加了频率字 W （设 W＝1）所代表 ＝ ） 则输出正弦波的周期为 周期为： 的相位值 ∆ϕ = 2π ，则输出正弦波的周期为： N 2 2π 输出正弦波频率为： Tout = TCP = TCP 2 N 输出正弦波频率为： f out = f min = f CP 2 N ∆ϕ 对应任意一个频率字 任意一个频率字W，每接受一个CP，寄存器增加的相角 增加的相角是 ④ 对应任意一个频率字 ，每接受一个 ，寄存器增加的相角是
f o (870 ~ 890) = (217.5 ~ 222.5) MHz 频率： 则：VCO频率： fVCO = 4 = 频率 4 30 = 7.5KHz 参考频率： 参考频率： f r = 4
环路内插入一混频器 ② 环路内插入一混频器 目的： 目的：降低频率 适应 可变程序分频器 混频器本振： f1 = 228.02250 MHz 混频器本振： VCO输出： 输出： 输出 差频
f max 1. 频率范围：fmin ~ fmax , k = 频率范围 范围： 频率覆盖系数 f min