数字电子技术基础(第三章 门电路)
合集下载
数字电子技术基础 第三章(1)11-优质课件
图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统（SoC） 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 （Integrated Circuits, IC）。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中：i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 （a）vO＝VOL 的情况 （b） vO＝VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 （a）用或非门控制 （b）用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料，避免产生静电。
tPHL：输出由高电平跳变为低电 平的传输延迟时间。
tPLH：输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH（通常相等）
数电 门电路
A BY 0 00 0 11 1 01 1 11
《数字电子技术基础》第五版
二极管构成的门电路的缺点
• 电平有偏移 • 带负载能力差
• 只用于IC内部电路
《数字电子技术基础》第五版
3.5 TTL门电路 3.5.1 半导体三极管的开关特性
双极型三极管的开关特性 （BJT, Bipolar Junction Transistor）
VIL=0V 二极管导通时
VDF=0.7V
与逻辑电平关系 A BY 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V
规定3V以上为1 0.7V以下为0
与逻辑真值表
ABY 000 010 100 111
缺点：
《数字电子技术基础》第五版
• 当VIL=0.3V时， Vo=1V.（无法确定高低电平）， 应避免
加反向电压截止
高电平：
VIH=VCC
低电平：VIL=0
可作开关
•二极管作开关 •缺点： •有0O=VOH=VCC
• VI=VIL • D导通，VO=VOL=0.7V
3.2.2 二极管与门
《数字电子技术基础》第五版
设VCC = 5V 加到A,B的 VIH=3V
《数字电子技术基础》第五版
第三章 门电路
《数字电子技术基础》第五版
第三章 门电路
重点：门电路外部特性
• 输入与输出逻辑关系
• 外部电气特性：电压传输特性 输入特性 输出特性
3.1 概述
《数字电子技术基础》第五版
• 一.门电路
• 实现基本运算、复合运算的单元电路
•
如与门、与非门、或门 ······
• 输入与输出差0.7v，若多级会电平偏移
3门电路 (简)
门的多余输入端接地。
一般，接电源时需接上拉电阻；接地时需接下拉电阻。 典型值1-10k。 +5V 上拉电阻保持 1k
高电平
A B
F
下拉电阻保持 低电平
A B
C
F
C 1k
3.3 CMOS门电路
电路设计与安装应尽量消除噪声，保证电路稳定工作。
（ 1）在每一块插板的电源线上，并接几十 μF 的低频去 耦电容和 0.01~0.047μF 的高频去耦电容，以防止 TTL 电路 的动态尖峰电流产生的干扰。 （2） 整机装置应有良好的接地系统。
表1 各种系列门电路的主要参数
表2 常用集成门电路(TTL系列）
型 号 74LS00 74LS02 74LS04 74LS05 74LS08 74LS13 74LS30 名 称 四2输入与非门 四2输入或非门 六反相器 六反相器 四2输入与门 双4输入与非门 8输入与非门 施密特触发 OC门 主要功能
1. TTL门驱动CMOS门
（1）电平不匹配
TTL门作为驱动门，它的UOH≥2.4V,UOL≤0.5V；
CMOS门作为负载门，它的UIH≥3.5V，UIL≤1V。
可见，TTL门的UOH不符合要求。
（2）电流匹配 CMOS电路输入电流几乎为零，所以不存在问题。
3.5 TTL电路与CMOS电路的接口电路
当EN= 0时，TG导通，F=A； 当EN= 1时，TG截止，F为高阻输出。
3.3 CMOS门电路
CMOS系列及命名方法
74 FAM nn
HC（ High-speed CMOS ，高速 CMOS 系列）； 例： 74HC04商用高 HCT（High-speed CMOS, 前缀：74—商用系列；54—军用系列。 速CMOS 六反相 TTL compatible ，与 TTL兼 容的高速CMOS 系列）； 助记符：以字母表示系列类型。 器； VHC（Very High-speed CMOS，甚高速 CMOS商用 系 74HCT00 功能数字：以数字表示电路的 列）； 高速 CMOS 四 -二 VHCT: Very High-speed 逻辑功能。 CMOS, TTL compatible，与 输入与非门。 TTL兼容的甚高速CMOS 系 列）。
课后习题答案_第3章_门电路
数字电子技术基础第三章习题答案3-1 如图3-63a~d所示4个TTL门电路，A、B端输入的波形如图e所示，试分别画出F1、F2、F3和F4的波形图。
略3-2 电路如图3-64a所示，输入A、B的电压波形如图3-64b所示，试画出各个门电路输出端的电压波形。
略3-3 在图3-7所示的正逻辑与门和图3-8所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F和A、B之间是什么逻辑关系。
答：（1）图3-7负逻辑真值表F与A、B之间相当于正逻辑的“或”操作。
（2）图3-8负逻辑真值表F与A、B之间相当于正逻辑的“与”操作。
3-4 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？答：三种门经过处理以后均可以实现反相器功能。
(1)与非门: 将多余输入端接至高电平或与另一端并联；(2)或非门：将多余输入端接至低电平或与另一端并联；(3) 异或门：将另一个输入端接高电平。
3-5 为了实现图3-65所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
答：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b)多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
3-6 如要实现图3-66所示各TTL 门电路输出端所示的逻辑关系，请分析电路输入端的连接是否正确？若不正确，请予以改正。
答：a ）不正确。
输入电阻过小，相当于接低电平，因此将Ω50提高到至少2K Ω。
b) 不正确。
第三脚V CC 应该接低电平。
c ）不正确。
万用表一般内阻大于2K Ω，从而使输出结果0。
因此多余输入端应接低电平，万用表只能测量A 或B 的输入电压。
3-7 （修改原题，图中横向电阻改为6k Ω，纵向电阻改为3.5 k Ω,β=30改为β=80） 为了提高TTL 与非门的带负载能力，可在其输出端接一个NPN 晶体管，组成如图3-67所示的开关电路。
数字电子技术基础第三章逻辑门电路
ts 的大小是影响三极管速度的最主要因素，要提高三极 管的开关速度就要设法缩短ton与toff ，特别是要缩短ts 。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
第三章 门电路
当VGS VGS ( th )下 ，i D VGS
2
恒流区
《数字电子技术基础》第五版
漏极特性曲线（分三个区域） 可变电阻区：当VDS较低（近似为0），VGS一定 ， 这个电阻受VGS 控制、可变。
VDS i D 常数（电阻）
可变电 阻区
《数字电子技术基础》第五版
（3）MOS管的基本开关电路
（因为Mos管导通时内阻rDS很小, rDS <1K Ω,一般RD>> 1K Ω)，
《数字电子技术基础》第五版
（4）MOS管的开关等效电路
C1—栅极的输入电容，其值约为几皮法。
（5）MOS管的几种类型 1.N沟道增强型
+VDD RD D G
《数字电子技术基础》第五版
vI
S
iD v o
当VI VIL VGS ( th ) N NMOS管截止 VO VOH VDD 当VI VIH VGS ( th ) N NMOS管导通 VO VOL 0 所以NMOS管D S间相当于一个受 VI 控制的开关。
Field-Effect Transistor
CMOS: Complementary-Symmetery
Metal-Oxide-Semiconductor
3.3 CMOS门电路 1. MOS管的开关特性
金属层
《数字电子技术基础》第五版
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
《数字电子技术基础》第五版
低电平输出特性
VOL＝f（iOL ）
可变电 阻区
VOL＝VDS2
2
恒流区
《数字电子技术基础》第五版
漏极特性曲线（分三个区域） 可变电阻区：当VDS较低（近似为0），VGS一定 ， 这个电阻受VGS 控制、可变。
VDS i D 常数（电阻）
可变电 阻区
《数字电子技术基础》第五版
（3）MOS管的基本开关电路
（因为Mos管导通时内阻rDS很小, rDS <1K Ω,一般RD>> 1K Ω)，
《数字电子技术基础》第五版
（4）MOS管的开关等效电路
C1—栅极的输入电容，其值约为几皮法。
（5）MOS管的几种类型 1.N沟道增强型
+VDD RD D G
《数字电子技术基础》第五版
vI
S
iD v o
当VI VIL VGS ( th ) N NMOS管截止 VO VOH VDD 当VI VIH VGS ( th ) N NMOS管导通 VO VOL 0 所以NMOS管D S间相当于一个受 VI 控制的开关。
Field-Effect Transistor
CMOS: Complementary-Symmetery
Metal-Oxide-Semiconductor
3.3 CMOS门电路 1. MOS管的开关特性
金属层
《数字电子技术基础》第五版
氧化物层 半导体层
PN结
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底
《数字电子技术基础》第五版
低电平输出特性
VOL＝f（iOL ）
可变电 阻区
VOL＝VDS2
数字电子技术基础第三版第三章答案
在数字电路中，需要将数字量的代码经过译码，送到数字显示器显示。能把数字量翻译成数字显示器能识别的译码器称为数字显示译码器，常用的有七段显示译码器。
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
题3.10数据选择器和数据分配器各具有什么功能？若想将一组并行输入的数据转换成串行输出，应采用哪种电路？
答：数据选择器根据控制信号的不同，在多个输入信号中选择其中一个信号输出。数据分配器则通过控制信号将一个输入信号分配给多个输出信号中的一个。若要将并行信号变成串行信号应采用数据选择器。
试设计符合上述要求的逻辑电路（器件不限）。
解：题目中要求控制信号对不同功能进行选择，故选用数据选择器实现，分析设计要求，得到逻辑表达式：
。
4选1数据选择器的逻辑表达式：
。
对照上述两个表达式，得出数据选择器的连接方式为：
A0=C1，A1=C2， ， ， ， 。
根据数据选择器的连接方程，得到电路如习题3.3图所示。
1
0
0 0
1 0 0 0
1
0
1 0
1 0 0 1
1
1
1 1
1 0 1 0
1
1
0 1
1 0 1 1
1
0
0 0
1 1 0 0
0
0
1 1
1 1 0 1
0
1
1 0
1 1 1 0
0
1
1 0
1 1 1 1
0
0
0 1
（3）由真值表，作函数卡诺图如习题3.1图（b）所示。
卡诺图化简函数，得到最简与或式：
变换F2的表达式
（2）定义逻辑变量0、1信号的含义。无论输入变量、输出变量均有两个状态0、1，这两个状态代表的含义由设计者自己定义。
（3）再根据设计问题的因果关系以及变量定义，列出真值表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-
(b)转移特性 (a)共源极接法 图3.3.5 增强型PMOS管共源极接法和转移特性
当vGS>VGS(th)，管子截止， iD = 0 中英文日报导航站
D G S
(a)标准符号
D B G S
(b)简化符号
图3.3.4 增强型PMOS管的符号
中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
增强型PMOS共源极接法电路如图3.3.5（a）所示， 转移特性如(b)所示
+
vGS(th)
iD
0
vGS
v
+ GS -
vDS
Y 0V 2.3V 2.3V
2.3V
规定2.3V以上为1 0V以下为0
中英文日报导航站
3.2.2 二极管或门
二极管构成的门电路的缺点:
1.电平有偏移:输出的高低电平数值与输入的高低电平 数值相差一个二极管的压降，后级的二极管门电路电 平偏移，甚至使得高电平下降到门限值以下 2.带负载能力差：由于这种二极管门电路的输出电阻 比较低，故带负载能力差，输出电平会随负载的变化 而变化。 •只用于IC内部电路
中英文日报导航站
3.1 概述
由表中可以看出
正负逻辑式互为对偶式， 即若给出一个正逻辑的逻辑 式，则对偶式即为负逻辑的 逻辑式，如正逻辑为或门， 即Y=A+B，对偶式为YD＝ AB。正负逻辑的使用依个人 的习惯，但同一系统中采用 一种逻辑关系，本书采用
表3.1.1 正负逻辑对应的门电路 正逻辑 与门 或门 与非门 或非门 异或门 同或门 负逻辑 或门 与门 或非门 与非门 同或门 异或门
tre
3.2.2 二极管与门 简单的二极管与 门电路如图3.2.4所示 设VCC＝5V，输 入端A、B的高低电平 为VIH＝3V， VIL ＝0V，二极管的正向 导通压降为 VDF＝ 0.7V，则：
图3.2.4 二极管与门电路
当A、B中有一个是低电平0V时，至少有一个二极管导 通，使得输出Y的电压为0.7V，为低电平；只有A、B 中都加高电平3V时，两个二极管同时导通，使得输出Y 为3.7V，为高电平。 中英文日报导航站
正逻辑
中英文日报导航站
3.1 概述
3. 高低电平的实现 在数字电路中，输入输出 都是二值逻辑，其高低电平用 “0”和“1”表示。其高低电平 的获得是通过开关电路来实现， 如二极管或三极管电路组成。 如图3.1.2所示。 图3.1.2 高低电平实现原理电路 其原理为： 当开关S断开时，输出电压vo＝Vcc，为高电平“1”； 当开关闭合时，输出电压vo＝0，为低电平“0”；若开 关由三极管构成，则控制三级管工作在截止和饱和状 态，就相当开关S的断开和闭合。 中英文日报导航站
3.2.2 二极管与门 其输入输出及真值表如表 3.2.1和3.2.2所示 其输出Y和输入A、B是与的关系， 即
Y A B
表3.2.1 A B 0V 0V 0V 3V 3V 0V 3V 3V
表3.2.2 Y 0.7V 0.7V 0.7V 3.7V
规定3V以上为“1”
图3.1.1 正负逻辑示意图
3.1 概述
(2) 负逻辑：
在二值逻辑中，如果 用高电平表示逻辑“0” ， 低电平表示逻辑“1” ，在 这种规定下的逻辑关系称 为负逻辑，如图3.1.1所示。
图3.1.1 正负逻辑示意图
同一逻辑电路采用不同的逻辑关系，其逻 辑功能是完全不同的，如表3.1.1正负逻辑对应 的逻辑电路
3.2.1半导体二极管的开关特性
二极管的动态电流波形如图3.2.3所示 这是由于在输入电压转 换状态的瞬间，二极管由反 向截止到正向导通时，内电 场的建立需要一定的时间， 所以二极管电流的上升是缓 慢的；当二极管由正向导通 到反向截止时，二极管的电 流迅速衰减并趋向饱和电流 也需要一定的时间。由于时 间很短，在示波器是无法看 到的 图3.2.3 二极管动态电流波形 中英文日报导航站
图3.1.1 正负逻辑示意图
中英文日报导航站
3.1 概述
(2) 分类： 可分为分立元件逻辑门电路和集成逻辑门电路： 分立元件逻辑门电路是由半导体器件、电阻和电容连接 而成。集成逻辑门电路是将大量的分立元件通过特殊工 艺集成在很小的半导体芯片上。 数字集成电路根据规模可分为
3.1 概述
单开关电路功耗较大，目前出现互补开关电路 （如CMOS门电路），即用一个管子代替图3.1.2中的电 阻，如图3.1.3所示
Vcc S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
图3.1.2高低电平实现原理电路 中英文日报导航站
小规模（SSI－Small Scale Integration） 中规模（MSI - Medium Scale Integration) 按规模分（每片IC所含元器件数）大规模（LSI －Large Scale Integration) 超大规模（VLSI －Very Large Scale 3~ 105 /片 10 Integration）
中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
一、MOS管的类型和符号 a. 增强型NMOS
符号如图3.3.1所示
G
D B S G
D
S
(b)简化符号
(a)标准符号
图3.3.1 增强型NMOS管的符号
中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
3.3.1 MOS管(绝缘栅）的开关特性
(a) (b) 图3.3.3 NMOS管共源极接法电路
VGS >VGS (th) 时,管子导通，iD∝ V 2GS， RON<1kΩ 中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
b. 增强型PMOS 符号如图3.3.4所示
中英文日报导航站
3.2.1半导体二极管的开关特性
当vI＝VIL＝0时，D导通， 输出电压vo＝ VOL ＝0
即可以用输入电压vi的高低电 平控制二极管的开关状态，并在 输出端得到相应的高低电平 2.二极管动态特性：
图3.2.1 二极管的开关电路
当电路处于动态状态，即二极管两端电压突然反 向时，半导体二极管所呈现的开关特性称为动态开关 特性（简称动态特性）
第三章 门电路
内容提要：
本章主要讲述数字电路的基本逻辑单元－－门电 路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极 管和三极管及场效应管的开关特性基础上，讲解它们 的电路结构、工作原理、逻辑功能、电器特性等等， 为以后的学习及实际使用打下必要的基础。本章重点 讨论TTL门电路和CMOS门电路。
本章主要内容
0.7V以下为“0”
A 0 0 1 1
B 0 1 0 1
Y 0 0 0 1
3.2.3 二极管或门
二极管或门电路如图 3.2.5所示 设输入端A、B的高 低电平为VIH＝3V， VIL＝0V，二极管的正 向导通压降为VDF＝ 0.7V，则：
图3.2.5 二极管或门电路
当A、B中有一个是低电平0V时，至少有一个二极管导 通，使得输出Y的电压为0.7V，为低电平；只有A、B 中都加高电平3V时，两个二极管同时导通，使得输出Y 为3.7V，为高电平。
中英文日报导航站
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
图3.1.2高低电平实现原理电路
图3.2.1 二极管的开关电路
3.2.1半导体二极管的开关特性 对于图3.2.1所示二极管开关 电路，由于二极管具有单向导电性， 故它可相当受外加电压控制的开关。 将电路处于相对稳定状态下， 晶体二极管所呈现的开关特性称为 稳态开关特性 图3.2.1 二极管的开关电路 设vi的高电平为VIH＝VCC， vi的低电平为VIL＝0，且D 为理想元件，即正向导通电阻为0，反向电阻无穷大， 则稳态时当vI＝VIH＝VCC时，D截止，输出电压vD＝ VOH＝ VCC
中英文日报导航站 105 以上/片
≤100/片
（100～1000）/片
3.1 概述
按导电类型可分为
单极型（FET ） 按导电类型双极型（BJT ） 兼容型（FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
中英文日报导航站
3.2.2 二极管或门
其输入输出及真值表 如表3.2.3和3.2.4所示 其输出Y和输入A、B是与 的关系，即
Y A B
表3.2.3 A B 0V 0V 0V 3V 3V 0V 3V 3V
图3.2.5 二极管或门电路 表3.2.4 A B Y 0 0 0 0 1 1 1 0 1 1 1 1
NMOS共源极接法电路如图3.3.2（a）所示，输出特 性如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性 中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
增强型NMOS共源极接法电路如图3.3.3（a）所示，转 移特性如(b)所示
开启电压
(a) (b) 图3.3.3 NMOS管共源极接法电路 当vGS<VGS(th)，管子截止， iD = 0, ROFF > 109Ω 中英文日报导航站
(b)转移特性 (a)共源极接法 图3.3.5 增强型PMOS管共源极接法和转移特性
当vGS>VGS(th)，管子截止， iD = 0 中英文日报导航站
D G S
(a)标准符号
D B G S
(b)简化符号
图3.3.4 增强型PMOS管的符号
中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
增强型PMOS共源极接法电路如图3.3.5（a）所示， 转移特性如(b)所示
+
vGS(th)
iD
0
vGS
v
+ GS -
vDS
Y 0V 2.3V 2.3V
2.3V
规定2.3V以上为1 0V以下为0
中英文日报导航站
3.2.2 二极管或门
二极管构成的门电路的缺点:
1.电平有偏移:输出的高低电平数值与输入的高低电平 数值相差一个二极管的压降，后级的二极管门电路电 平偏移，甚至使得高电平下降到门限值以下 2.带负载能力差：由于这种二极管门电路的输出电阻 比较低，故带负载能力差，输出电平会随负载的变化 而变化。 •只用于IC内部电路
中英文日报导航站
3.1 概述
由表中可以看出
正负逻辑式互为对偶式， 即若给出一个正逻辑的逻辑 式，则对偶式即为负逻辑的 逻辑式，如正逻辑为或门， 即Y=A+B，对偶式为YD＝ AB。正负逻辑的使用依个人 的习惯，但同一系统中采用 一种逻辑关系，本书采用
表3.1.1 正负逻辑对应的门电路 正逻辑 与门 或门 与非门 或非门 异或门 同或门 负逻辑 或门 与门 或非门 与非门 同或门 异或门
tre
3.2.2 二极管与门 简单的二极管与 门电路如图3.2.4所示 设VCC＝5V，输 入端A、B的高低电平 为VIH＝3V， VIL ＝0V，二极管的正向 导通压降为 VDF＝ 0.7V，则：
图3.2.4 二极管与门电路
当A、B中有一个是低电平0V时，至少有一个二极管导 通，使得输出Y的电压为0.7V，为低电平；只有A、B 中都加高电平3V时，两个二极管同时导通，使得输出Y 为3.7V，为高电平。 中英文日报导航站
正逻辑
中英文日报导航站
3.1 概述
3. 高低电平的实现 在数字电路中，输入输出 都是二值逻辑，其高低电平用 “0”和“1”表示。其高低电平 的获得是通过开关电路来实现， 如二极管或三极管电路组成。 如图3.1.2所示。 图3.1.2 高低电平实现原理电路 其原理为： 当开关S断开时，输出电压vo＝Vcc，为高电平“1”； 当开关闭合时，输出电压vo＝0，为低电平“0”；若开 关由三极管构成，则控制三级管工作在截止和饱和状 态，就相当开关S的断开和闭合。 中英文日报导航站
3.2.2 二极管与门 其输入输出及真值表如表 3.2.1和3.2.2所示 其输出Y和输入A、B是与的关系， 即
Y A B
表3.2.1 A B 0V 0V 0V 3V 3V 0V 3V 3V
表3.2.2 Y 0.7V 0.7V 0.7V 3.7V
规定3V以上为“1”
图3.1.1 正负逻辑示意图
3.1 概述
(2) 负逻辑：
在二值逻辑中，如果 用高电平表示逻辑“0” ， 低电平表示逻辑“1” ，在 这种规定下的逻辑关系称 为负逻辑，如图3.1.1所示。
图3.1.1 正负逻辑示意图
同一逻辑电路采用不同的逻辑关系，其逻 辑功能是完全不同的，如表3.1.1正负逻辑对应 的逻辑电路
3.2.1半导体二极管的开关特性
二极管的动态电流波形如图3.2.3所示 这是由于在输入电压转 换状态的瞬间，二极管由反 向截止到正向导通时，内电 场的建立需要一定的时间， 所以二极管电流的上升是缓 慢的；当二极管由正向导通 到反向截止时，二极管的电 流迅速衰减并趋向饱和电流 也需要一定的时间。由于时 间很短，在示波器是无法看 到的 图3.2.3 二极管动态电流波形 中英文日报导航站
图3.1.1 正负逻辑示意图
中英文日报导航站
3.1 概述
(2) 分类： 可分为分立元件逻辑门电路和集成逻辑门电路： 分立元件逻辑门电路是由半导体器件、电阻和电容连接 而成。集成逻辑门电路是将大量的分立元件通过特殊工 艺集成在很小的半导体芯片上。 数字集成电路根据规模可分为
3.1 概述
单开关电路功耗较大，目前出现互补开关电路 （如CMOS门电路），即用一个管子代替图3.1.2中的电 阻，如图3.1.3所示
Vcc S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
图3.1.2高低电平实现原理电路 中英文日报导航站
小规模（SSI－Small Scale Integration） 中规模（MSI - Medium Scale Integration) 按规模分（每片IC所含元器件数）大规模（LSI －Large Scale Integration) 超大规模（VLSI －Very Large Scale 3~ 105 /片 10 Integration）
中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
一、MOS管的类型和符号 a. 增强型NMOS
符号如图3.3.1所示
G
D B S G
D
S
(b)简化符号
(a)标准符号
图3.3.1 增强型NMOS管的符号
中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
3.3.1 MOS管(绝缘栅）的开关特性
(a) (b) 图3.3.3 NMOS管共源极接法电路
VGS >VGS (th) 时,管子导通，iD∝ V 2GS， RON<1kΩ 中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
b. 增强型PMOS 符号如图3.3.4所示
中英文日报导航站
3.2.1半导体二极管的开关特性
当vI＝VIL＝0时，D导通， 输出电压vo＝ VOL ＝0
即可以用输入电压vi的高低电 平控制二极管的开关状态，并在 输出端得到相应的高低电平 2.二极管动态特性：
图3.2.1 二极管的开关电路
当电路处于动态状态，即二极管两端电压突然反 向时，半导体二极管所呈现的开关特性称为动态开关 特性（简称动态特性）
第三章 门电路
内容提要：
本章主要讲述数字电路的基本逻辑单元－－门电 路，有TTL逻辑门、MOS逻辑门。在讨论半导体二极 管和三极管及场效应管的开关特性基础上，讲解它们 的电路结构、工作原理、逻辑功能、电器特性等等， 为以后的学习及实际使用打下必要的基础。本章重点 讨论TTL门电路和CMOS门电路。
本章主要内容
0.7V以下为“0”
A 0 0 1 1
B 0 1 0 1
Y 0 0 0 1
3.2.3 二极管或门
二极管或门电路如图 3.2.5所示 设输入端A、B的高 低电平为VIH＝3V， VIL＝0V，二极管的正 向导通压降为VDF＝ 0.7V，则：
图3.2.5 二极管或门电路
当A、B中有一个是低电平0V时，至少有一个二极管导 通，使得输出Y的电压为0.7V，为低电平；只有A、B 中都加高电平3V时，两个二极管同时导通，使得输出Y 为3.7V，为高电平。
中英文日报导航站
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
图3.1.2高低电平实现原理电路
图3.2.1 二极管的开关电路
3.2.1半导体二极管的开关特性 对于图3.2.1所示二极管开关 电路，由于二极管具有单向导电性， 故它可相当受外加电压控制的开关。 将电路处于相对稳定状态下， 晶体二极管所呈现的开关特性称为 稳态开关特性 图3.2.1 二极管的开关电路 设vi的高电平为VIH＝VCC， vi的低电平为VIL＝0，且D 为理想元件，即正向导通电阻为0，反向电阻无穷大， 则稳态时当vI＝VIH＝VCC时，D截止，输出电压vD＝ VOH＝ VCC
中英文日报导航站 105 以上/片
≤100/片
（100～1000）/片
3.1 概述
按导电类型可分为
单极型（FET ） 按导电类型双极型（BJT ） 兼容型（FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
互补开关电路由于两个开关总有一个是断开的， 流过的电流为零，故电路的功耗非常低，因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 （1）优点： 在数字电路中由于采 用高低电平，并且高低电 平都有一个允许的范围， 如图3.1.1所示，故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低， 抗干扰能力也强。
中英文日报导航站
3.2.2 二极管或门
其输入输出及真值表 如表3.2.3和3.2.4所示 其输出Y和输入A、B是与 的关系，即
Y A B
表3.2.3 A B 0V 0V 0V 3V 3V 0V 3V 3V
图3.2.5 二极管或门电路 表3.2.4 A B Y 0 0 0 0 1 1 1 0 1 1 1 1
NMOS共源极接法电路如图3.3.2（a）所示，输出特 性如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性 中英文日报导航站
3.3.1 MOS管(绝缘栅）的开关特性
增强型NMOS共源极接法电路如图3.3.3（a）所示，转 移特性如(b)所示
开启电压
(a) (b) 图3.3.3 NMOS管共源极接法电路 当vGS<VGS(th)，管子截止， iD = 0, ROFF > 109Ω 中英文日报导航站