存储器组织
XMC4000中文参考手册-第07章 存储器组织
地址空间 外部专用总线
生产商指定 1 生产商指定 2 7.4
E0100000 F0000000
服务请求生成
存储模块和其他系统组件能够产生表明对 CPU 总线错误异常或中断的错误响应。 错误原因的类型 未支持的存取模式 访问无效的地址 奇偶校验误差（仅存储器） 缓冲写入访问外设
不能用总线错误表明的错误表示作为中断传播到 CPU 的服务请求。通常，缺乏总线错误反应 能力，适用于缺乏从系统总线直接访问存储模块，这适用于服务内部 FIFOs 和本地存储缓冲器 目的存储器。 不支持的访问模式 不支持的访问模式可以用很多种方式分类，并且经常指定给执行访问的模块。典型的不支持的 访问模式的例子是读取访问至只写或写入访问至只读地址映射资源，不支持的存取数据宽度， 保护存储区域。欲了解模块特定限制，请参考单独模块章。
图 7-1
Cortex-M4 处理器地址空间
参考手册 存储器组织，V2.1
7-2
V1.2, 2012-12 请遵守产品信息使用协议
XMC4500 XMC4000 家族
存储器组织
7.2
存储器区域
XMC4500 装置特定地址映射呈现了内部和外部存储及外设的存在。XMC4500 存储区在表 7-1 中都有描述。 表 7-1 开始 00000000 存储区 结束 1FFFFFFF 大小（十六进制） 20000000 空间名称 代码 用法 引导只读存储器(ROM) 闪存 程序存储器(SRAM) 20000000 40000000 48000000 50000000 58000000 60000000 A0000000 E0000000 E0100000 F0000000 3FFFFFFF 47FFFFFF 4FFFFFFF 57FFFFFF 5FFFFFFF 9FFFFFFF DFFFFFFF E00FFFFF EFFFFFFF FFFFFFFF 20000000 08000000 08000000 08000000 08000000 40000000 40000000 00100000 0FF00000 10000000 SRAM 外设 0 外设 1 外设 2 外设 3 外部 SRAM 外部设备 专用 外部总线 厂商指定 1 厂商指定 2 保留 保留 快速内部 SRAM 内部 外设 组 0 内部 外设 组 1 内部 外设 组 2 内部 外设 组 3 外部存储 外部设备 CPU
计算机存储器的原理与组织
计算机存储器的原理与组织计算机存储器是计算机系统中非常重要的组成部分，它负责存储和读取数据。
了解存储器的原理与组织对于理解计算机工作原理至关重要。
本文将详细介绍计算机存储器的原理与组织，包括其作用、结构、存取方式和存储器的分类等。
一、存储器的作用（100字）计算机存储器是计算机系统的内部存储设备，用于存放计算机程序和数据。
它具有临时存储的功能，可以快速存取和读取数据，并在计算机系统断电后依然能保留数据。
存储器有着不同的种类和性能，用于满足不同的计算需求。
二、存储器的结构（200字）1. 存储单元：存储器由许多存储单元组成，每个存储单元都有唯一的地址，用于标识数据的位置。
2. 存储单元的组织方式：存储单元可以按照不同的组织方式进行编排。
最常见的两种是按字节编址的字节地址和按字编址的字地址。
字节地址编址方式将存储单元按字节进行编号，而字地址编址方式将存储单元按字进行编号。
3. 存储体：存储单元按照一定的规律排列形成存储体，存储体是存储单元的集合。
存储体可分为连续存储体和离散存储体两种形式。
4. 存储器的容量：存储器的容量是指存储器可以存储的数据总量，通常以字节或位为单位进行表示。
存储器的容量和计算机系统的需求密切相关。
三、存储器的存取方式（300字）1. 随机访问存储器（RAM）：RAM的存取时间与存储单元的物理位置无关，所有存储单元具有相同的访问时间。
RAM允许随机选取存储单元，数据的存取速度较快。
主存储器就是典型的RAM。
存取RAM的时间可以看作是常量时间，即存取时间几乎相同。
2. 顺序访问存储器（SAM）：SAM的存取时间与存储单元的物理位置有关，存储单元在存储体中的位置决定了访问时间。
磁带存储器就是典型的SAM。
存取SAM的时间与存储器中存储单元的数量有关，存取时间与顺序访问的时间基本成正比。
3. 直接访问存储器（DAM）：DAM是介于RAM和SAM之间的存储器，存取时间介于两者之间。
现代计算机中的高速缓存就是一种DAM，它通过提高数据的局部性，提高计算机系统的访问速度。
计算机存储器层次结构
计算机存储器层次结构计算机存储器层次结构是指计算机内部存储器的层次组织结构，用于实现高效的数据存取和处理。
它按照存取速度、容量和成本的不同，将存储器划分为不同的层次，每一层次都有其特定的作用和性能要求。
本文将介绍计算机存储器层次结构的基本原理和各层次的特点。
一、计算机存储器层次结构的概述计算机存储器层次结构由快速访问相对较小的高速缓存(Cache)、较慢但容量更大的主存储器(Main Memory)和更大但访问速度较慢的辅助存储器(Auxiliary Storage)三部分组成。
这些存储器以不同的速度、容量和成本提供对数据的存取，形成了存储器层次结构。
它的设计目标是在满足计算机性能要求的情况下，尽量降低成本。
二、高速缓存高速缓存是计算机存储器层级结构中最快速的一层，它位于CPU内部或者CPU与主存储器之间，用于存储近期频繁访问的数据和指令。
高速缓存的目的是通过减少CPU等待数据的时间，提高计算机的运行速度。
高速缓存有多级结构，分为L1、L2、L3等多个级别。
其中L1缓存离CPU最近，速度最快，容量最小。
它一般由数据缓存和指令缓存组成，以提供对数据和指令的快速访问。
L2和L3缓存容量较大，速度较L1缓存慢一些。
它们的作用是进一步提高CPU的性能。
三、主存储器主存储器是计算机中最重要的存储器之一，也是CPU能直接访问的主要存储区域。
它通常是由动态随机存取存储器(DRAM)构成。
主存储器的容量相对较大，能够存储大量的数据和指令。
主存储器的访问速度介于高速缓存和辅助存储器之间，它的数据和指令可以传输到高速缓存中，供CPU进行处理。
主存储器的速度较快，但相对于高速缓存而言还是较慢，因此，当CPU无法从高速缓存中获取所需数据时，需要从主存储器中获取。
四、辅助存储器辅助存储器是计算机存储器层次结构中速度最慢但容量最大的一层，用于长期存储数据和程序。
常见的辅助存储器包括硬盘驱动器、光盘和闪存等。
辅助存储器的访问速度较主存储器慢很多，但它的容量很大，足以存储大量的数据和程序。
存储器的层次结构及组成原理
存储器的层次结构及组成原理一、引言存储器是计算机中非常重要的组成部分，它用于存储和读取数据。
随着计算机技术的发展，存储器也在不断地升级和改进。
存储器的层次结构是指不同类型的存储器按照速度、容量和成本等方面的差异被组织成一种层次结构。
本文将介绍存储器的层次结构及其组成原理。
二、存储器的层次结构1. 存储器分类根据存取速度不同，可将存储器分为主存（RAM）、高速缓存（Cache）、二级缓存、三级缓存等多级缓存以及辅助存储器（ROM、磁盘等）。
2. 层次结构主要分为三个层次：CPU内部高速缓冲寄存器（L1 Cache）、CPU外部高速缓冲寄存器（L2 Cache）和主内存（RAM）。
3. 层次结构优点层次结构能够充分利用各种类型的硬件设备，使得计算机系统能够更加高效地运行。
在执行指令时，CPU首先从最快的L1 Cache中查找数据，如果没有找到，则会查找L2 Cache，最后才会查找主内存。
这样的层次结构设计可以大大提高CPU访问数据的速度，减少CPU等待的时间。
三、存储器的组成原理1. 静态随机存取存储器（SRAM）SRAM是一种使用静电场来存储数据的存储器。
它由多个存储单元组成，每个单元由一个触发器和两个传输门组成。
SRAM的读写速度非常快，但是它比较昂贵，并且需要更多的电源。
2. 动态随机访问存储器（DRAM）DRAM是一种使用电容来存储数据的存储器。
它由多个存储单元组成，每个单元由一个电容和一个开关组成。
DRAM比SRAM更便宜，但是读写速度相对较慢。
3. 双倍数据率SDRAM（DDR SDRAM）DDR SDRAM是一种高速内存技术，可以在每个时钟周期传输两次数据。
这使得DDR SDRAM比普通SDRAM更快。
4. 图形双倍数据率SDRAM（GDDR SDRAM）GDDR SDRAM是一种专门为图形处理器设计的高速内存技术。
它具有更高的频率和带宽，适用于处理大量图像和视频数据。
5. 闪存闪存是一种非易失性存储器，可以在断电时保存数据。
请简要介绍存储器层次结构及其作用。
请简要介绍存储器层次结构及其作用。
存储器层次结构是计算机体系结构中的一个重要概念，用来描述计算机中不同层次的存储器组织和作用。
它是按照存储器访问速度和容量进行划分，并通过不同层次之间的数据传输来实现高效的数据访问。
存储器层次结构包括多层次的存储器，从高速小容量的寄存器到低速大容量的辅助存储器。
存储器层次结构的作用主要有以下几个方面：1. 提高数据访问速度：存储器层次结构的最底层是寄存器，它位于CPU内部，速度最快。
寄存器被用来存储CPU需要立即访问的数据和指令。
而较高层次的存储器，如高速缓存和主存储器，虽然速度较寄存器慢，但容量更大，可以存储更多的数据和指令。
通过将频繁使用的数据和指令存储在高速缓存中，可以缩短CPU从主存储器中读取数据的时间，从而提高数据访问速度。
2. 增加存储容量：存储器层次结构的最高层是辅助存储器，如硬盘或固态硬盘。
辅助存储器的容量远大于其他层次的存储器，它可以存储大量的数据和程序。
虽然辅助存储器的速度较慢，但它提供了长期存储数据的能力，可以保存在断电后不会丢失的数据。
通过将不常用的数据和程序存储在辅助存储器中，可以释放高速缓存和主存储器的空间，提高系统的整体存储容量。
3. 优化存储器资源的利用：存储器层次结构可以根据不同的访问模式和数据访问特点来优化存储器资源的利用。
高速缓存作为CPU和主存储器之间的缓冲区，可以根据程序的局部性原理，预先将可能会被使用的数据和指令存储在高速缓存中，以提高命中率。
同时，高速缓存还可以利用替换算法来选取最不常用的数据进行替换，以保证高速缓存中存储的是最有用的数据。
4. 提高系统性能：存储器层次结构的设计可以提高系统的整体性能。
通过将数据和指令存储在更接近CPU的存储层次中，可以减少数据传输的延迟，加快数据访问速度。
同时，存储器层次结构还可以根据程序的特性和访问模式进行优化，提高命中率和数据的局部性，减少不必要的数据传输，提高系统的整体性能。
存储器层次结构在计算机体系结构中起着重要的作用。
程序运行时的存储组织及管理
• 内存管理 • 存储管理 • 文件系 统 • 外存管理 • 存储层次结构
01
内存管理
内存分区
代码区 存放程序代码，不允许随意读写，也不允许进程间互相访 问。
数据区 分为全局变量区、静态变量区和堆区。全局和静态变量在 程序开始运行时分配，在程序结束时释放；堆区用于动态 内存分配，由程序员控制其生命周期。
文件访问性能
为提高文件访问效率，文件系统采用缓存技 术、索引技术和并行处理技术等优化措施。
文件保护与共享
文件保护
01
文件系统通过加密、压缩和校验等技术，保护文件免受非法访
问、篡改和破坏。
文件共享
02
文件系统提供共享功能，允许用户在不同位置和不同操作系统
上共享文件，提高资源利用率。
文件版本控制
03
为避免文件冲突和版本混乱，文件系统采用版本控制技术，如
索引分配
将文件分割成若干个块，并分别存储在磁盘上的不同位置，同时建立一个索引表来记录每 个文件的块地址，适用于文件大小变化较大的情况。
数据备份与恢复
完全备份
备份整个系统或数据库的所 有数据和配置文ቤተ መጻሕፍቲ ባይዱ，适用于 数据量较小或备份时间充足 的情况。
增量备份
只备份自上次备份以来发生 变化的文件或数据，适用于 数据量较大或备份时间有限 的情况。
堆栈区 存放局部变量、函数调用的返回地址等，具有先进后出的 特点。
内存分配方式
静态分配
在编译时确定变量或数据结构的存储空间大小，并在 程序运行时一次性分配。
动态分配
在程序运行时根据需要分配或释放存储空间。如C语 言的malloc和free函数、C的new和delete操作符等。
存储器的工作原理
存储器的工作原理一、引言存储器是计算机中重要的组成部分，用于存储和检索数据。
了解存储器的工作原理对于理解计算机系统的运行机制至关重要。
本文将详细介绍存储器的工作原理，包括存储器的分类、存储单元的组成、存储器的读写操作以及存储器的访问速度。
二、存储器的分类存储器按照存储介质的不同可以分为主存储器和辅助存储器两大类。
1. 主存储器（RAM）主存储器是计算机中用于存储程序和数据的地方，它是计算机系统中最快的存储器。
主存储器按照存储单元的组织方式可以分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）两种。
- 静态随机存取存储器（SRAM）：SRAM使用触发器作为存储单元，每个存储单元由6个晶体管组成。
SRAM的读写速度快，但占用的面积大，功耗高，成本较高。
它常用于高速缓存。
- 动态随机存取存储器（DRAM）：DRAM使用电容和晶体管作为存储单元，每个存储单元由1个电容和1个晶体管组成。
DRAM的读写速度相对较慢，但占用的面积小，功耗低，成本较低。
它常用于主存储器。
2. 辅助存储器（ROM、硬盘等）辅助存储器用于长期存储程序和数据，它的容量通常比主存储器大得多，但速度较慢。
辅助存储器按照存储介质的不同可以分为只读存储器（ROM）、磁盘存储器（硬盘、软盘等）、光盘存储器（CD、DVD等）等。
三、存储单元的组成存储器的最小存储单元是位（bit），它可以存储一个二进制的0或1。
多个位可以组合成更大的存储单元，如字节（byte）、字（word）等。
1. 字节（byte）字节是计算机中最基本的存储单元，它由8个位组成，可以存储一个字符或一个二进制数。
2. 字（word）字是由多个字节组成的存储单元，字的长度取决于计算机的体系结构，常见的字长有16位、32位、64位等。
四、存储器的读写操作存储器的读写操作是计算机系统中的基本操作，它包括数据的写入和读取两个过程。
1. 写入操作写入操作是将数据从计算机的其他部件（如CPU）写入存储器中的过程。
第2章51系列单片机系统结构2.2存储器组织
字节 地址 80H
复位后 初值 FFH
I/O 端口 0(P0 口)
*I/O 端口 1(P1 口)
P1
P1.7 A7H
90H
FFH
*I/O 端口 2(P2 口)
P2
P2.7 B7H P3.7
A0H
FFH
*I/O 端口 3(P3 口) 串行数据缓冲 *串行控制 电源控制及 波特率选择 从地址寄存器 从地址掩蔽寄存器
(1) 工作寄存器区。该区域容量为32个字节，分为 四个区，每区8个字节，对应R0～R7寄存器名。 因此，R0的物理地址可能是00H，也可能是08H、 10H 或18H；同理，R1的物理地址可能是01H， 也可能是09H、11H或19H。 任何时候都只能选择四个工作寄存器区中的一个区 作为当前工作寄存器区，当前工作寄存器区由程序 状态字寄存器PSW的b4(RS1)、b3(RS0)位确定，具 体情况4、b3位 当前区 寄存器R7～R0地址 00 0区 07H～00H 01 1区 0FH～08H 10 2区 17H～10H 11 3区 1FH～18H 由于复位后PSW的b4、b3位为00，因此复位后将选择0 区作为当前工作寄存器区。 修改PSW的b4、b3位即可选择不同的工作寄存器区，这 有利于快速保护现场，提高程序执行效率和中断的响应速 度。
SFR 寄存器名 累加器 B 寄存器 助功能寄存器 助功能寄存器 1 时钟控制寄存器 堆栈指针 数据指针低 8 位 数据指针高 8 位 *程序状态字 符号 b7 Acc B AUXR AUXR1 CKCON SP DPL DPH PSW D7H Cy AFH EA BFH IP — IPH — E7H F7 — — —
哈佛体系结构的程序存储器与数据存储器都拥有自己独立 的总线和寻址空间（典型的如DSP，TI的C5000系列）
微机原理2-1：8088CPU内部结构、寄存器组、存储器组织
逻辑地址
地址加法器
将16位的逻辑地址转换为20位的物 理地址，具体操作过程为：先将段寄存 器提供的16位段地址左移四位，低位补0，
恢复为20位地址，然后与由各种寻址方
式提供的16位偏移地址相加，即得到20 位的物理地址。
26
逻辑地址
• 物理地址： • 逻辑地址： 20 位 段基址 （段寄存器的内容）16位 偏移地址（字节距离）16位
控制 累加器 标志寄存器
暂存器
ALU
2
8088/8086的功能结构
16位微处理器也具有以上结构中的基本单元， 但更为复杂。 以8088为例讲解16位微处理器的功能结构。 8088是8086的简化版本。
3
地址加法器
AH AL BL CL DL SP B P DI SI 数据总线 暂存寄存 器
用于串操作指令中，控制地址的变化方向：
设置DF＝0，串操作后存储器地址自动增量（增址） ； 设置DF＝1，串操作后存储器地址自动减量（减址） 。 串：存储器中一序列字或字节单元
串操作——对序列字或字节单元中的内容进行某种操作 ， 比如：将一个字符串从源区传送到目的区 。
MOVS——串传送指令 CMPS——串比较指令 SCAS— —串扫描指令 LODS——装入串指令 STOS——存储 串指令
外存主要指用来长久保存数据的外部存储介质， 常见的有硬盘、光盘、磁带、U盘等。外存的数据 只能通过主存间接地与CPU交换数据
3AH + 7CH＝B6H AAH + 7CH＝（1）26H 没有进位：CF=0 有进位：CF=1
例如（以8位运算为例，8088中为16位）：
10
溢出标志OF（Overflow Flag）
2vbx
输入设备、输出设备、外部存储设备、多媒体设备和数据通信设备等统称为外部设备。
2.1 微型计算机系统
软件分类如图2.4所示
之
微型计算机的软件
2.1 存储器组织
1．字节型数据组织 7 6 5 4 3
之
存储器的数据组织
存储信息的基本单位是二进制位，字节的位编号如下所示： 2 1 0
字节数据用存储单元地址及其内容表示，如：（B8000H）= 34H 2．字型数据组织 字型数据的字长为16位，一个字由两个字节组成，字的位编号如下所示： 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
高位字节（MSB）
低位字节（LSB）
字的低字节存放在低地址的存储单元，字的高字节存放在高地址的存储单元，字 单元的地址用它的低字节地址表示,这种存储数据的方法叫作小地址格式。 如：（01234H）= 1234H 01234H存储单元存放34H，01235H存储单元存放12H
2.1 存储器组织
3．双字型数据组织
2.1 微型计算机系统
5．输入/输出设备 （1）输入设备
之
微型计算机的硬件
输入设备将程序、数据和命令转换成计算机能够接收的代码信息。键盘和鼠标 是当前应用最广泛的输入设备，此外还有扫描仪等。 （2）输出设备 输出设备将计算机处理的中间结果和最终结果，以人们通常能够识别的字符、 表格、图形或图像等形式表示出来。输出设备主要有显示器、打印机和绘图仪 等。
数据总线 微机总线 地址总线 控制总线
2.1 微型计算机系统
之
微型计算机的硬件
微型计算机的硬件系统结构如图2.1所示。
2.1 微型计算机系统
1．微处理器
之
微型计算机的硬件
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
思考题：设计一个半导体存储器，其容量为6K*8位。其 中固化区有4K字节，选用EPROM2716（2K*8位）；工 作区有2K字节，选用SRAM芯片2114（1K*4位）。地址 总线A15~A0，双向数据总线D7~D0。
+5V MREQ
A18 A17 A16
G1 /G2A /G2B
~D7 A0 ~A12
/Y7
~ D7 A0 ~ A12
A15
C
/Y6
A14
A13
B
A
~
/Y0
/CS
/MEMW
/MEMR
/WE /OE
74LS138
6264RAM
81FFFH
8
K 字 节 空 间
80000H 01FFFH
8
K 字 节 空 间
例:用8K*1的存储器芯片扩充为8k*8的存储器。
2.字扩展
字扩展 : 字扩展是指仅在字方向上进行扩展 , 而位数不变。
所需芯片的数量：假设Nk*n位，要组成一个存储容量为 MK*n位的存储器，则需要M/N片芯片。 连接方法：将各芯片的地址线、数据线、读/写控制线并 联,由片选信号来区分各个芯片。
00000H
A19不参加译码地址空间出现重叠现象
3、线选法
在比较简单的微型计算机系统中，由于存储容量不大，存 储器芯片数目不多，可以直接使用单根高位地址线作为片 选控制信号。这种方法不需要专门的译码电路，缺点是地 址不连续，地址空间浪费现象很严重。
例：已知某CPU系统有16条地址线（A0~A15），电路如图所 示，试回答如下问题（1）片选信号的获得采用了哪种方法？ （2）分别指出EPROM27128和RAM62256的地址范围。
问题引入：一个存储器系统通常由多片 RAM、EPROM等 芯片组成，每块芯片都有一定的存储容量，占有一定的存 储空间，那么每块存储器芯片应如何分配地址空间呢？这 就是地址译码所要解决的问题。通常包括两方面的内容：
对部分高位地址总线进行译码，产生片选信号以实现正 确的存储器芯片片选控制。
低位地址总线的连接，用以实现芯片内部存储单元的正 确选择。 三、存储器地址译码方式及译码电路
存储器组织及译码
问题引入：通常存储芯片在位数或字长方面与实际存储器 的要求有很大差距，所以当需要大容量的存储器时，需要 对存储器在字和位两方面进行扩展。 一、存储器扩展
1、位扩展
位扩展:位扩展是指只进行位数扩展 ,而芯片的字数和存储 器的字数是一致的。 所需芯片的数量：假设芯片容量为 Mk*n 位，要组成一个 Mk*N位的存储器，则需要N/n片芯片。 连接方法：将各存储芯片的地址线，片选线和读 / 写控制 线相应地并联起来，而将各芯片的数据线单独列出。
4K地址空间
不用 片选 芯片地址
64KB
A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0
3、连接芯片 数据线的连接 地址线的连接 读写信号线的连接 片选信号线的连接
1K*4 1K*4 1K*4 1K*4
1K*4 1K*4 1K*4 1K*4
4K
D3~D0
D7~D4
例:用16K*8芯片扩展成64K*8的存储器。
3.字和位同时扩展
所需芯片的数量：假设芯片存储容量为 mK*n 位，要组 成一个存储容量为 MK*N 位的存储器 , 则所需芯片数为 (M/N) *( N/n)。
连接方法：将位扩展和字扩展所用方法进行综合。
例：用2114（1K*4位）SRAM芯片组成一个容量为4K*8位的半导 体存储器。地址总线A15~A0，双向数据总线D7~D0，读/写信号线 R//W（为高电平表示“读”，为低电平表示“写”）。 解：1、计算芯片数量 （4/1）*（8/4）=8 2、地址分配与片选逻辑
/CS1 /CS2 /CS3
/A12A11 A12/A11/A10 A12/A11A10
D7~D4
D3~D0
2716
R//W
2716
2114
2114
2114
A0~A10 /CS0 A0~A10 /CS1 A0~A9 /CS2
2114
A0~A9 /CS3
/A12 /A11
/A12 A11
A12 /A11 /A10
1、 全译码片选法
将低位地址总线直接连接至各芯片的地址线外，对余下的 所有高位地址总线进行译码，并把译码输出作为各芯片的 片选信号。
例：2764EPROM芯片，容量为8KB，假定CPUA0~A19 共20条地址线，可直接寻址的存储空间为1MB，若2764 占有的地址空间为FE000H~FFFFFH，问应与CPU如何 连线？
/RD /WE A0~A13 D0~D7 A15 /OE /WE 27128 /RD /CE /OE
A0~A13
D0~D7 /CE
/WE
A0~A14 D0~D7
/WE
62256
A0~A14 D0~D7
例：已知某CPU系统有20条地址线（A0~A19），试设计一容 量为16K*8位的RAM,并安排地址空间的70000H~71FFFH段及 76000H~77FFFH段，可提供的芯片为8K*8位的RAM芯片6264, 试设计相应的片选译码电路（不允许地址空间重叠）。
2114
R//W
2114
2114
21142114211421142114
A9~A0
/A11 /A10
/A11 A10
A11 /A10
A11 A10
二、半导体存储器与CPU的连接
连接原则：
CPU
存储器
片内地址线
低位地址线
高位地址线
译码器 片选
MREQ
数据线 控制线： /MEMR /MEMW /OE /WE 数据线
FFFFFH EPROM2764 8KB空间 FE000H
00000H
D0
~D7 +5V G1
A19 ~ A16
D0
~
D7 A0
A0
~A12
MREQ
/G2A /G2B
~ A12
/Y7
A15 A14 A13
/CE /MEMR
C B A
/Y6 ~ /Y0 /OE
74LS138
2764EPROM
2、局部译码片选法 从余下的高位地址线中选取一部分参加地址译码。 例：电路如下，CPU地址线A0~A19请计算6264RAM芯片的 存储器空间地址。 D0 D0
A12 /A11 A10
2K*8 2K*8 1K*4 1K*4 1K*4 1K*4 6KB
解： 1、计算芯片数量
4KB固化区：（4K/2K）=2
工作区（2/1）*（8/4）=4 2、地址分配与片选逻辑 芯片容量 芯片地址 2K A10~A0 片选信号 片选逻辑 /CS0 /A12/A11
2K 1K 1K
3、连接芯片
A10~A0 A9~A0 A9~A0