基于FPGA的数据采集系统的设计
基于C8051F360和FPGA的高速数据采集系统设计
随着 雷达 、 信 、 测 遥感 、 学成 像等 技术应用 领 域 的不 断 扩展 ， 瞬态 信 号 采集 、 通 遥 医 在 图像 信 号处 理 等 一些高 速 、 精度 的测量 中 ， 高 都需 要进 行高 速数据 采集 ， 人们 对数 据采 集 系统 的精 度 、 速率 和存储量 等
单 片机或数 字信 号处 理器 具 有处 理灵 活 ， 设计 方便 ， 成本 低廉 等 突 出的优 点 ， 常适 合 于数字 音频 、 非 数 字视频 等信 息的数 字化 信息 的处 理 。另 一方 面 ， 采用 单 片 机或 数 字 信 号 处理 器 （ Ｓ ） 制 Ａ ＤＰ控 Ｄ转 换
器 实现数 据采集 时 ， 由于 采用 程序 控制 ， 到指令执 行 速度 的 限制 ， 较 低 的 采样 速 率 难 以实 现 对高 频 受 其
广泛 的应用 。本 文提 出 的高速数 据 采集 系 统应 用 目标 是便 携式 医用 Ｂ超 设 备 内超 声 回波 信 号 的量化
采集 。
１系统 设 计
高速数 据采 集 系统采 用单 片 机和 Ｆ Ｇ Ｐ Ａ相结 合 的设 计方 案 。系统 框 图如 图 ｌ 示 。模 拟信 号 经过 所 调理 后送 高速 Ａ Ｄ转换 器 ， Ｆ Ｇ 内部 的控制 逻辑 实 现对 高速 Ａ Ｄ转 换 器 的控 制 和数 据 存储 ， 片 ／ 由 ＰＡ ／ 单 机通 过系统 总线 实现 与 Ｆ Ｇ Ｐ Ａ的接 口 ， 通过该 接 口获取原 始数 据 ， 然后通 过 算法 完成 对 数据 的处 理及 应
模 拟 信 号
基于FPGA的高速数据采集器
内 尚 不 具 备 该 类 型 的 高 速 采 集 器 。 文 设 本
计 了一 种 基 于Ｆ ＧＡ的 高速 数 据 采 集 器 ， Ｐ 由
当ｆ ｍ较大 时 ， 往 对采 样 速 率ｆ要 求 较 往 ｓ
） 以准 确 地恢 复原 信 号 （ ， 个过 可 ｆ 这 ）
， ‘ ，
高， 即需 要 Ａ／ 转 换 器 采 样 速率 较 高 ， Ｄ 这样 程 即 称 为 带 通 采 样 定理 。 如 果 用信 号 的 中 心 频 率 ｆ ＝ ｏ 示 式 （）得 到 ： １，
１高速 数据采集理论及技术
括 采样 速 率 、 辨 率 、 储 量 和 实 时性 等 技 分 存
采样定理 和带通采样定理 。 术指标。 数 据 采 集 系统 发 展 的 趋 势 是 往 高速 高 １ １低通 采样 定 理 ． 分 辨 率 方 向发 展 ， 是 受 到 器 件 和 工 艺 的 但 指标 的限制 ， 现高 速高分辨率 的采样 系 实 统 依然具有一 定的难 度。 目前 国 外 高 速 采 集 器的 采 样 速 率 可 以 达 到 几 十 Ｇ Ｐ 但 国 Ｓ Ｓ，
复。
限 制 ， 别是 采 样 速 率 和 分 辨 率 这 一 矛 盾 理 ， 特 假设 有 一 模 拟 信 号 ｘ ｔ ， 带 宽 限 制 在 （） 其
： ２ １ ｍ
（） １ 、
其 中 ｍ 取 能 保 证 条件 ≥ （ 一 ） ２ 的 最 大 正 整 数 ， 得 到 的 采 样 离 散 序 列 则
信 号
Ａ ４ ０３ Ｔ８ ＡＳ ０ 作为采 样器 件 ， 该芯 片是采 样速 率可 达到 ｌ Ｓ Ｓ 分辨率 为ｌ ｂｔ 采样后 的数 Ｇ Ｐ ， Ｏｉ 。
据送 ￣Ｆ Ｇ ］ Ｉ Ｐ Ａ中 ， 由于 采样 后数 据率 较 高 ， 在
一种基于DSP和FPGA的多通道数据采集系统的设计
计 中还 采用 ＡＤＣ ８ ９模 数 转换 器。该 系统 采集信 号 频率 范围 宽、 数据 传送 量 大、数据 ００ 传 输速度 高 ， 并具 有较 强 的扩 展 能 力，并且 具有 电路 结构 简单 、功耗低 、数据 传输 方便 等优 点 ， 用于 电压 、 电流 、温度 、压 力等参量 的采集 系统 中。 可
变 为高 电平 ，指 示 Ａ ／ Ｄ转 换结 束 ，结 果 数据 已 存 入锁 存器 ，这个 信号 可用作 中断 申请 。 当 ＯＥ输
入 高 电平 时 ，输 出三 态 门打开 ，转换 结 果 的数字 量 输 出到数 据总 线上 ，采用 串行接 口方 式 。Ｆ ＧＡ Ｐ
门阵列 （ Ｐ Ａ Ｅ １ ６ ２０ ８ Ｆ Ｇ ） Ｐ Ｃ Ｑ ４ Ｃ 作为系统的控制部 系 统 选 择 Ｃｙ ｌｎ ｃｏ ｅ系 列 的 Ｅ １ ６ ２ ０ ８芯 片 ， ＰＣ Ｑ ４Ｃ Ｐ采 用 Ｔ 公 司 生 产 Ｔ ３ ０ ５ １ 芯 片 Ｉ ＭＳ ２ ＶＣ ４ ６ ’ 分 ， 过ＦＧ 通 Ｐ Ａ逻辑 控制 ＡＤ 采集 电路 进行模 拟通 ＤＳ ／
现代仪器 （ ｗ． ｄ ｒ ｉｓｒ．ｒ ．ｎ ｗｗ ｍｏ ｅｎｎ ｔ ｏｇｃ ） ｓ
一
种基于 Ｄ Ｐ和 Ｆ Ｇ Ｓ Ｐ Ａ的多通道数据采集系统的设计
吴永鹏 王章瑞 。 赵煜 滢 向前 勇
（． １西南石油大学 电子信息工程学院 成都分公 司川西 北气矿 甲醇厂 江 油 ６ １０ ） ２ ９ ７
率 高 ，内部 时 延小 ，全 部 控 制逻 辑 由硬件 完 成 ， 速 度 快 、效率 高 ，适 于大 数据 量 的高 速传 输控 制 ， 可
业生 产和 科学 技术研究 的各 行业 中 ， 常常 需要对 各
种数 据进行 采集 ， 如液位 、温度 、压力 、频 率等信
基于FPGA+DSP的多通道数据采集系统设计
Ｑ ａ ｕ ８ ０ａ ｄＣ Ｓ２ｐｏ ｅｔａ ｔｅｄ ｓ ｎｏ ｅｓｓ ｍ ｉ ｆａｉ ｅ ｕｒ ｓ Ｉ ． ｎ Ｃ ｒｖ ｔ ｈ ｅｉ ｆ ｙｔ ｓ ｌ． ｔ Ｉ ｈ ｇ ｈ ｔ ｅ ｓｅ ｂ
Ｋｅ ｒ ｓ： ｄ ｔ ｃ ｕ ｓｔｏ ｙ ｔｍ ；Ｆ ｙ ｗｏ ｄ ａａ ａ ｑ ｉｉｉｎ ｓ ｓｅ ＰＧＡ；ＤＳ Ｐ；ＦＩ ＦＯ
（ ．兰州交通大学 电子信息与工程学院 ， １ 兰州 ７ ０７ ；２ ３０ ０ ．兰州 交通大学 电工 电子实验中心 ， 兰州 ７ ０７ ） ３ ０
摘
要 ：介 绍 了一 种基 于 Ｆ Ｇ Ｐ Ａ＋Ｄ Ｐ的 多路数 据采 集 系统 的设 计方 案 ，描 述 了系统 的硬 件 设计 Ｓ
方 案和硬ห้องสมุดไป่ตู้件 电路 ，介 绍 了信 息采 集过程 以及 外 围通讯接 口及 软件 设计 。 过 Ｑ ａｔ ８ ０２．Ｃ ２ 通 ｕｒ ｓ Ｉ． ￣ Ｓ ｕＩ Ｃ
一
时钟域高 ， 内部延时小 ， 速度快 ， 全部逻辑由硬件完 成 等优点 ， 因此 在 高速 数 据 采集 方 面 Ｆ Ｇ Ｐ Ａ相 对有
着 巨大优 势 ， 但也 存在难 于实 现复杂 的算法 的缺点 ， 而 Ｄ Ｐ适合 于高 速算法 的处 理 ， Ｓ 因此 为 了 弥补 系统
的不足 ， 系统 采 用 Ｆ Ｇ 本 Ｐ Ａ＋Ｄ Ｐ的方 案 。本 系统 Ｓ
方面 对多路 模拟开 关进行 选通 让选通 信号通过 信
号 调理 电路实 现 电平 调 整 并 进 行 Ａ Ｄ转 换 的时 序 ／ 控 制 ， 一方 面 把 转 换 好 的数 据 进 行 数 据 缓 存 ， 另 当 ＦＦ ＩＯ满 时并 产生 Ｄ Ｐ能识 别 的外 部 中断信 号 及标 Ｓ 识信 号 ， 知 Ｄ Ｐ取数 据 ， 后 Ｄ Ｐ对 采 集 到 的数 通 Ｓ 最 Ｓ 据进 行滤波 处理 、 变换 、 分析 。 谱
基于FPGA的实时数据采集与处理系统
中 国新技术新产品
一３ ３—
［ 吴德 鸣 ， ３ ］ 陆达． 通信 中基 于 Ｆ Ｇ 高速 Ｐ Ａ的 Ｐ Ｉ Ｃ 总线接 １研 究与设 计 ， ３ ＇ 计算机 应 用。２０ ．． ０ ５７ 『 ４ ］周俊容 ．高速 数据 采 集 系统 ，电子工 程师
２ ０ ．． ｏ ５ ５
ｋ ＿ａ３： 一 魁ｄ ｄｔ １ ） （ Ｏ
关 键词 ：Ｐ Ｆ ＧＡ； Ｃ ； Ｐ Ｉ 实时数 据 采集 处理
１引 言
伴 随着 科技 的发 展 和数 据采 集 系统 的应 用， 对数据 采集与信 号采集 系统 的各项 指标提 出 了越来越 多 的要 求 ，它 广泛应 用于 雷达 、 通 信、 遥测遥 感等领 域。传统 方法通 常采 用单 片 机 或者 Ｄ Ｐ 为核 心芯片， Ｓ作 由于单 片机 的时钟 频 率相对较 低 ， 运行 软件 的时间 占采用 时间很 大的 比例 ，很难 适 应高 速采 集 暴 统的要 求 。 ＤＰ Ｓ 运行速 度虽然 快 ， 但是 不能 够完成 外 围的 硬件 逻辑 控制 。Ｆ Ｇ Ｐ Ａ时钟频 率 相对 比较 高 ， 延时小 ，Ｐ Ａ采用 Ｉ 内核技 术 ，可 以集成 外 ＦＧ Ｐ 围控制 和接 口电路。 系统 主要应用 于基 于激 该 发荧 光和激 光 多普 勒技 术 的浮游 植 物粒 径分 布现场 在线监测 系统 中的数据 采集部 分 ， 有 具 较强信 号处理 能力和较 大数据 吞 吐量 ，在信 号捕获 ， 测量 ， 分析 系统 中具有广 泛实用性 。 ２系统硬 件结 构
ｐ ｌ ｋ ｄｔ ｒａＪ ａ￣ｅ ａ ｄ
参 考 文 献
Ｐ ｌ８ 嘴 一 ｓ ｌ ～ ｔ ｄｅ 』ｓ ｌ Ｌ ｙ 柳 ｊ ｐ Ｌｒ ｓ ｓ Ｕ 臻鹂ｙ １ ＿ 一
ｄ Ｊ ｔ— ａ ｅｌ ｐ ／ ｅｓｌ１ ｃ ｄ ｖｅ 一 ＿ 一 ｉ ｍ ｊ ｊ Ｐ』蜒 颤 ｐｉｓ ｐ １ ｇ ｔ 一 ｏ ｐ ￣ ｄ— — ｄ ｙ ｉ—
一种基于DSP+FPGA的高速数据采集系统设计
对采集到的数据进行滤波及 ＦＴ变换等处理。 ＰＡ Ｆ ＦＧ 作为外设， 主要对 ＡＤ芯片、Ｓ 芯片等进行控制。该 ／ ＵＢ 系统电路结构简单、 功耗低、 数据传输速度快， 可用于电压 、 电流等模拟量的采集及数字信号的采集。
关键 词 ： 数据 采 集； 浮点 ＤＰ ＦＧ ；Ｓ Ｓ ；ＰＡ ＵＢ
Ｄ Ｔ ＝（ ｔｅｓ ＞Ｚ ） Ａ Ａ＜ ｏ ｒ ＝ ； ｈ
ｗｈ ｎ ｓ２ ｅ ｔ ２＝＞
ｃ ｎｖ ｎ＜ １；ｓ ｎ ｏ ＝… ｃ ＜＝… ｗｒｔ ｎ ＝’ ’ １； ｉ ｅ ＜ １；
— —
ｒａ ｎ ｅ ｄ ＜＝’’ａｃ ＜＝’’ １； ｔｈ ｌ ０；
—
ＡＤ
—
Ｄ Ｔ ＝ （ ｔｅｓ ＞Ｚ） Ａ Ａ＜ ｏｈｒ ＝ ；
到上位机 。
系统 的 Ｉ ／ Ｏ需求和 门数要求 。高速 ＡＤ芯片采用 ／
Ａ Ｉ 司的 ＡＤ ９ ８该 芯片可 以 同时采样 ８路模拟 Ｄ公 ７３ ， 量信 号 ， 有两个 转 换核 ， 行 输 出数据 ， 具 并 实现 了高 速数据 的采集 与传 输 。为 了更 方便 的与 Ｐ Ｃ机通讯 ，
ｗｈ ｎ ｓ２ ＝＞ ｅ ｔ
ｃｏ ｎ ｙ
—
ｎ … ｃ ｎ ＜＝ １；ｓ ＜＝’’ ｉｔ ｎ … １； ｗｒ ｅ ＜＝ １；
— ＿ ＿
ｒａ ｎ ｅ ｄ ＜＝’’ａ ｃ ＜＝’。 １； ｔｈ ｌ ０； ＡＤ
—
ＲＷ 信号及 Ｐ Ｇ １ ／ Ａ Ｅ 信号的组合逻辑对 Ｆ Ｇ Ｐ Ａ进行
读／ 写操作 。
２ 系统 组 成
高速数据 采集 系统结 构框 图如 图 １ 所示 。该 系
设计 选用 了 Ｐ Ｌ Ｓ公 司生 产 的 ＩＰ ５ １ ＨＩＰ Ｓ １８ ，完 全符
基于FPGA的高速高精度数据采集系统的研究
冯萍
F P GA
的 离速 离精 度
12 5 1 0 5
数 据 采集系 统 的研 究
李秀 华
辽 宁 工 程 技 术 大 学 电 子 与 信 息工 程 学 院
地 位 … 它 不 需 要 昂贵 的 E D A 设 计 工 具 大 大 降 低 了 设 计 门槛 F P G A 不 仅 可 以 解 决 电 子 系 统 小 型 化 低 功 耗 高 可 靠性 等 问 题 而 且 其 开 发 周 期 短 开 发 软 件投 入 少 芯 片 价格 不 断 降 低 对 于 小 批 量 多 品 种 的
、
一
1 系 统 方案 本 系 统 要 用 三 片 A D C 芯 片拼 接 构成 高速 高 精 度 的 数 据 采 集 系统 要 对 通 道 失 配 误差 进 行 测 量 选 取 合 适 的 正 弦 信 号 做 自测 分 别 计 算 出 系 统 的 误 差 由 F P G A 控 制 系统完 成 时钟芯 片的 配 置 数 据的缓 冲 N i o s II 软 核 的误 差计 算 以 及 后 端 的 校 正 4 2 器 件选 择
， ，
，
。
，
，
。
．
。
、
、
、
。
、
、
、
一
、
，
、
、
延
拈
，
、
、
、
、
。
，
，
，
图
F ig l
．
1
并 行 时 间 交 替采样 系 统结构
o
The
s
truc ture
f
pa
ra
l le l t im
e
i n t e r le
基于FPGA的高速数据采集系统的设计
基于FPGA的高速数据采集系统的设计作者：蒋洪明来源：《电子世界》2013年第12期【摘要】本设计采用了以FPGA作为主控逻辑模块，从而实现了数据的硬件采集。
设计中采用了自顶向下的方法，并将FPGA依据功能划分为几个模块，详细介绍了各个模块的设计方法和功能。
FPGA模块设计采用VHDL语言，在QuartusⅡ中实现了软件的设计和仿真。
整个系统可以实现6路最大工作频率是40kHz的模拟信号的采集和6路内部通信信号以实现自检的功能。
【关键词】FPGA；VHDL；QuartusⅡ；数据采集1.引言传统的数据采集系统，通常采用MCU或DSP作为控制模块，来控制A/D，存储器和其他一些外围电路。
这种方法编程简单，控制灵活，但缺点是控制周期长，速度慢。
特别是当A/D 本身的采样速度比较快时，MCU的慢速极大地限制了A/D高速性能的使用。
MCU的时钟频率较低并且用软件实现数据的采集，软件运行时间在整个采样时间中占的比例很大，使得采样速率较低。
---------随着数据采集对速度性能的要求越来越来高，传统的采集系统的弊端越来越明显[2-3]。
本设计采用FPGA，各模块设计使用VHDL语言，其各进程间是并行的关系。
它有MCU无法比拟的优点。
FPGA的时钟频率高，全部控制逻辑由硬件完成，实现了硬件采样，速度快。
2.系统的总体设计本数据采集系统，采用FPGA+MCU的结构，主控逻辑模块用FPGA来实现，在系统中对A/D器件进行采样控制，起到连接采样电路和MCU的桥梁作用，数据处理、远程通信及液晶显示控制等由MCU来完成。
FPGA把传统的纯粹以单片机软件操作形式的数据采集变成硬件采集[7-8]。
首先用VHDL语言来设计状态机，用MCU来启动状态机，使其控制A/D器件，实现数据采集。
并将采集到的数据存储到FPGA内部的数据缓存区FIFO中。
当FIFO存储已满时，状态机控制FIFO停止数据写入，并通知单片机取走采集数据进行下一步处理。
基于USB+FPGA的四通道数据采集系统设计
ＳＩＯ ＆Ｔ Ｈ００Ｙ ＣＮＥ Ｅ ＮＬＧ Ｅ Ｃ
匿圆
基于 Ｕ ＋ ＧＡ的四通道数据采集 系统设计 Ｂ Ｆ Ｓ Ｐ
郑 文超 宋为真 （ 襄樊 市机 电工 程学校 湖北 襄樊 ４ １ ２ ） ４ １ ０
～ 一 信■信二信二信一 号■号■口 理一 调－调一调二调一 理＿理－理 ｌ 一 ？ 口 了
摘 要： 设计 并实现 了一 种基于Ｆ Ｇ 的四通道数据 采 集 系统 ， 出了系统 设计方 案并对各部 分硬件 电路 进行 了详细介 绍 。 ＰＡ 给 对基 于Ｆ Ｇ 的 ＰＡ 数据 采集 系统 的各 主要功 能模块 设计做 了简要介 绍。 在硬件平 台不变的情 况下 ， 通过改 变软件程序 即实现不 同功能并应 用于不 同的系统 ，
具有较 高的通 用性和 实 用价 值 。 关键 词 ： Ｐ Ｆ ＧＡ 数据采 集 Ｕ Ｂ Ｓ 中图 分 类号 ： Ｐ Ｔ３ 文 献 标 识 码 ： Ａ
文章 编 号 ： ６ ２ ３ ９ （ ０ ｏ ｏ （） ０ ６ 一０ １ ７ — ７ １ ２ １ ） ２ ａ一 ０ ｌ １
外 围 电 路 以 及 ＵＳ 接 口 电路 。 系 统 原 理 ＭＩ 的 Ｌ Ｄ 输 出 ， Ｖ Ｓ Ｂ 其 ｉ ｚ Ｖ Ｓ Ｌ Ｄ 时钟 输 出可选 为 高 框 图如 图 ｌ 示 。 所 达２ ０ Ｈ 的两 通 道Ｃ ０Ｍ ｚ ＭＯ 输 出 。 Ｄ９ ｌ 可 Ｓ Ａ ５６ 设 置 ３ 工 作 模 式 ， 括 外 部 ＶＣ 外 部 种 包 Ｏ、 １ １ 时钟 电路 设计 ． Ａ ５ ６ 一款 集 低 相位 噪 声 时 钟发 生 ＣＬＫ以及 内部 ＶＣＯ。 Ｄ９ １ 是 和 低 抖 动 １ 通 道 时 钟 分 配 功 能 于 一 体 的 时 １ ２ Ａ ４ ． Ｄ采样 电路 钟 分 配 器 。 内部 集 成 １ 整 数 Ｎ分 频 的 频 其 个 ＡＤ９ ３ 是 ＡＤＩ 司 推 出的 一 种 １ 位 、 ２０ 公 ２ 率 合 成 器 、 个 参 考 输 入 端 、 个 压 控 振 荡 器 ２ ０ Ｓ Ｓ 高 速 、 功 耗 Ａ／ ２ １ Ｍ Ｐ 的 ５ 低 Ｄ转 换 器 。 （ Ｏ）可 调 延 迟 线 和 １ 个 时 钟 驱 动 器 ， ＶＣ 、 ４ 还 ＡＤ９ ３ 具 有 片 内基 准 电压 和 跟 踪 和保 持 ， ２０ １ 系统组成 设计 基 于 ＵＳ ＋ Ｐ Ａ的 四 通道 数 据 采 集 系 Ｂ Ｆ Ｇ 包 括Ｌ Ｐ Ｌ、 ＶＤ ； Ｃ Ｖ ＥＣ Ｌ Ｓ￣ ＭＯ 输 出 。 ４ ＂ Ｉ Ｓ １ ４ 输 两 个 并 行 ＬＶＤＳ输 出 模 式 ， 便 更 好 和 以 Ｐ Ａ接 口 ， 双 数 据 速 率（ Ｄ 模 式 能 减 而 Ｄ Ｒ） 统 主要 包 括 了ＡＤ ５ ６ 统 时 钟 产 生 电 路 、 出 通道 分 别 为 ６ （对 ） 钟 可 高达 １６ Ｈｚ Ｆ Ｇ ９ １系 路 ３ 时 ．Ｇ 信 号 调理 电路 、 Ｄ 换 电路 、 Ｐ Ａ及其 的 Ｌ Ｅ 输 出 ￣１路 （对 ） 钟 高 达 ８ ０ 半 所 需 并 行 输 出 数 。 Ａ／ 转 Ｆ Ｇ ＶＰ ＣＬ ： １ ４ ２ 时 Ｏ １３ Ｆ Ｇ ． Ｐ Ａ电路设计 该 设 计 中ＦＰ ＧＡ采 用 的 是 ＡＩＴＥＲＡ公 图 １ 基 于 Ｕ Ｂ Ｐ Ａ的 四通 道数据 采集 系统 Ｓ ＋Ｆ Ｇ 本设 计为 了实现 四通 道数据 采集 ， 采 用 了 两 片 ＡＤＩ 司 生 产 的 模 数 转 换 器 公 ＡＤ９ ３ ￣ － 片ＡＬ ＲＡ公 司生 产 的ＦＰ ２０１ ＴＥ ＧＡ 器 件Ｅ １ ６ 。 样后 数 据 通过 Ｃ ｐ ｅ ｓ 司 Ｐ￥ ０采 ｙ ｒｓ 公 的 Ｕ Ｂ ． 的 集成 微控 制器 ｃ Ｃ ８ １ 完 成 Ｓ ２０ Ｙ７ ６ ０ ３ 数 据 与 Ｐ 机 之 间的 传 输 。 Ｃ
基于FPGA的FTIR光谱仪采集系统的设计
㊀２０２１年㊀第２期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２１㊀Ｎｏ．２㊀基金项目：国家自然科学基金项目（６１８６５００２）；贵州省科技支撑计划项目（ＳＹ［２０１７］２８８１）；贵州大学引进人才项目（２０１６０２）；中央引导地方科技发展专项项目（［２０１７］４００４）收稿日期：２０２０－０９－２６基于ＦＰＧＡ的ＦＴＩＲ光谱仪采集系统的设计贾明俊１，陆安江１，赵㊀麒２，白忠臣１，卢学敏１，袁钱图１（１贵州大学大数据与信息工程学院，贵州贵阳㊀５５００２５；２贵州民族大学机械电子工程学院，贵州贵阳㊀５５００２５）㊀㊀摘要：为了满足人们对于食品药品安全检测快速便携的需要，团队设计一种高速便携，延时低㊁精度高的新型ＦＴＩＲ光谱仪㊂光谱采集系统分为上位机和下位机２部分，系统的上位机软件设计是采用跨平台的Ｃ＋＋图形用户界面应用程序，该框架（ＱＴＣｒｅａｔｏｒ）是由编程实现的，下位机的光电部分采用了ＭＥＭＳ微镜使仪器小型化，而下位机采集部分控制主板使用了ＺＹＢＯ㊂使用了ＤＡＣ驱动动镜移动以及ＡＤＣ用于参考光和样本光数据的同步采集，进而利用多个串口实现了与上位机的完成指令控制以及采集数据传输㊂低波特率串口用于接收上位机控制指令㊂２个高波特率串口发送ＦＩＦＯ缓存的光谱数据㊂经试验验证采集系统的ＡＤＣ㊁ＤＡＣ及ＵＡＲＴ的时序控制满足了高速高效的需求㊂但是在便携上可进一步提高，下一步考虑通过利用Ｌｉｎｕｘ将上位机部分移植ＺＹＢＯ内㊂采集控制设计完全使用了ｖｅｒｉｌｏｇ代码进行了仿真与实测，发挥了ＦＰＧＡ的灵活特性，利用例化法提高了采集速率㊂关键词：ＦＴＩＲ；光谱仪；采集；ＦＰＧＡ；ＡＤＣ；ＤＡＣ；ＵＡＲＴ；ＭＥＭＳ；ＺＹＢＯ中图分类号：ＴＨ７４４㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２１）０２－００４７－０５ＤｅｓｉｇｎｏｆＦＴＩＲＳｐｅｃｔｒｕｍＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄｏｎＦＰＧＡＪＩＡＭｉｎｇ⁃ｊｕｎ１，ＬＵＡｎ⁃ｊｉａｎｇ１，ＺＨＡＯＱｉ２，ＢＡＩＺｈｏｎｇ⁃ｃｈｅｎ１，ＬＵＸｕｅ⁃ｍｉｎ１，ＹＵＡＮＱｉａｎ⁃ｔｕ１（１．ＣｏｌｌｅｇｅｏｆＢｉｇＤａｔａａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＧｕｉｚｈｏｕＵｎｉｖｅｒｓｉｔｙ，Ｇｕｉｙａｎｇ５５００２５，Ｃｈｉｎａ；２．ＣｏｌｌｅｇｅｏｆＭｅｃｈａｎｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇ，ＧｕｉｚｈｏｕＭｉｎｚｕＵｎｉｖｅｒｓｉｔｙ，Ｇｕｉｙａｎｇ５５００２５，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｍｅｅｔｔｈｅｎｅｅｄｓｏｆｐｅｏｐｌｅｆｏｒｆｏｏｄａｎｄｄｒｕｇｓａｆｅｔｙｄｅｔｅｃｔｉｏｎｉｎｆａｓｔａｎｄｐｏｒｔａｂｌｅｗａｙ，ａｎｅｗＦＴＩＲｓｐｅｃ⁃ｔｒｏｍｅｔｅｒｗｉｔｈｈｉｇｈｓｐｅｅｄａｎｄｐｏｒｔａｂｌｅ，ｌｏｗｄｅｌａｙａｎｄｈｉｇｈｐｒｅｃｉｓｉｏｎｗａｓｄｅｓｉｇｎｅｄｂｙｔｈｅｔｅａｍ．Ｓｐｅｃｔｒａｌａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｗａｓｄｉ⁃ｖｉｄｅｄｉｎｔｏｕｐｐｅｒｃｏｍｐｕｔｅｒａｎｄｌｏｗｅｒｃｏｍｐｕｔｅｒ．Ｆｏｒｔｈｅｓｏｆｔｗａｒｅｄｅｓｉｇｎｏｆｔｈｅｕｐｐｅｒｍｏｎｉｔｏｒｏｆｔｈｅｓｙｓｔｅｍ，ｉｔｗａｓｒｅａｌｉｚｅｄｂｙｕｓｉｎｇｔｈｅｃｒｏｓｓ⁃ｐｌａｔｆｏｒｍＣ＋＋ｇｒａｐｈｉｃａｌｕｓｅｒｉｎｔｅｒｆａｃｅａｐｐｌｉｃａｔｉｏｎｆｒａｍｅｗｏｒｋ（ＱＴＣｒｅａｔｏｒ）ｔｏｍａｋｅｐｒｏｇｒａｍｍｉｎｇ．Ｆｏｒｔｈｅｐｈｏｔｏｅｌｅｃｔｒｉｃｐａｒｔｏｆｌｏｗｅｒｕｎｉｔ，ｉｔｕｓｅｄＭＥＭＳｍｉｃｒｏｓｃｏｐｅｓｔｏｍｉｎｉａｔｕｒｉｚｅｔｈｅｉｎｓｔｒｕｍｅｎｔ，ａｎｄａｐａｒｔｏｆｔｈｅｌｏｗｅｒｍｏｎｉｔｏｒａｃｑｕｉｓｉｔｉｏｎｃｏｎｔｒｏｌｂｏａｒｄｔｏｏｋａｄｖａｎｔａｇｅｏｆｔｈｅＺＹＢＯｏｆＸｉｌｉｎｘ．ＤＡＣｄｒｏｖｅｍｏｔｉｏｎｍｉｒｒｏｒｍｏｖｉｎｇａｎｄＡＤＣｗｅｒｅｕｓｅｄｔｏｒｅｆｅｒｔｏｔｈｅｓｙｎｃｈｒｏｎｏｕｓａｃ⁃ｑｕｉｓｉｔｉｏｎｏｆｒｅｆｅｒｅｎｃｅａｎｄｓａｍｐｌｅｌｉｇｈｔｄａｔａ，ｓｏｔｈａｔｍｕｌｔｉｐｌｅｓｅｒｉａｌｐｏｒｔｓｗｅｒｅｕｓｅｄｔｏｃｏｍｐｌｅｔｅｉｎｓｔｒｕｃｔｉｏｎｃｏｎｔｒｏｌａｎｄｄａｔａａｃｑｕｉ⁃ｓｉｔｉｏｎｗｉｔｈｔｈｅｕｐｐｅｒｍｏｎｉｔｏｒ．Ｌｏｗｂａｕｄｒａｔｅｓｅｒｉａｌｐｏｒｔｗａｓｕｓｅｄｔｏｒｅｃｅｉｖｅｃｏｎｔｒｏｌｉｎｓｔｒｕｃｔｉｏｎｓｏｆｕｐｐｅｒｍｏｎｉｔｏｒ．ＴｗｏｈｉｇｈｂａｕｄｒａｔｅｓｍｅｔｔｈｅｄｅｍａｎｄｏｆｈｉｇｈｓｐｅｅｄａｎｄｈｉｇｈｅｆｆｉｃｉｅｎｃｙｂｙｔｅｓｔｉｎｇａｎｄｖｅｒｉｆｙｉｎｇｔｈｅＡＤＣ．ＴｈｅｔｉｍｉｎｇｃｏｎｔｒｏｌｏｆＤＡＣａｎｄＵＡＲＴｍｅｔｔｈｅｒｅｑｕｉｒｅｍｅｎｔｏｆｈｉｇｈｓｐｅｅｄａｎｄｅｆｆｉｃｉｅｎｃｙ．Ｈｏｗｅｖｅｒ，ｉｔｓｐｏｒｔａｂｌｅｆｕｎｃｔｉｏｎｎｅｅｄｓｔｏｂｅｉｍｐｒｏｖｅｄ．Ｆｏｒｔｈｅｎｅｘｔｓｔｅｐ，ｉｔ ｓｃｏｎ⁃ｓｉｄｅｒｅｄｔｈａｔｔｈｅｕｐｐｅｒｃｏｍｐｕｔｅｒｐａｒｔｉｓｔｒａｎｓｐｌａｎｔｅｄｉｎｔｏｔｈｅＺＹＢＯｂｙｕｓｉｎｇｔｈｅＬｉｎｕｘ．Ａｃｑｕｉｓｉｔｉｏｎｏｆｃｏｎｔｒｏｌｄｅｓｉｇｎｍａｄｅｆｕｌｌｕｓｅｏｆｖｅｒｉｌｏｇｃｏｄｅｆｏｒｓｉｍｕｌａｔｉｏｎａｎｄｍｅａｓｕｒｅｍｅｎｔ，ｗｈｉｃｈｅｘｅｒｔｓｔｈｅｆｌｅｘｉｂｌｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｔｈｅＦＰＧＡ，ａｎｄｔｈｅａｃｑｕｉｓｉｔｉｏｎｒａｔｅｗａｓｉｍｐｒｏｖｅｄｂｙｔｈｅｅｘａｍｐｌｅｍｅｔｈｏｄ．Ｋｅｙｗｏｒｄｓ：ＦＴＩＲ；ｓｐｅｃｔｒｏｍｅｔｅｒ；ａｃｑｕｉｓｉｔｉｏｎ；ＦＰＧＡ；ＡＤＣ；ＤＡＣ；ＵＡＲＴ；ＭＥＭＳ；ＺＹＢＯ０㊀引言因为不同物质对于红外光谱的吸收与反射情况不同，近红外光谱分析便成了分析物质的重要方法㊂ＦＴＩＲ光谱仪就是其中重要使用工具之一［１－３］，此类光谱仪广泛用于化工㊁军事㊁农牧业㊁林业㊁环保㊁制药工艺等领域㊂由于传统的光谱仪体积庞大㊁延时高㊁便携性差等缺点［４－８］，无法满足实时在线测试的需求㊂本文研究了一种实时在线的ＦＴＩＲ光谱仪［９－１０］，国内很多光谱仪都是ＣＣＤ光谱采集系统，本文利用ＦＰＧＡ高速㊁高效㊁灵活性强的优势设计了一种硬件描述语言的采集系统［１１－１５］㊂通过使用ＡＤ７９０３将采集的光ＰＤ信号转换为数字量，利用ＤＡＣ８５６８将存入ＲＯＭ的㊀㊀㊀㊀㊀４８㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀预制电压数字量转换为模拟量从而驱动ＭＥＭＳ微镜，最终实现的快速ＦＴＩＲ光谱仪最高分辨率达到了０．０６ｃｍ－１，具有１６位的采样精度与１ＭＳＰＳ的转换速度㊂经验证，基本满足了现场在线测试需求㊂１㊀原理分析如图１所示，本次设计的干涉仪基于迈克尔逊干涉仪原理，采用分波阵面法产生干涉信号，图中虚线表示动镜移动时的位置，整个系统由动镜㊁定镜㊁窄带光源㊁分束器以及探测器构成㊂动镜与定镜相互垂直且到分束器初始距离相同，且分束器与动镜和定镜分别构成４５ʎ夹角㊂整个工作过程由光源发出入射光，入射光经过分束器，一半的入射光反射到定镜上再经过定镜全反射回分束器经透射到达光电探测器，于此同时，另一半的入射光经过透射到达ＭＥＭＳ动镜，由于动镜的移动而产生光程差，这样就会导致经过动镜全反射的光再经过分束器反射后汇聚在探测器时产生干涉，探测器将干涉信号采集下来㊂动镜的移动距离决定着干涉仪的性能㊂理想情况下，动镜的移动距离是匀速变化的，但是ＭＥＭＳ电热式微镜在不同电压情况下其弯曲度不是理想的线性，因此会导致附加谱线㊂因此本次设计的光谱仪通过增加同步采集参考光，经过ＣＰＵ利用Ｂａｕｌｔ方法最终提高采样精度㊂图１㊀干涉仪框图２㊀模块设计如图２所示，整个系统由２部分组成，分别是上位机跨平台的Ｃ＋＋图形用户界面应用程序，该框架（ＱＴＣｒｅａｔｏｒ）通过编程形成，主要功能是对下位机输送操作指令㊁对于发回的光谱数字数据进行分析并绘制光谱图㊂下位机部分有３个细分模块，第一部分是光电生成部分，系统有２路光源，分别是参考光源和样本光源，它们通过迈克尔逊干涉原理的干涉仪产生等光程差的相干干涉；由此产生的不同光强同步转换为数字量㊂第二部分由硬件底层采集电路组成，主要完成Ｉ／Ｖ转换㊁放大㊁滤波得到稳定的数据信号㊂第三部分是ＦＰＧＡ控制处理部分，用于实现对ＡＤＣ㊁ＤＡＣ㊁ＲＳ２３２的时序控制，设计出符合器件技术手册要求的ｖｅｒｉｌｏｇ时序代码，最后要将每个模块整合在一个ｔｏｐ文件下，所有时序都按要求的方式运行㊂最终通过引脚绑定至ＥＭＩＯ引出㊂最后整个系统密切配合完成光谱绘制㊂图２㊀光谱仪系统３㊀模块设计３．１㊀ＤＡＣ光谱仪分辨率可以表示一个仪器的分辨能力，对于波长为ａ１和ａ２的２个单色光，定义Δａ＝ａ１－ａ２为分辨率㊂在最大光程差ｌ处，ａ１，ａ２分别有ｎ和ｎ＋１个余弦波，定义动镜最远位移为ｌ，则有：２ｌ＝ｎ／ａ１＝（ｎ＋１）／ａ２（１）Δａ＝ａ１－ａ２（２）Δａ＝１２ｌ（３）不难得出，动镜的移动距离决定着光谱仪的分辨率，设置多分辨率的光谱仪，就需要不同最大光程差移动距离，本系统的光程差有０．０３３㊁０．０１５㊁０．０２４ｃｍ，所以驱动ＭＥＭＳ微镜就需要给出不同的电压㊂分别对应８㊁４㊁６Ｖ，这是由ＭＥＭＳ微镜移动与电压关系决定的，而且由于驱动速度不同直接影响着光谱仪动镜加速度，所以驱动频率应在建议频率之下㊂为此设置了１－２－５Ｈｚ的频率以验证最好效果㊂为了满足多通道㊁高精度㊁低延时的要求㊂选用了ＤＡＣ８５６８器件，ＤＡＣ８５６８具有８个通道㊁１６位精度㊂满足了本采集系统驱动设计需求㊂设计ＭＥＭＳ四通道等距移动即可㊂ＤＡＣ控制时序相对复杂㊂对于参考电压外接口，如果不使用就需要接电容后再接地滤波㊂ＤＡＣ８５６８的使用需要一些指令的输入，首先是将器件复位，设计选用所有通道复位到０㊂接着把ｌＤＡＣ加载引脚设置为无效㊂因为使用同步加载模式不需要加载控制㊂接下来就是ｐｏｗｅｒｏｎ步骤了，这里有２点须注意，一个就是选择ＦｌｅｘｉｂｌｅＭｏｄｅ，因为ＳｔａｔｉｃＭｏｄｅ会不断关闭内㊀㊀㊀㊀㊀第２期贾明俊等：基于ＦＰＧＡ的ＦＴＩＲ光谱仪采集系统的设计４９㊀㊀部参考，还有一个就是使用稳定的内部参考，故此选择０９０Ａ操作语句㊂在这种语句控制下，器件一直使用内部参考电压并且无需反复重启㊂最后一个语句是所有寄存器写０，输入所有指令后ＤＡＣ８５６８与普通ＤＡＣ工作方式相同，控制命令如图３定位流程㊂再通过技术手册得知主要问题在于同步脚ＳＹＮＣ何时拉高拉低和３２个ｓｃｌｋ给入㊂Ｃｌｒ直接拉高即可㊂图３㊀指令图３．２㊀ＡＤＣＡＤＣ采集数据的频率需要根据所采信号的最大频率设定，根据奈奎斯特采样定理，采样频率应该为被采频率的２倍以上，而我们一般习惯使用过采样㊂所以需要计算被采信号的最高频率ｆｍａｘ㊂根据本次设计的光谱探测范围为９００ ２６００ｎｍ，则相应的波数υ为：１／２６００ １／９００ｎｍ－１㊂根据最大移动距离Ｌ值为０．０３３ｃｍ，完成一次扫描的时间（Ｔ）在最快驱动频率５Ｈｚ情况下为０．２ｓ㊂设速度为ｖ，根据式（４）：ｆｍａｘ＝２υｖ＝２υＬＴ（４）得到最大信号频率为３．６ｋＨｚ，据此综合考虑选择了ＤＡＣ８５６８型号的ＡＤＣ器件㊂该器件具有１６位的高精度双通道模拟输入㊁吞吐速率为１ＭＳＰＳ㊁支持轨到轨的转换㊂查看技术手册，选用了符合要求的四线同步采样模式（ＣＳ模式），根据设计要求，主机通过一个片选ＣＯＮＶＥＲＴ和同一个时钟ＳＣＬＫ同时控制２个从机工作实现同步采集㊂通常所有的ＡＤＣ时序设计都是围绕技术手册进行的，第一步看ｓｃｌｋ，查看得知ｓｃｌｋ最小周期为１１．５ １６ｎｓ，但是一般选用典型时钟速率，故而选用５０ＭＨｚ时钟作为串行时钟㊂接着看ＣＮＶ，设计主要关注何时拉低拉高，同时要明确这是一个先转换后采集的过程，另外要关注保持建立时间㊂最后，ＡＤ７９０３也和大部分器件一样，下降沿数据逐渐输入，所以上升沿串行取出㊂最终利用ｖｉｖａｄｏ编写的主体代码如图４所示㊂３．３㊀ＵＡＲＴ及数据缓存设计选用了ＣＰ２１０１串口并设置４６０８００的最大图４㊀代码图波特率传输机制㊂数据采集和数据控制字宽度不一样，所以对于ＵＡＲＴ做了不同的处理，对于下位机接收ＵＡＲＴ采用普通的ＵＡＲＴ机制，１０ｂｉｔ数据，包括１个起始㊁１个结束和８ｂｉｔ数据㊂ＵＡＲＴ＿ｒｘ时刻保持等待状态，等着上位机指令㊂只要上位机有指令发出，则立刻分析㊂对于采集的数据，下位机ＵＡＲＴ＿ｔｘ采用了１６位发送方式并且例化了２个发送ｔｘ，这样做有助于提高传输速率，ＡＤＣ的数据是１６位的，所以设计１６位发送更有利于理解㊂这样做也发挥了ＦＰＧＡ灵活多变的特点㊂在数据缓冲时，利用了比较常用的ＦＩＦＯ，ＦＩＦＯ深度很大，达到１００００ｂｉｔ，之所以这样做是因为串口相对于采集的吞吐率过大，所以１ｓ内数据也需要大的缓存空间，在ＦＩＦＯ设计中最重要的是关注读写使能的设置，ＦＩＦＯ的写使能选用Ａ／Ｄ采集的ｄａｔａｒｅａｄｙ，保障了写入数据的可靠，读使能选用ｔｘ＿ｂｕｓｙ，保证了发送的有序㊂ＦＩＦＯ的空ｅｍｐｔｙ也作为ｔｘ的数据有效标识，保证了ｔｘ不传输空数据和无效数据㊂４㊀系统仿真对于整个系统的设计，遵循着自顶向下的设计方式，即首先给出设计方案整体架构，然后依据需求将系统各部分模块化，每个接口放在顶层，每个模块单独设计好，设计出满足需要的模块小单元㊂正是基于这样的原因，必须在仿真时先对模块测试是否符合需求，然后再对整体仿真，对每个用例都要测试㊂保证系统的可靠性㊂㊀㊀㊀㊀㊀５０㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀４．１㊀ＡＤＣ仿真对于ＡＤＣ测试代码，需要给出的激励有时钟ａｄ＿ｓｃｌｋ和输入的数字数据ａｄ＿ｓｄｏ１（２）以及启动信号ａｄ＿ｓｔａｒｔ㊂经过查看仿真图５可以看出，在时钟与信号有效时，Ａ／Ｄ数据转换并没有立即开始，直到ａｄ＿ｓｔａｒｔ启动后，数据采集才开始，片选ａｄ＿ｃｎｖ拉高㊁采集过程循环进行，ａｄ＿ｄａｔａ也输出了寄存的数值，得出结论满足时序要求㊂图５㊀ＡＤＣ仿真时序４．２㊀ＤＡＣ仿真ＤＡＣ时序首先必须有时钟ｃｌｋ㊁复位ｒｓｔ以及启动ｄａ＿ｓｔａｒｔ指令㊂查看仿真图６可以看到，在ｒｓｔ无效㊁ｃｌｋ有效时，ＤＡＣ并没有立即输出信码Ｄｉｎ，这是因为ｄａ＿ｓｔａｒｔ没有启动，时序仿真在启动ｓｔａｒｔ有效后立即进入工作状态㊂在启动信号有效时，持续进行信码输出㊂图６㊀ＤＡＣ仿真时序４．３㊀系统仿真对于ＵＡＲＴ串口没有单独测试㊂把它作为系统代码测试的一部分进行了综合仿真㊂在系统仿真图７中，仿真了上位机发送代码ｓｅｎｄｄａｔａ为８ｈ１０指令，即ＡＤＣ㊁ＤＡＣ同时工作，可以从图７看到ｒｘｄ拉低发生了接收，最后可以看到寄存器ｒｘ＿ｄａｔａ成功接收了８ｈ１０㊂可见指令正确接收㊂紧接着系统在得到ｒｘ＿ｄａｔａ的信息码后，ＡＤＣ和ＤＡＣ的ｓｔａｒｔ都拉高启动㊂ＡＤＣ和ＤＡＣ随后都进入工作模式㊂在数据有效后采集数据通过２个ＵＡＲＴ发送到发送线ｔｘｄ１和ｔｘｄ２㊂最终得出时序仿真符合要求㊂５㊀实际测试本次设计主要测试有ＤＡＣ驱动测试㊁ＡＤＣ采集测试㊂主要用到仪器有ＧＤＳ－２２０４Ａ（２００ＭＨｚ）㊁小型ＭＥＭＳ干涉仪㊁１３１０ｎｍ的近红外作为参考光源㊁ＣＰＵ主机㊂整体布局图如图８所示，示波器主要为了观察ＡＤＣ采集输入信号与ＤＡＣ的输出信号，首先测试图７㊀采集系统仿真时序ＦＰＧＡ输出电压数据与频率是否符合要求，图９是１Ｈｚ与６．６Ｖ的测试结果，可以看出三角波十分标准㊂验证了驱动没有问题，下一步就可以进行采集设置了，首先利用信号发生器产生一个三角波，然后利用ＭＡＴＬＡＢ将串口发回数据绘制出来，结果如图１０所示，虽然有少许毛刺，但是经计算是输入的２０ｋＨｚ三角波，最后在ＡＤＣ和ＤＡＣ都符合要求时，进行系统连接，最终采集的光谱信号如图１１所示，可以看出水和空气的光谱具有明显的特征差别㊂最终得出，光谱仪采集部分结果基本符合设计要求，后期进一步的光谱数据处理交由ＣＰＵ部分处理㊂图８㊀布局图图９㊀驱动电压图１０㊀采集三角波㊀㊀㊀㊀㊀第２期贾明俊等：基于ＦＰＧＡ的ＦＴＩＲ光谱仪采集系统的设计５１㊀㊀图１１㊀水和空气采集的相对强度图６㊀结论与不足设计的基于ＦＰＧＡ的光谱采集系统，经仿真论证设计满足要求，并且改变了多数利用ＡＲＭ设计驱动底层器件的现状，为广大科研人员提供了一个更为可靠的路线㊂与此同时，采用ＦＰＧＡ设计整个下位机系统，不仅缩短了开发周期，而且节约了成本㊂利用ＦＰＧＡ开发的系统不仅更加高速高效灵活，而且便携升级换代也可以发挥技术沉淀的优势㊂但是整套系统还可以进一步提高，集成度也可进一步优化㊂在下一步设计中，从ＡＲＭ与ＦＰＧＡ结合的角度出发，开发更加小型化的设备㊂参考文献：［１］㊀王国龙，高少华，朱胜杰，等．基于开路式傅里叶变换红外光谱仪现场实测法的污水处理单元ＶＯＣｓ排放核算研究［Ｊ］．环境科学学报，２０２０，４０（３）：８６５－８７０．［２］㊀李忠兵，许贤泽，乐意，等．ＦＴＩＲ光谱仪中基于定镜调整的动镜运动控制研究［Ｊ］．光谱学与光谱分析，２０１２（８）：２８１－２８４．［３］㊀李妍，李胜，高闽光，等．ＦＴＩＲ光谱仪中傅里叶插值采样方法的研究［Ｊ］．红外与激光工程，２０１８，２７９（１）：２７６－２８１．［４］㊀ＧＥＩＳＳＥＬＨ，ＷＩＮＦＩＥＬＤＪＳ，ＢＥＲＧＧＰＡ，ｅｔａｌ．Ｄｉｓｐｅｒｓｉｏｎ⁃ｍａｔｃｈｅｄｓｐｅｃｔｒｏｍｅｔｅｒｉｎｔｈｅｌｏｗ⁃ｅｎｅｒｇｙｂｒａｎｃｈｏｆｔｈｅＳｕｐｅｒ⁃ＦＲＳｆｏｒｈｉｇｈ⁃ｒｅｓｏｌｕｔｉｏｎｍｅａｓｕｒｅｍｅｎｔｓｗｉｔｈｌａｒｇｅ⁃ｅｍｉｔｔａｎｃｅｒｅｌａｔｉｖｉｓｔｉｃｆｒａｇｍｅｎｔｂｅａｍｓ［Ｊ］．ＮｕｃｌｅａｒＩｎｓｔｒｕｍｅｎｔｓ＆ＭｅｔｈｏｄｓｉｎＰｈｙｓｉｃｓＲｅｓｅａｒｃｈ．Ｂ，ＢｅａｍＩｎｔｅｒａｃｔｉｏｎｓｗｉｔｈＭａｔｅ⁃ｒｉａｌｓａｎｄＡｔｏｍｓ，Ｂ，２０１３，３１７：１０．１０１６／ｊ．ｉｍｂ．２０１３．０７．０６４．［５］㊀ＹＵＸＩＮＭ，ＹＡＮＧＰ，ＸＵＡＮＬ，ｅｔａｌ．Ｈｉｇｈ⁃ｐｒｅｃｉｓｉｏｎｄｉｇｉｔａｌｄｒｏｐｌｅｔｐｉｐｅｔｔｉｎｇｅｎａｂｌｅｄｂｙａｐｌｕｇ⁃ａｎｄ⁃ｐｌａｙｍｉｃｒｏｆｌｕｉｄｉｃｐｉ⁃ｐｅｔｔｉｎｇｃｈｉｐ［Ｊ］．ＬａｂｏｎａＣｈｉｐ，２０１８，１０：１０３９［６］㊀ＭＩＬＨＯＮＥＪ，ＦＬＡＮＡＧＡＮＫ，ＮＯＲＮＢＥＲＧＭＤ，ｅｔａｌ．Ａｓｐｅｃｔｒｏｍｅｔｅｒｆｏｒｈｉｇｈ⁃ｐｒｅｃｉｓｉｏｎｉｏｎｔｅｍｐｅｒａｔｕｒｅａｎｄｖｅｌｏｃｉｔｙｍｅａｓｕｒｅｍｅｎｔｓｉｎｌｏｗ⁃ｔｅｍｐｅｒａｔｕｒｅｐｌａｓｍａｓ［Ｊ］．ＲｅｖｉｅｗｏｆＳｃｉ⁃ｅｎｔｉｆｉｃＩｎｓｔｒｕｍｅｎｔｓ，２０１９，９０（６）：０６３５０２．［７］㊀ＢＡＢＵＮＴＳＲＡ，ＢＡＤＡＬＹＡＮＡＧ，ＧＵＲＩＮＡＳ，ｅｔａｌ．Ｃａｐａ⁃ｂｉｌｉｔｉｅｓｏｆｃｏｍｐａｃｔｈｉｇｈ⁃ｆｒｅｑｕｅｎｃｙＥＰＲ／ＥＳＥ／ＯＤＭＲｓｐｅｃ⁃ｔｒｏｍｅｔｅｒｓｂａｓｅｄｏｎａｓｅｒｉｅｓｏｆｍｉｃｒｏｗａｖｅｂｒｉｄｇｅｓａｎｄａｃｒｙｏ⁃ｇｅｎ⁃ｆｒｅｅｍａｇｎｅｔｏ⁃ｏｐｔｉｃａｌｃｒｙｏｓｔａｔ［Ｊ］．ＡｐｐｌｉｅｄＭａｇｎｅｔｉｃＲｅｓ⁃ｏｎａｎｃｅ，２０２０，５１：１０．１００７／ｓ００７２３－０２０－０１２３５－９．［８］㊀ＧＺＡＵＫＵＵＪＬＺ，ＡＯＵＡＤＩＢ，ＭÁＴＹÁＳＬＵＫÁＣＳ，ｅｔａｌ．Ｄｅｔｅｃ⁃ｔｉｎｇｌｏｗｃｏｎｃｅｎｔｒａｔｉｏｎｓｏｆｎｉｔｒｏｇｅｎ⁃ｂａｓｅｄａｄｕｌｔｅｒａｎｔｓｉｎｗｈｅｙｐｒｏｔｅｉｎｐｏｗｄｅｒｕｓｉｎｇｂｅｎｃｈｔｏｐａｎｄｈａｎｄｈｅｌｄＮＩＲｓｐｅｃｔｒｏｍｅｔｅｒｓａｎｄｔｈｅｆｅａｓｉｂｉｌｉｔｙｏｆｓｃａｎｎｉｎｇｔｈｒｏｕｇｈｐｌａｓｔｉｃＢａｇ［Ｊ］．Ｍｏｌｅｃｕｌｅｓ，２０２０，２５（１１）：１０．３３９０／ｍｏｌｅｃｕｌｅｓ２５１１２５２２．［９］㊀ＫＲＩＳＴＥＮＳＥＮＧＨ，ＫＬＡＵＳＥＮＭＭ，ＨＡＮＳＥＮＶＡ，ｅｔａｌ．Ｏｎ⁃ｌｉｎｅｍｏｎｉｔｏｒｉｎｇｏｆｔｈｅｄｙｎａｍｉｃｓｏｆｔｒｉｈａｌｏｍｅｔｈａｎｅｃｏｎ⁃ｃｅｎｔｒａｔｉｏｎｓｉｎａｗａｒｍｐｕｂｌｉｃｓｗｉｍｍｉｎｇｐｏｏｌｕｓｉｎｇａｎｕｎｓｕ⁃ｐｅｒｖｉｓｅｄｍｅｍｂｒａｎｅｉｎｌｅｔｍａｓｓｓｐｅｃｔｒｏｍｅｔｒｙｓｙｓｔｅｍｗｉｔｈｏｆｆ⁃ｓｉｔｅｒｅａｌ⁃ｔｉｍｅｓｕｒｖｅｉｌｌａｎｃｅ［Ｊ］．ＲａｐｉｄＣｏｍｍｕｎｉｃａｔｉｏｎｓｉｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ，２０１０，２４（１）：３０－３４．［１０］㊀ＺＨＥＮＧＢＷ，ＺＨＡＮＧＷ，ＷＵＴＹ，ｅｔａｌ．Ｄｅｖｅｌｏｐｍｅｎｔｏｆｔｈｅｒｅａｌ⁃ｔｉｍｅｄｏｕｂｌｅ⁃ｒｉｎｇｆｕｓｉｏｎｎｅｕｔｒｏｎｔｉｍｅ⁃ｏｆ⁃ｆｌｉｇｈｔｓｐｅｃ⁃ｔｒｏｍｅｔｅｒｓｙｓｔｅｍａｔＨＬ－２Ｍ［Ｊ］．ＮｕｃｌｅａｒＳｃｉｅｎｃｅａｎｄＴｅｃｈ⁃ｎｉｑｕｅｓ，２０１９，３０（１２）：１７５．［１１］㊀ＴÜＲＫ，ＭＵＳＴＡＦＡ，ＴＵＮＣＥＲ，ｅｔａｌ．Ｓａｈａｄａｐｒｏｇｒａｍｌａｎａｂｉｌｉｒｋａｐｄｉｚｉｌｅｒｉｋｕｌｌａｎｌａｒａｋｋｉｋａｎａｌｌｄａｒｂｅｇｅｎｉｌｉｋｍｏｄüｌａｓｙｏｎｌｕｓｉｎｙａｌｌｅｒｉｎｒｅｔｉｍｉ：ｂｉｒＨ－Ｋｐｒüｄｎüｔüｒüｃü．（Ｔｕｒｋｉｓｈ）．［Ｊ］．ＦｉｒａｔＵｎｉｖｅｒｓｉｔｙＪｏｕｒｎａｌｏｆＥｎｇｉｎｅｅｒｉｎｇ，２００９，２１（２）：１３３－１４０．［１２］㊀ＺＥＮＧＨ，ＣＨＥＮＲ，ＺＨＡＮＧＣ，ｅｔａｌ．［ＡＣＭＰｒｅｓｓｔｈｅ２０１８ＡＣＭ／ＳＩＧＤＡＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍ⁃Ｍｏｎｔｅｒｅｙ，ＣＡＬＩ⁃ＦＯＲＮＩＡ，ＵＳＡ（２０１８．０２．２５－２０１８．０２．２７）］Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ２０１８ＡＣＭ／ＳＩＧＤＡＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍｏｎＦｉｅｌｄ⁃ＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙｓ⁃ＦＰＧＡ＼ᵡ１８－ＡＦｒａｍｅｗｏｒｋｆｏｒＧｅｎｅｒａｔｉｎｇＨｉｇｈＴｈｒｏｕｇｈｐｕｔＣＮＮＩｍｐｌｅｍｅｎｔａｔｉｏｎｓｏｎＦＰ⁃ＧＡｓ［Ｃ］／／Ａｃｍ／ｓｉｇｄａＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉｕｍ．ＡＣＭ，２０１８：１１７－１２６．［１３］㊀ＤＵＤ，ＸＵＸ，ＹＡＭＡＺＡＫＩＫ．Ａｓｔｕｄｙｏｎｔｈｅｇｅｎｅｒａｔｉｏｎｏｆｓｉｌｉｃｏｎ⁃ｂａｓｅｄｈａｒｄｗａｒｅＰｌｃｂｙｍｅａｎｓｏｆｔｈｅｄｉｒｅｃｔｃｏｎｖｅｒｓｉｏｎｏｆｔｈｅｌａｄｄｅｒｄｉａｇｒａｍｔｏｃｉｒｃｕｉｔｄｅｓｉｇｎｌａｎｇｕａｇｅ［Ｊ］．ＩｎｔｅｒｎａｔｉｏｎａｌＪｏｕｒｎａｌｏｆＡｄｖａｎｃｅｄＭａｎｕｆａｃｔｕｒｉｎｇＴｅｃｈ⁃ｎｏｌｏｇｙ，２０１０，４９（５－８）：６１５－６２６．［１４］㊀ＬＡＮＤＭＡＮＮＣ，ＫＡＬＬＲ．Ｇｒａｐｈｉｃａｌｈａｒｄｗａｒｅｄｅｓｃｒｉｐｔｉｏｎａｓａｈｉｇｈ⁃ｌｅｖｅｌｄｅｓｉｇｎｅｎｔｒｙｍｅｔｈｏｄｆｏｒＦＰＧＡ⁃ｂａｓｅｄｄａｔａａｃ⁃ｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｓ［Ｊ］．ＫｅｙＥｎｇｉｎｅｅｒｉｎｇＭａｔｅｒｉａｌｓ，２０１４，６１３：２９６－３０６．［１５］㊀ＣＨＯＩＤＧ，ＫＩＭＭＨ，ＪＥＯＮＧＪＨ，ｅｔａｌ．ＡｎＦＰＧＡｌｍｐｌｅ⁃ｍｅｎｔａｔｉｏｎｏｆｈｉｇｈ⁃ｓｐｅｅｄｆｌｅｘｉｂｌｅ２７－Ｍｂｐｓ８－ｓｔａｔｅＴｕｒｂｏｄｅ⁃ｃｏｄｅｒ［Ｊ］．ＥｔｒｉＪｏｕｒｎａｌ，２００７，２９（３）：３６３－３７０．作者简介：贾明俊（１９９５ ），硕士研究生，主要研究ＦＰＧＡ应用及嵌入式开发㊂Ｅ⁃ｍａｉｌ：５２８１９４６２１＠ｑｑ．ｃｏｍ陆安江（１９７８ ），副教授，博士，现主要从事光电子技术应用方面的研究㊂Ｅ⁃ｍａｉｌ：３９１４６５６５＠ｑｑ．ｃｏｍ。