计算机组成原理实验报告

计算机组成原理实验报告

姓名：

专业：计算机科学与技术

学号：

计算机组成原理实验（一）

实验题目：时标系统的设置和组合 成绩：

一、实验目的

1、了解时标系统的作用

2、会设计、组装简单的时标发生器 二、实验内容

参照时标系统的设计方法，用组合逻辑方法设计一个简单的节拍脉冲发生器，产生图1-6所示的节拍脉冲，并用单脉冲验证设计的正确性。在实验报告中画出完整电路，写出1W 、0W 和1N 的表达式。

图1-6 简单的节拍脉冲发生器一周期的波形

设计提示：

1、由波形图求出节拍脉冲1W 和0W 的表达式，进而组合成1N 的表达式。

2、注意节拍电平1T 和0T 的翻转时刻应在0M 下降沿与M 的上升沿同时出现的时刻。

3、注意D 触发器的触发翻转要求。 三、实验仪器及器材

1、计算机组成原理实验台和+5V 直流稳压电源

2、集成电路由附录A “集成电路清单”内选用 四、实验电路原理（实验电路原理图）

时标系统主要由时钟脉冲发生器、启停电路和节拍脉冲发生器三部分组成成，结构如图1-1所示。

图1-1 时标系统组成

1、时钟脉冲发生器

主要由振荡电路、分频电路组成，其作用是产生一定频率的时钟脉冲，作为计算机中基

准时钟信号。如图1-2所示。

图1-2 时钟脉冲发生器组成

2、启停电路

计算机是靠非常严格的节拍脉冲，按时间的先后次序一步一步地控制各部件工作的，所以，机器启停的标志是有无节拍脉冲，而控制节拍脉冲按一定的时序发生和停止，不能简单地用电源开关来实现。如图1-3所示。

图1-3 简单的启停电路

为了使机器可靠地工作，要求启停电路在机器启动或停机时，保证每次从规定的第一个脉冲开始启动，到最后一个脉冲结束才停机，并且必须保证第一个和最后一个脉冲的波形完整。如图1-4所示。

图1-4 利用维持阻塞原理的启停电路

3、节拍脉冲发生器

节拍脉冲发生器的作用是产生一序列的节拍电平和工作脉冲。节拍电平是保证计算机微

操作的时序性，工作脉冲是各寄存器数据的打入脉冲。本课程整机实验中一个周期的节拍脉冲波形如图1-5所示。其中的工作脉冲1m ～8m ，由节拍电平1Q ～4Q 与时钟脉冲m 按组合逻辑的方法组合得到，表达见图1-5中右侧列表所示。

图1-5 一个周期的工作脉冲波形

五、实验步骤

按照实验内容设计并连接电路，输入脉冲信号，观察灯的亮灭情况，并用单脉冲进行检验。 六、实验内容记录（数据、图表、波形、程序设计等）

实验电路如图：

输入脉冲后，三个指示灯按规则亮灭。 W1=T 1×M 0×M W2=T0×M0×M

N1=W1+W2

真值表为：

M L1（W1）L2（W2）L3（N1）

0 0 0 0

1 0 0 0

0 0 0 0

1 0 0 0

0 0 0 0

1 0 0 0

0 1 0 1

1 0 0 0

0 0 0 0

1 0 1 1

0 0 0 0

1 0 0 0

0 1 0 1

1 0 0 0

0 0 0 0

1 0 0 0

七、实验结果分析、实验小结

实验成功的产生了要求的信号。

第一次做计组实验，对器械不熟悉，做起来耗时较长，以后要多加练习。

计算机组成原理实验（二）

实验题目：总线传输技术 成绩：

一、实验目的

1、了解总线的工作原理

2、掌握总线的传送技术

3、熟悉建立总线的器件特性 二、实验内容

1、根据图2-2所示的实验方案，如果要通过“输出显示”观察到“RAM 地址寄存器（AR ）”中的数据，请选用适当元器件设计实现。画出实验电路逻辑图，并组装成电路。

2、在设计的电路上实现下列手动单功能操作，并写出操作步骤： （1）开关数据 → 输出显示；

（2）开关数据 → RAM 地址寄存器（AR ）； （3）RAM 地址寄存器（AR ）→输出显示； 设计提示：

用不同的开关控制各个寄存器，并用不同的脉冲对寄存器实现数据打入。 三、实验仪器及器材

1、计算机组成原理实验台和＋5V 直流稳压电源

2、74LS244、74LS273

四、实验电路原理（实验电路原理图）

计算机全部工作过程，可以看成是信息的传送和加工过程；信息传送在机器内部是极为频繁的，为减少机器中的信息传输线、节省器件，提高传送能力及可靠性，采用总线方法是必不可少的，建立总线的基本原则是①互斥性：挂总线的各总线驱动器（发送端）必须具有分时操作的可能性，不允许在同一总线上同时有两个发送源发送信息。②一致性：同一总线中所用挂总线的器件类型要一致；通常用做总线的器件有两种：OC 门和三态门，前者负载能力较小，只能用于小规模的传送应用中；而三态门是目前应用较多的总线传送器件。在这类型件中，最常见的有74LS244、74LS245，另外如74LS373、INTEL8212等器件也都可直接与总线相连。

下面介绍一种总线实验方案，如图2-1所示：

图2-1 总线传送技术实验框图（例）

上图所示为一个小型总线传送系统，共有五个部件在同一总线上，其中A 、C 为总线的发送部件，D 、E 接收部件，B 部件可双向传送，既可作发送端，也可作接受端。因此在同一总线上共挂上三个传送源，但在同一时间只允许传送一个发送端发送的信息，例如0t 时可以A →B 、D 、E ，1t 时可传送从C →D 、E 、B 。但绝不能在同一时刻，例如2t 时，同时作A →D 、B →E 的信息传送，也就是说建立总线必须遵循互斥性原则。在此本实验中A 、B 、C 、D 、E 均采用三态传输器件。因此上图的总线设想可转化为图2-2所示的实现方案。

从图中可看出，地址信息及数据信息都是通过同一组数据开关经三态传输门挂上总线，

再发送相应的部件的。要区分送入总线的信息是地址还是数据，可以通过对操作时序的控制来实现，本实验由于地址值及内容数据都是通过数据开关人工加载的，因此区分总线上的地址和数据信息也就是人为地操作总线上的某些芯片，打入或读出信息。

图2-2 总线传送技术实验方案（例）

1、八三态驱动门74LS244

内部功能结构见图2-3所示，每芯片装两组。

图2-3 74LS244内部功能结构

2、八D 触发器74LS273

内部功能结构如图2-4所示。

图2-4 74LS273内部功能结构

五、实验步骤

按照实验内容设计并连接电路，

1、Bus K >>置零，从D3D2D1D0端输入要储存的数据，A1从0置1.，A2置零。观察输出结果。

2、A2置一，Bus K >>、A1、Bus R >>置零，输入端输入数据。

3、Bus K >>置一，Bus R >>、A2置零，A1从0置1，输出端输出数据。

六、实验内容记录（数据、图表、波形、程序设计等）实验电路如图：

七、实验结果分析、实验小结

按步骤操作后，输出与输入相吻合。

计算机组成原理实验（三）

实验题目：RAM存贮器成绩：

一、实验目的

1、了解半导体静态存贮器

2、掌握RAM存贮器的读写操作

二、实验内容

完成下列设计任务，画出电路逻辑设计图，并写出对存贮器单个地址的读、写操作过程：设计一个容量为256×4 bit的存贮器并完成单个存贮单元的读写操作，选5个不连续的存贮单元地址操作。

设计提示：

用一片74LS273作为存贮器的地址寄存器，可再用一片同样的芯片作为存贮器数据输出缓冲器，只用其中的4位即可。

三、实验仪器及器材

1、计算机组成原理实验台和＋5V直流稳压电源

2、74LS244、M2114、74LS273

四、实验电路原理（实验电路原理图）

1、M2114内部功能结构

M2114由以下几个部分组成，如图3-1所示：

图3-1 M2114 SRAM器件的内部逻辑及引脚图

（1）存贮体——它是一个32行×32列×4bit的存贮器阵列，用以寄存信息代码。

（2）译码器——采用X-Y矩阵译码，因此它分为行译码和列译码两部份，分别对行、列地址进行译码。

（3）读写电路——把代码信号从存贮体中读出并放大，使与TTL相兼容，而写电路把代码写入存贮体。

（4）控制器——接收读、写命令，并发出控制，以接收或发送其数据信息，

（5）三态输入输出缓冲器——由控制线控制，以接收或发送其数据信息。

2、M2114的读操作：

（1）把所送单元的地址送到地址输入端0A ～9A 。 （2）把读写控制电平WE 置“1”，即1WE =。

（3）置片选控端0CS =。

（4）经一定的延迟后，从1I O ～4I O 上获得所要的数据。

3、M2114的写操作：

（1）把要写入单元的地址送到地址线0A ～9A 。 （2）置0WE =。

（3）把要存入的数据置在数据线1I O ～4I O 上。

（4）置片选0CS =，则经一定延时后，数据就被写入指定的存贮单元中。

4、M2114器件应用举例 （1）RAM 的字长扩展

一片M2114器件的单元数为1k （1024），每个单元的字长为4位，若需要字长为8位或16位的SRAM 存贮器，就要用2片或4片器件组合而成。这种扩展方法只需把两片或四片器件对应的地址线0A ～9A ，CS 、WE 等信号并联即可，它们的数据线加在一起就可组成一个8位或16位的SRAM 存贮器。同理，可以很方便地把字长扩展到4×N 位，其中N 为M2114器件数。

图3-2所示为1k×8位的SRAM 逻辑图。 （2）RAM 的容量扩展

一片M2114的地址线有10根0A ～9A ，故其最大容量为1021024=即1k ，现若希望SRAM 的容量为4k ，其构成的方法如下：

A 、4k 共需12根地址线，即0A ～11A ，因为12240964k ==，共需要4片M2114。

B 、由于M2114仅有0A ～9A 位地址，每片1k ，因此只需把12位地址中的高二位11A ～

10A 经一片2-4线译码器（如74LS139）译成四个状态，分别去控制每一片的CS 端，即可达

到扩充4k 的目的。采用此方法，只需要适当配置译码电路，就可以把SRAM 存贮器的容量以1k 为模任意加以扩充。

图3-2 1k×8位的M2114 五、实验步骤

按照实验内容设计并连接电路，

对单个存贮器地址的写操作如下：

K>>=1，CS=1

1、Bus

K>>=0

2、Bus

3、输入端D3D2D1D0输入地址（0H~15H），打入MAR

4、输入端D3D2D1D0输入数据

5、W/R=0

6、CS=1→0→1

7、返回3，写下一个数据

读操作如下：

K>>=1，CS=1

1、Bus

K>>=0

2、Bus

3、输入端D3D2D1D0输入地址（0H~15H），打入MAR

K>>=1

4、Bus

5、W/R=1

6、CS=1→0

7、输出数据

8、CS=0→1

9、返回2，读下一数据

六、实验内容记录（数据、图表、波形、程序设计等）

实验电路如图：

真值表为： Adress1 Adress2 Adress3 Adress4 Data1 Data2 Data3 Data4 0 0 0 1 1 1 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 1 1 1

1

1

1

七、实验结果分析、实验小结 按步骤操作后，输出与地址相吻合。

计算机组成原理实验（四）

实验题目：总线半导体静态存贮器成绩：

一、实验目的

1、熟悉挂总线的逻辑器件的特性和总线传送的逻辑实现方法

2、掌握半导体静态存贮器的存取方法

二、实验内容

1、根据实验方案框图，调用PC模块，选用适当元器件，画出实验电路逻辑图，并组装成电路。

2、在电路上实现下列手动单功能操作，（控制信息可用电平开关输出电平）。

K→B、A

K→RAM

RAM →Bus

B →A

1

设计提示：

1、利用实验箱中提供的总线接口搭接总线结构，各器件再分别挂到总线上。

2、用一片74LS273作为存贮器的地址寄存器。

3、PC模块可看作一个透明的元件，用来产生连续的存贮器地址，其数据置入端和计数输出端已经在内部挂接到总线上。

三、实验仪器及器材

1、计算机组成原理实验台和+5V直流稳压电源

2、器件由附录A“集成电路清单”内选用

四、实验电路原理（实验电路原理图）

在单总线结构的计算机中，其地址和数据都是通过同一组数据开关及三态传输门挂上总线，发送到相应计算器、地址寄存器或存贮器单元。怎样区分送入总线的信息是地址还是数据，这可通过控制操作的时序来实现。计数器可选用74LS161和74LS244构成可预置计数器，并具有双向传送逻辑功能，即可以从总线上接受信息，也可以发送信息到总线上，而缓冲器及地址寄存器仅是接收总线信息的一个部件。本实验的逻辑电路方案如图4-1所示：

图4-1 总线半导体存贮器实验框图

芯片逻辑图介绍

同步四位计数器74LS161及字长扩展

图4-2 74LS161字长扩展

图4-2中：

D 、C 、B 、A ——输入（D 为高位，A 为低位）

； D Q 、C Q 、B Q 、A Q ——输出（D Q 为高位，A Q 为低位）； PT ——使能（置数或计数为高）

LD ——操作模式（置数低，计数为高）

； CK ——置数或计数脉冲；

n C ——动态进位输出n C =D C B A Q Q Q Q ；

CR ——清除。

五、实验步骤

按照实验内容设计并连接电路， 1、K →B 、A

Bus K >>=1，Bus PC >>=1，CS=1，LD=1 Bus K >>=0，LD=0

输入端D3D2D1D0输入地址（0H~15H ），打入MAR LoadMAR ，LoadPC

Bus K >>=1，LD=1

2、K →RAM

Bus K >>=1，Bus PC >>=1，CS=1，LD=1 Bus K >>=0

输入端D3D2D1D0输入数据（0H~15H ），打入MAR W/R=0，CS=1→0→1

Bus K >>=1

3、RAM →Bus

Bus K >>=1，Bus PC >>=1，CS=1，LD=1

K →PC ，MAR

W/R=0，CS=1→0 LoadC CS=0→1 4、B+1→A

Bus K >>=1，Bus PC >>=1，CS=1，LD=1

LoadPC

Bus PC >>=0

LoadMAR

Bus PC >>=1

六、实验内容记录（数据、图表、波形、程序设计等）

实验电路如图：

真值表为： Adress1 Adress2 Adress3 Adress4 Data1 Data2 Data3 Data4 0 0 0 1 1 1 1 0 0 0 1 0 1 1 0 1 0

1

1

1

1

1

0 1 0 0 0 1 1 1

七、实验结果分析、实验小结

按步骤操作后，输出与地址相吻合。

计算机组成原理实验（五）

实验题目：运算器 成绩：

学生姓名：xxx 学号：20081060058 指导教师：xxxxxx 学院名称：xxxxxxxxx 专业：计算机科学与技术 年级：08级

实验时间：xxxxxxx 实验室：xxxxxx

一、实验目的

1、熟悉运算器部件的基本组成

2、了解74LS181 ALU 器件的功能及使用方法 二、实验内容

1、74LS181 ALU 功能检测：

[根据表5-2：74LS181的32种算术、逻辑功能。]

（1）先设计功能检测的详细控制逻辑电路图，A 、B 两操作数均为4位，分别个数据开关直接送入。

（2）3S ～0S 、n C 、M 这6个控制码，除了n C 、M 可直接用开关控制外，3S ～0S 可用4位二进制计数器的16个状态来实现。

（3）制定一张设计好A 、B 两操作数的内容及运算后应得结果，以便实验时加以对照。

功能选择

3S ～0S

补码输入 补码输出

1M =

选择功能

0M =算术操作

1n C =（无进位）

0n C =（有进位）

0000 F A = F A = F A =加1

0001 F A B =+

F A B =+

()F A B =+加1

0010 F AB = F A B =+

()F A B =+加1

0011 0F =

F =减1［2的补码］ 0F =

0100 F AB =

F A =加AB

F A =加AB 加1

0101 F B =

()F A B =+加AB

()F A B =+加AB 加1

0110 F A B =⊕

F A =减B 减1

F A =减B

0111 F AB =

F AB =减1

F AB =

1000 F A B =+ F A =加AB F A =加AB 加1 1001 F A B =⊕

F A =加B F A =加B 加1 1010 F B =

()F A B =+加AB

()F A B =+加AB 加1

1011 F AB = F AB =减1 F AB = 1100 1F =

F A =加A

F A =加A 加1

1101 F A B =+

()F A B =+加A

()F A B =+加A 加1

1110 F A B =+ ()F A B =+加A ()F A B =+加A 加1

1111 F A =

F A =减1 F A =

设计提示：

1、ALU 是组合逻辑电路，它的2个操作数分别用4个数据开关直接产生，运算结果也直接送输出显示。

2、ALU 操作指令中的3S ～0S 用74LS161顺序产生，n C 和M 用开关产生。

三、实验仪器及器材

1、计算机组成原理实验台和＋5V 直流稳压电源

2、74LS181、74LS161

四、实验电路原理（实验电路原理图）

运算器是CPU 的一个主要部件，它通常由算术单元（ALU ）和一些寄存器组成，ALU 单元对操作数进行各种运算（加、减、乘、除）和逻辑运算。在ALU 单元中，其核心部分是一个二进制加法器，一般它由N 位全加器组成，为了提高运算速度，通常在级间都采用超前进位逻辑，若在此基础上，再增加一些控制线及控制逻辑，就能大大扩展各种逻辑功能而成一个功能发生器。目前具有代表性的此类ALU 器件有74LS181、74LS881等。

74LS181器件可对两个4位字进行16种二进制算术运算的16种逻辑运算，即具有32种函数功能。由四个功能选择端3S 、2S 、1S 、0S 及一个模式控制端M 来选择这32种功能操作，其中M 状态的0、1，用来区分是算术运算还是逻辑运算。74LS181有两种逻辑表示，即正逻辑与负逻辑，对这两种逻辑表示的输入输出信息的有效电平有不同的要求，在正逻辑操作时是高电平有效，而在负逻辑操作时是低电平有效，其外形图如下图5-1所示：

图5-1 74LS181芯片图

器件共有24个引脚，分别说明如下： 表5-1： 引脚号 记忆符号

功能说明

1 0

B

操作数B 的0位输入端 2 0A 操作数A 的0位输入端 3～6 3S ～0S 16种操作功能控制编码输入端 7 n C

低位进位输入

8 M 算术/逻辑运算模式控制 9～11 0F ～2F

运算结果的低三位数 12 GND

地

13 3F

运算结果的第4位数

14 A B =

用于比较A 、B 两数（OC 输出） 15 P

小组进位传递信号 16 4n C +

高位进位输出 17 G

小组进位生成输出

18-23 3B ～1B ；3A ～1A 操作数A 和B 的第3～1位数 24

CC V +5V 电源

五、实验步骤

按照实验内容设计并连接电路，

在输入端输入A 、B 的二进制值，计数器先置零，分别对M=1；M=0、Cn=1；M=0、Cn=0三种情况，从0000开始计数指导1111，记录输出结果。 六、实验内容记录（数据、图表、波形、程序设计等）

实验电路如图：

真值表为：

A=0111 B=0010 S3S2S1S0 M=1 M=0 Cn=1 M=0 Cn=0 0000 1000 0111 1000 0001 1000 0111 1000 0010 0000 1111 0000 0011 0000 1111 0000 0100 1101 1100 1101 0101 1101 1100 1101 0110 0101 0100 0101 0111 0101 0100 0101 1000 1010 1001 1010 1001 1010 1001 1010 1010 0010 0001 0010 1011 0010 0001 0010 1100 1111 1110 1111 1101 1111 1110 1111 1110 0111 0110 0111 1111

0111

0110

0111

七、实验结果分析、实验小结

按步骤操作后，输出与理论结果相吻合。

计算机组成原理实验（六）

实验题目：运算器数据通路 成绩：

一、实验目的

1、熟悉74LS181函数功能发生器的功能，提高器件在系统中应用的能力

2、熟悉运算器的数据传送通路

3、完成几种算逻运算操作，加深对运算器工作原理的理解 二、实验内容

按图6-1所示参考框图自行设计一个能完成表6-1所列补码运算指令的运算器（为简单化电路，进位和结果触发器可以不设置）。选择适当元件，画出详细实验电路逻辑图（包括对开关的定义），并组装成电路。

表6-1：

指 令 助 记 符 代 码 功 能

加 减 加1 减1 ADD SUB INR DCR 1001 0110 0000 1111 ()()A B A S S S +→ ()()A B A S S S -→ ()1A A S S +→ ()1A A S S -→

逻辑与 取反 左移

ANA CMA SHL

1011 0101 1100

()()A B A S S S ?→ ()B S 取反A S → ()A S 左移A S →

在电路上进行表6-1中指令的手动单指令操作（操作数、指令码由数据开关输入）。

设计提示：

1、运算器的输入缓存器A S 、B S 分别用一片74LS161来实现，但只用到74LS161的置数功能，禁止其计数功能。

2、用一片74LS273作为运算器操作指令寄存器，只用到6位。

3、用一片74LS244控制运算器的运算结果能否送总线。 三、实验仪器及器材

1、实验台和+5V 直流稳压电源各一台。

2、器件由附录A “集成电路清单”内选用。 四、实验电路原理（实验电路原理图）

1、四位函数功能发生器（ALU ）74LS181的功能

74LS181通过“控制参数”3S ～0S 和“模式控制”M ，可对两个输入操作数完成32种算、逻运算，并可以工作于正逻辑输入输出或负逻辑输入输出方式（本实验为正逻辑方式）。控制端0M =时，属算术运算；1M =时，属逻辑运算。进位采用补码形式输入输出，电路亦可进行数的比较运算。其操作功能可查阅实验五中的功能表。

2、数据传送通路实验电路方案

运算器是计算机对数据进行运算的重要部件，它的核心是ALU 函数功能发生器，其次还要有存放操作数和运算中间结果的寄存器、移位门、传送数据的总线等部件，在不同的控制信号下，运算器完成不同的运算功能。如图6-1所示。