Altera-软件无线电数字下变频技术研究及FPGA实现-何立松
软件无线电系统中NCO的设计与实现
相位抖动实现的原理是在 NCO 相位累加器后面加上 一个在（0，2B ） 分布的随机数，然后再截取并查表，使 寻址的最后一位随机地抖动，破坏舍弃误差的周期，达到
抑制杂散的目的。B 位的伪随机数可以采用移位寄存器结 构的 m 序列发生器来产生。 1. 3 利用 CORDIC 算法实现 NCO
另一种实现 NCO 的方法是采用基于坐标旋转数字式 计 算 机 （ Coordinate Rotation Digital Computer， CORDIC ） 的算 法，CORDIC 算 法 最 初 是 由 Voider 和 Walther 提 出 的［3］，用来解决平 面 直 角 坐 标 与 极 坐 标 之 间 的 自 由 变 换。
CORDIC 算法的基本思想是采用逐次逼近的算法实现三角 函数的计算，该算法的优点是只进行加减运算和移位，结
合并行处理和加流水线，可以实现每一个时钟周期输出一
个经过 n 位迭代的结果。 在直角坐标系中，点（ x，y）经过角度 z 的旋转后得到
新的坐标（ xnew ，ynew ）： xnew = x·co（s z）- y·sin（ z） ynew = y·co（s z）+ x·sin（ z）
位累加器的位数 N 取的都很大，但是 N 增大，会使 ROM
查找表容量相应变大，实际中成本和体积限制了 ROM 的
容量，因此通常截取累加器输出的高 Y 位去寻址 ROM 来
满足要求。对低位的舍弃不可避免地产生误差。不同的输
出幅度位数 D，其量化误差对 NCO 的输出也会产生影响，
降低信号的信噪比（ SNR）。而在系统设计中，相位截取
经过 n 次迭代 （z n）趋近于零，而 （x n），（y n）趋近于
co（s ωt），sin（ ωt），其中 ωt 为输入相位地址 （z 0）所对应的 相位角。
一种改进的多模数字下变频结构及其FPGA实现
一
种 改进 的 多模 数 字 下 变频 结构 及 其 Ｆ Ｐ Ｇ Ａ实 现
张庭伟料 ， 袁正午 ， 周 牧 ， 田增 山
（ 重庆 邮电大学 移动通信技术重庆市重点实验室 ， 重庆 ４ ０ ０ ０ ６ ５ ）
摘
要： 针对 目前 多种通信 模 式的共存 和发展 趋 势 ， 对传 统 Ｄ Ｄ Ｃ结构进行 改进 ， 以适 用于 多模 系统 。
Ａｎ Ｉ ｍｐ ｒ ｏ ｖ ｅ ｄ Ｍｕ ｌ ｔ ｉ ｍｏ ｄ ｅ Ｄｉ ｇ ｉ ｔ ａ ｌ Ｄｏ ｗｎ Ｃｏ ｎｖ ｅ ｒ ｔ ｅ ｒ Ｓ ｔ ｒ ｕ ｃ ｔ ｕ ｒ ｅ ａ ｎ ｄ ｉ ｔ ｓ ＦＰＧＡ Ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ
性和 通用性 。
关键词 ： 软件 无 线 电； 多模 终 端 ； 数 字下 变频 ； 现 场可 编程 门阵列 ； 中频 中 图分 类号 ： Ｔ Ｎ ９ ２ ９ ． ５ 文献 标志码 ： Ａ 文章 编号 ： １ ０ ０ １ — ８ ９ ３ Ｘ（ ２ ０ １ ３ ） １ ２ — １ ５ ９ ２ — ０ ６
结合 Ｅ Ｔ Ｔ Ｕ Ｓ射 频板 、 自主设 计的 中频板 以及友 晶 Ｔ Ｒ ４ Ｆ Ｐ Ｇ Ａ开发板 多模硬 件 平 台进行 了板 级 充分证 明该结 构能 兼容 ＷＣ Ｄ ＭＡ和 Ｔ Ｄ— Ｌ Ｔ Ｅ两种 模 式 ， 具有 较 高 的 实用
ｂ ｏ ａ ｒ ｄ， ｔ ｈ ｅ ｆ ｅ ａ ｓ ｉ ｂ ｉ ｌ ｉ ｔ ｙ ｏ ｆ ｍｕ ｌ ｔ ｉ ｍｏ ｄ ｅ ｆ ｕ ｎ ｃ ｔ ｉ ｏ ｎ ｌｉ ａ ｔ ｙ ｈ ａ ｓ ｂ ｅ ｅ ｎ ｖ ｅ ｉｆ ｒ ｉ ｅ ｄ ． Ｉ ｔ ｈ ａ ｓ ｂ ｅ ｅ ｎ ｆ ｕ ｌ ｌ ｙ ｐ ｒ ｏ ｖ ｅ ｄ ｔ ｈ ａ ｔ ｔ ｈ ｉ ｓ ｓ ｔ ｕｃ ｒ ｔ ｕ ｒ ｅ
数字下变频的FPGA实现
一 一 一
一 一 一 一 … 一 一 一 一
Ｋｅ ｙ ｗｏ ｒ ｄ ｓ ： ＤＤＣ； Ｉ Ｐ ｃ ｏ ｒ ｅ ； ｄ ｉ ｒ ｅ ｃ ｔ ｄ ｉ ｇ ｉ ａ ｔ ｌ ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｒ （ ＤＤＳ） ； Ｆ ＰＧＡ
中图分类号 ： Ｔ Ｎ ７ ４
文献标 识码 ： Ｂ
文章编号 ： １ ９ ９ ４ — ３ ０ ９ １ （ ２ ０ １ ３ ） ０ ５ — ０ ６ ９ — ０ ７ ２
０ 引 言
软件无线 电是 目前和未来无 线通信 系统的关键技术 ，
ｓ ｏ ｆ ｔ ｗａ ｒ ｅ ｒ ａ ｄ ｉ ｏ ，ｔ ｈ ｉ ｓ ｐ ａ ｐ ｅ ｒ ｉ ｎ ｔ ｒ ｏ ｄ ｕ ｃ ｅ ｓ ｔ ｈ ｅ ｄ ｉ ｉｔ ｇ ａ ｌ ｄ ｏ ｗｎ ｃ ｏ ｎ ｖ ｅ ｒ ｓ ｉ ｏ ｎ ｐ ｒ ｉ ｎ ｃ ｉ ｐ ｌ ｅ ，ａ ｎ ｄ ｔ ｈ ｅ ｎ ｍａ ｉ ｎ ｌ ｙ ｄ ｉ ｓ ｃ ｕ ｓ ｓ ｅ ｓ ｔ ｈ ｅ
果表 明 ， 各 个模块 和 整 个 系统 都 能按 要 求工作 ， 从 而验证 了 Ｆ Ｐ Ｇ Ａ 实现 数 字 下变频 的正确 性 。
关键 词 ： 数 字 下变频 ； Ｉ Ｐ核 ； 数 字频 率合成 器（ ＤＤＳ ） ； Ｆ １ － １ ／ 一 ￣ Ａ
Ｒｅ ａ ｌ ｉ ｚ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｄｉ ｇ ｉ ｔ ａ ｌ ｄ ｏｗｎ ｃ ｏ ｎ ｖｅ ｒ ｓ ｉ ｏ ｎ ｂｙ ＦＰＧＡ
Ｆ Ｐ ＧＡ ｍｅ ｔ ｈ ｏ ｄ ，ｔ ｈ ｒ ｏ ｕ ｇ ｈ ｔ ｈ ｅ Ｆ Ｐ Ｇ Ａ ｃ ｈ ｉ ｐ Ｖ ｉ ｒ ｔ ｅ ｘ 一 ５ Ｘｃ ５ ｖ ｌ ｘ ｌ １ ０ Ｔ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ ｔ ｉ ｏ ｎ ｏ ｆ ｄ ｉ ｉｔ ｇ ａ ｌ ｄ ｏ ｗｎ
基于FPGA的数字上／下变频SOPC的设计与实现
基于FPGA的数字上／下变频SOPC的设计与实现
汪东华;俞晓磊;赵志敏
【期刊名称】《电光系统》
【年(卷),期】2007(000)003
【摘要】在宽带中频软件无线电通信系统中，数字上变频（DUC）及下变频（DDC）是其核心技术之一。
本文介绍了数字上／下变频的原理，给出了一种基于现场可编程逻辑器件（FPGA）的数字上／下变频片上可编程系统（SOPC）的设计方案，并重点讨论了有限冲击响应（FIR）滤波器的设计、内插器和抽取器的实时处理结构一多相滤波器结构以及数控振荡器（NCO）的实现。
在Xilinx公司的FPGA集成开发软件ISE7．1中编写了相应的通信程序，并对整个系统进行了实验验证。
结果表明系统稳定可靠，方案是可行的。
【总页数】4页(P36-38,42)
【作者】汪东华;俞晓磊;赵志敏
【作者单位】江苏省产品质量监督检验研究院,江苏南京210000;南京航空航天大学,江苏南京210016
【正文语种】中文
【中图分类】TN914.3
【相关文献】
1.基于软件无线电数字下变频的FPGA设计与实现 [J], 殷兆云
2.基于FPGA的数字下变频的设计与实现 [J], 贺莹;王闯
3.基于FPGA的数字下变频设计与实现 [J], 赵艳杰;王东;刘志红;贾晨
4.数字下变频基于FPGA的软件设计与实现 [J], 马纯
5.基于FPGA的在线可重配置数字下变频器的设计与实现 [J], 田黎育;袁一丹;李晓阳;吕佳
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的高速数字下变频系统设计
基于FPGA的高速数字下变频系统设计摘要：基于FPGA设计了一高速数字下变频系统，在设计中利用并行NCO和多相滤波相结合的方法有效的降低了数据的速率，以适合数字信号处理器件的工作频率。
为了进一步提高系统的整体运行速度，在设计中大量的使用了FPGA中的硬核资源DSP48。
Xilinx ISE14.4分析报告显示，电路工作速度可达360MHz。
最后给出了在Matlab和ModelSim中仿真的结果，验证了各个模块以及整个系统的正确性。
数字下变频(Digital Down Conversion，DDC)是软件无线电系统的关键模块之一，其可将高频数据流信号变成易于后端数字信号处理器(Digital Signal Processor，DSP)设备实时处理的低频数据流信号。
在数字下变频实现中，随着信号采样率的不断提高，数据率也会相应的提高，但是实际应用中随着数据速率的不断提高，数据处理器件(如FPGA)的处理速度会无法满足要求而不能正常工作，从而带来了数字信号处理的瓶颈问题。
本设计就是以多路并行NCO技术为基础，研究了如何在FPGA中用多路并行采样数据的方式来解决数据处理器件无法提供高速率的匹配信号的问题，并给出了高速DDC实现的架构和仿真结果。
1 数字下变频基本原理数字下变频主要由频谱搬移和抽取两部分组成，如图1所示，其中频谱搬移包含数控振荡器(Numerically Controlled Oscillators，NCO)、乘法器和低通滤波器(LPF，Low Pass Filter);抽取包含抽取滤波器(LPF2)和D倍的抽取，LPF2是为了限制信号的频谱，以免抽取后发生混叠。
模拟信号经过A/D转换后分成两路信号，一路信号和NCO输出的正弦信号相乘(同相分量)，一路和NCO输出的余弦信号相乘(正交分量)，之后经过低通滤波器(LPF1)将高频分量滤除，然后信号经过抽取滤波以降低速率，最终输出的两路信号就可以送往后续的数字信号处理器中做进一步的处理。
软件无线电中的数字下变频技术
2021/6/8
16
用MATLAB画出他们各自的幅频，相频曲线
2021/6/8
17
计算出总的频率响应
其幅频和相频特性曲线
2021/6/8
18
单级 CIC 滤波器的旁瓣电平只比主瓣低 13.46dB，这也就
意味着阻带衰减很差，一般是难以满足实用要求的。为了 降低旁瓣电平，可以采用多级 CIC滤波器级联的办法来解 决，例如用 Q 级 CIC 滤波器实现时的频率响应为
主要作用：其一是把中频信号变为零中频信号；其二是降 低采样率。从频谱上看，数字下变频将A/D采样后信号从 中频变换到基带。这样的处理由两步完成：首先是将输入 信号与正交载波相乘，然后进行数字滤波滤除不需要的频 率分量。
2021/6/8
3
结构
数字下变频的组成主要包括数字混频器、数字控制振荡器(NCO)和低通滤波器(LpF) 三部分组成,
软件无线电中的数字下变频技术
2021/6/8
汇报人：
1
数字下变频的应用背景
在实际应用中，软件无线电接收机普遍采用超外差式数字中频系统结 构
系统先将射频信号模拟混频至统一的中频信号,使用ADC器件对其采样, 采样后的中频信号经过数字下变频器,即图中的DDC模块,变为低速的基 带信号再送往DSP进行实时信号处理。
2021/6/8
24
2021/6/8
25
FIR滤波器
FIR滤波器作为数字下变频中的最后一级滤波器,主要完成 信道的整形滤波,FIR滤波器只有零点,为了取得较好的衰减 特性,一般要求FIR滤波器的阶数较大,经过多级抽取后,高速 的数字信号己经变得相对较低,因此可以较容易实现高阶 FIR滤波器,使得通带带宽、过渡带、阻带衰减、通带和阻 带波纹等各项指标达到要求。
数字下变频的FPGA实现
数字下变频的FPGA实现
贾雪琴;李强;王旭;李景宏
【期刊名称】《仪表技术与传感器》
【年(卷),期】2006(000)001
【摘要】研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法.并提出了用最新的Systemgenerator软件实现FPGA的设计、仿真方案,缩短了开发周期,简化了设计流程,增加了系统的集成度和稳定性,降低了开发成本.对于混频器、级联积分梳状滤波器和数字下变频器都给出了仿真波形.
【总页数】3页(P56-58)
【作者】贾雪琴;李强;王旭;李景宏
【作者单位】东北大学信息科学与工程学院,辽宁,沈阳,110004;东北大学信息科学与工程学院,辽宁,沈阳,110004;东北大学信息科学与工程学院,辽宁,沈阳,110004;东北大学信息科学与工程学院,辽宁,沈阳,110004
【正文语种】中文
【中图分类】TN77
【相关文献】
1.宽带信号接收机中数字下变频的设计与FPGA实现 [J], 覃荣捷;袁晓;辛超;陆大海
2.用MATLAB在FPGA芯片中实现数字下变频设计的研究 [J], 温浪明
3.宽带信号数字下变频技术的FPGA实现 [J], 李芾
4.用MATLAB在FPGA芯片中实现数字下变频设计的研究 [J], 温浪明
5.基于快行FIR滤波器的数字下变频设计及FPGA实现 [J], 孙星;李刚;姜童;孙宝华
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的高效数字下变频设计
基于FPGA的高效数字下变频设计
卢卿;王钢;韩方景
【期刊名称】《电子信息对抗技术》
【年(卷),期】2010(25)3
【摘要】介绍了一种高效数字下变频的实现方法,重点介绍采用坐标转换数字计算机(CORDIC)在实现NCO的同时也完成了混频器功能.改进了滤波器组结构,在减少资源消耗的同时,实现了数字下变频功能.通过ISE和Modelsim仿真实验证明,该方案正确,且有效节省硬件资源,在短波电台的应用中取得了较好的效果.
【总页数】4页(P77-80)
【作者】卢卿;王钢;韩方景
【作者单位】国防科技大学电子科学与工程学院,长沙,410073;国防科技大学电子科学与工程学院,长沙,410073;国防科技大学电子科学与工程学院,长沙,410073【正文语种】中文
【中图分类】TN773
【相关文献】
1.数字下变频中的FPGA高效滤波器设计 [J], 李夏;刘皓
2.一种基于FPGA的高效多路独立数字下变频的实现方法 [J], 弥宪梅;刘亭亭;杨鑫;刘芬
3.基于FPGA的数字下变频设计 [J], 许丹
4.基于FPGA的高速高效率数字下变频 [J], 戴曜泽;张棋;徐小淇
5.基于快行FIR滤波器的数字下变频设计及FPGA实现 [J], 孙星;李刚;姜童;孙宝华
因版权原因，仅展示原文概要，查看原文内容请购买。