基于FPGA的DDC(数字下变频)设计与实现

一种基于FPGA的数字下变频方法

本文论述数字下变频技术的一种ＦＧＡ实现方法，比较低的系统成本，Ｐ用实现比较高的谱分辨率的数
字接收系统，完成对气象信号的有效处理。实际的系统选用４ＭＨｚ时钟对６ＭＨｚ的雷达中频信号采样，８０然后经过ＦＧＡ的数字下变频及其滤波处理，到信号的包络和相位信息。Ｐ得
【要】提出用ＦＰ摘ＧＡ器件实现一个完整的数字下变频系统的方法，出Ｖｅｉｇ给ｒｌＨＤＬ语言ｏ
的描述，实现高效的运算结构，小了运算量，高了系统性能。本系统已经在某型气象雷达的数减提字接收系统中得到采用，参数得到验证，能优良。性关键词：ＰＦＧＡ；ｒｏＨＤＬ；Ｖｅｉｇｌ欠采样技术；字下变频；数多抽样率系统
（ｄｉＸｉａｎＵｎｉｒｉｙ，Ｘｉａｖｅｓｔ ’ ｎ，７０７１１０）
ＡｂｔａｔＡｓｒｃ：ｍｅｔｄｏｓｎｇＦＰＧＡｅｉｅｔｅｉｅｄｇｔｌｄｏｏｖｅｔｎｙｓｅｉｒｓｎｅｈｏｆｕｉ－ｄｖｃＯｒａｌｉｉａｗｎｃｎｒｉｇｓｔｍｓｐｅｅｔｄ，ａｄｚｎｔｓｒｐｉｆｈｅｄｅｃｉｔｏｎｏＶｅｉｏｇＨＤＬｌｎａｅｉｉｅＯｔａｔｇｆｉｉｎｙｏｐｒｔｏｎｌｔｕｔｒｉｕ — ｒｌａｇｕｇｓｇｖｎＳｈｔｈｅｈｉｈｅｆｃｅｃｅａｉａｓｒｃｕｅｓｆｌｆｌｅｉｌｄ，ａｄｔｐｅａｎｓｒｄｕｅｎｄｔｙｔｍｅｆｍａｅｉｎｎｃｄＴｈｉｅｈｏｓｂｅｎａｐｅｎｈｅｏｒｄｉｅｃｄａｈｅｓｓｅｐｒｏｒｎｃｓｅｈａｅ．ｓｍｔｄｈａｅｄｏｔｄｉｈｇｉａｅｅｖｎｕｙｓｅｏｆａｃｒａｎｍｅｅｏｏｃｌｒｄａ，ａｄｔｐｃｆｃｔｏｎｒｅｉｉｄａｄｎｔｅｄｉｔｌｒｃｉｉｇｓｂｓｔｍｅｔｉｔｏｒｌｇｉａａｒｎｈｅｓｅｉｉａｉｓａｅｖｒｆｅｎｔｅｐｅｆｒａｃｓｐｒｅｔｈｒｏｍｎｅｉｅｆｃ．

数字下变频的FPGA实现

图１数宇下变频器结构框图
件进行设计与仿真。该软件可以和Ｍｔｂ中的ｓｕｎ工具共ａａｌｉｌｋｍｉ
同使用，利用ｓｕｎ方便的模块设计和强大的波形显示窗口，ｉｌｋｍｉ
Байду номын сангаас
１１混频器．
文中考虑的数据是已经经过模数转换的数字信号，以式所（）１～式（）３均以数字域的形式给出。系统接收到的数据是对自然信号调制产生的窄带信号，其解析表达式为ｚｎ＝Ａ，Ｂ・Ｓ（ｎ＋ｎ］（）（１Ｃ［’ （）＋）Ｏ￡０
（）ｓ［ｏ＋ｎ］ｎ・ｉ ∞ ｎ（）ｎ（）１
０引肓
的后续接收链路的数字下变频的实现。数字下变频的结构原
数字下变频（Ｄ）Ｄｃ的目的是使经过粗模拟滤波和过采样之后的数据在数字域内达到采样速率最小，以实现减少冗余数据
的目的，使信号接收系统的数字化和软件化得以实现。文中提出一种采用ＦＧＰＡ器件来实现数字下变频的方案。
ＦＧＰＡ芯片既有高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。使用ＦＧＰＡ器件实现的下变频器可以更加方
理图如图ｌ所示，主要由数字混频器和数字滤波器组两部分组成。混频器部分由直接数字合成器（Ｄ）和两路乘法器组ＤＳ
成；数字滤波器部分主要由级联积分梳状滤波器（Ｉ波ＣＣ滤器）、半带滤波器（Ｂ滤波器）和后级ＦＲ滤波器组成的链ＨＩ路构成。

软件无线电数字下变频技术研究及FPGA实现

ｓｅｄｐｅ．ＴｉｐｐｒｒｓｒｈｓｏｈｈｓａｅｅａｃｅｎｔｅＤＤＣｔｃｎｌｇｎｓｆａｅｒｄｏｓｓｅ，ＣｍｐｒｎｔｔｅｐｒｍｅｅｓｆｔｅｅｈｏｏｙｉｏｗｒａｉｙｔｍｓｏａｇｗｉｈａａｔｒｏｈＧＳｉｈＭｓｓｅｙｔｍ，ａ
ａｎｄＦＰＧＡｍｐｌｍｅｔｔｏｉｅｎａｉｎ
ＨｉＺｉＱＵＹｎ，ＥＳｎＥＬｈ，ＩａｇＨｏｇ
（ｃｏｌｏｎｏｍｔｎＳｉｃｎｅｈｏｏｙｏｔｅｔＪｏｎｎｖｒｉ，ｈｎｄ１７６，ｈｎ）ＳｈｏｆＩｆｒａｉｃｎｅａｄＴｃｎｌｇ，ＳｕｈｓｉｔｇＵｉｓｙＣｅｇｕ６５Ｃｉａｏｅｗａｏｅｔ１
振荡器ＮＯ（ｕｒａｌｏｔｌｄＯｉａｒ产生的正交本振信号混频，后再由抽取滤波模块进行处ＣＮｍｅｉｌＣｎｒｌｓｌｔ）ｃｙｏｅｌｏ然
理，以输出低速的低频或基带信号。本文以软件无线电数字下变频技术为研究对象，考ＧＭ系统建参Ｓ
ＡｂｔａｔＩｎｅｔｅｌｗｔｈｒｑｅｃｘｎｆｔｒｇ、ｅｉｔｇａｄｓａｉｇｏｈｉｕｉｎｌ．Ｉｔｅｓｒｃ：ｔｅｄｏｄａｉｔｅｆｕｎｙｍｉｉｇ、ｌｉｈｅｉｅｎｄｃｍａｉｎｈｐｎｆｔｅｐｔｓｇａｓｎｈＤＤＣｙｔｍ，ｎｓｓｅ

基于FPGA的高效数字下变频设计

采样样本，ＣＮＯ就增加一个２ｔｒ×．
相位增
量，然后以 ∑２ｔｏ相位累加角度作为地址，ｒ× 饥
Hale Waihona Puke 平台上，通过安装不同的软件来完成各种通信功
能，其结构的基本特征之一就是使数模变换尽量
Ｄｅｉｎｏｇ・ｆｃｅｃｇｔｌＤｏｓｇｆＨｉｈ－ｉｉｎｙＤｉｉａｗｎ－ｎｅｓｏｓｄｏＥｆ－ＣｏｖｒｉｎＢａｅｎＦＰＧＡＬｉ，ＵＱｎＷＡＧＧｎ，ＡａｇｊｇｇＮａｇＨＮＦｎ— ｎｉ
器、数字本振、取和低通滤波器组。数字本振、抽数字混频可由采用ＣＲＩＯＤＣ算法的数控振荡器
基于ＦＧ的高效数字下变频设计ＰＡ
卢卿，王钢，方景韩
（防科技大学电子科学与工程学院，沙４０７）国长１０３
摘要：绍了一种高效数字下变频的实现方法，点介绍采用坐标转换数字计算机（ＯＤＣ介重ＣＲＩ）在实现ＮＯ的同时也完成了混频器功能。改进了滤波器组结构，减少资源消耗的同时，Ｃ在实
电子信息对抗技术・２第５卷
卢
卿，王
钢，方景韩
２１００年５第３期月
基于ＦＧＰＡ的高效数字下变频设计

基于FPGA的超宽带数字下变频设计

１引言
随着雷达应用需求的提高和数字信号处理技术的迅速发展，对雷达接收系统的设计也越来越希望符合软件无线电的设计思想，即将ＡＤＣ尽可能靠近天线，将接收到的模拟信号尽早数
字化。数字化的中频信号通常基于ＦＰＧＡ实现数字下变频获得基带Ｉ／Ｑ信号，但随着信号载频和带宽的不断提高，也需要更加高速的ＡＤＣ完成信号采样，于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中，高速的数据率使得基于ＦＰＧＡ的宽带数字下变频算法己不再适合采用传统的串行结构实现，本文介绍了一种基于并行多相滤波结构的超宽带数字下变频设计方法，其并行的流水处理方式使得高速数据无需缓存，处理带宽也相应大大提高。２．设计原理根据带通采样定理，在数字中频接收系统中采样率与信号中频。满足／＝１／（２）Ｍ－１
日（ｚ）：∑ ｈ（ｎ）ｚ
月－
设Ｄ为信号抽取倍数，此式展开后得到：
Ｄ－Ｊ＋ ∞ Ｄ－１－嘲
—４００ＭＨＩＤＤＲ＿；ｌｏ０ＭＨ
图２高一２００ＭＨｍｌＩ￣Ｘ４

宽带信号DDC的GPU高效实现

如今在软件中实现从中频到基带信号处理的大部分功能方面取得了进步。

基于软件的接收器的目标是使信号处理功能尽可能接近天线,减轻射频(Radio frequency ,RF )前端的负担。

随着对低功耗多核微处理器的关注,现在可以使用图形处理单元(Graphics processing unit ,GPU )搭建异构平台来并行执行复杂的数字信号处理计算[1]。

数字下变频(Digital down conversion ,DDC )是软件无线电技术中连接ADC 转换模块和数字化处理系统的重要模块[2]。

主要目的从中频数字信号频谱中恢复原始信号,以解决高采样率和低速处理之间的冲突。

由于信道化接收机能够在相同的到达时间处理多个信号并具有较高的拦截概率,成为了国内外研究的热门话题[3]。

信道化是在分离多个用户或频分复用方案中常见的信道的过程,信道化接收器有3个基本任务:下变频、滤波和变采样,通过过滤相邻通道,这些任务可以独立或共同完成[4]。

使用GPU 通用计算(General Purpose Computing on GPU ,GPGPU )编程,针对通信信号处理问题中常见的数据并行性,可以利用GPU 的轻量级线程和内核来并行执行复杂的数字信号处理功能[5]。

本文的目标很简单:将GPU 用作前端接收器,并使其尽可能靠近天线,从而可以作为GPU 前端(GPU front end ,GFE )接收器显着加速和提高性能[6]。

这样的系统可以与现有硬件共存并与之协作,或者理想情况下可以将GFE 用作独立单元。

为了提供灵活性,我们寻求在硬件上执行最少的处理,并在基于软件的GPU 上运行最大的功能。

1并行算法设计1.1传统信道化改进设计传统信道化方法的设计方案具备匹配任意输出采样率的优点,但同时存在运算量过大的问题,原因在于大量的重复计算和未合并的滤波操作。

传统信道化算法的设计是多路DDC 直接并联的模式[7],每路独立完成下频、滤波、下采样的工作,这里对传统方案做一些改进。

基于FPGA的DDS信号发生器设计分析

基于FPGA的DDS信号发生器设计分析摘要：随着现代电子技术的飞速发展，直接数字频率合成DDS 技术逐渐被广泛使用，DDS 是目前数据调度常用的数据分发技术，此技术能够有效结合数据服务质量要求，完成数据分发操作。

为此提出基于FPGA的DDS信号发生器设计，以提升信号发生器精度效果。

关键词：FPGA；DDS；信号发生器；设计；1 DDS数据分发模型设计网络层云服务器采用的DDS数据分发模型结构如图1所示。

DDS数据分发模型中，将数据库云平台中的数据发送端看作为发布者，数据写入者为数据采集端，而订阅者与读入者即为云平台中的数据接收端。

DDS数据分发模型的身份主要是通信数据库云平台中，通信网络的中间件，此模型能够为通信数据库云平台提供通信数据分发服务，让通信数据可以快速分发传输，从而避免出现数据拥塞问题。

图 1 基于 DDS 的通信数据库云平台2系统硬件设计2.1硬件整体方案函数信号发生器的硬件系统主要包括MCU控制电路，FPGA构成的DDS发生器、DAC转换和低通滤波电路，及一些用于输入输出的器件等。

按键输入和LCD输出显示主要由MCU负责控制，MCU然后将输入的信号运算处理后发送给FPGA，FPGA根据输入的各种参数在ROM表中寻址，同时输出对应控制的波形、频率和幅度的数字信号，最后经过DA转换为对应的模拟电压信号，在经过一个低通滤波器使得模拟电压信号变得平滑。

2.2硬件模块电路系统的硬件电路主要分为两个部分，一是系统主控电路，二是DDS信号发生器电路。

系统主控电路包括以STM32F103C8T6为主控的最小系统板、四路用户按键输入、OLED显示屏输出（SPI）、UART通信连接上位机、硬件SPI连接FPGA负责信号数据传输。

DDS信号发生器电路，其中的FPGA模块的核心芯片为LatticeLCMXO2-4000HC-4MG132，其模块上内置8路输出LED指示灯、4路按键输入、4路拨码输入和两位数码管输出灯资源。

软件无线电中数字下变频实现方法

前沿技术数字通信D I G I TAL COMMUN I CAT I O N /2010 2软件无线电中数字下变频实现方法收稿日期:2009 09 29苗鹏豪,杨超,李征(兰州交通大学电子与信息工程学院,兰州730070)摘要:介绍了软件无线电短波接收机中数字下变频(di g ita l down conversi on ,DDC)的基本原理和应用,以及数字下变频的一般结构。

DDC 主要是将中频信号和NCO 产生的载波信号进行混频,再经过LPF 虑除高频分量得到基带信号,从而实现下变频的功能。

分别介绍了查表法和应用CORD IC 算法实现DDC 的过程。

关键词:软件无线电;数字下变频;数字控制振荡器;查表法;CORD I CR ealization of DDC m ethod i n soft ware radi osM I AO Peng hao ,YANG Chao ,LI Zheng(Coll ege of E l ectron i cs and I n for m ation Eng i neeri ng ,Lanzhou J i aotong Un i vers i ty ,L anz hou 730070,P .R .Ch i na)Abstrac t :Th i s paper introduces the basic pr i nciple and the appli cation o f dig ital do w n conversi on (DDC)based on so ft w are rad i o and t he g eneral structure of DDC .T he si gna l of i nter m ediate frequency and the s i gna l o f ca rr i e r wave w ere m i xed up i n t he DDC ,t he m i xed s i gna l passed through lowpass filter ,and t hus the f unc ti on o f down conversi on w as i m ple m en ted .T he pape r presen ts t he l ookup table and the process o f us i ng CORD IC to rea lize DDC .K ey word s :soft w are radio ;d i g ital down conversi on (DDC);nu m erica l con tro ll ed oscillator (NCO );l ookup tab l e ;CORDIC0 引言在1992年美国远程通信系统会议上,JoeM ito la 首次正式提出了软件无线电 (soft w are defi n ed ra dio)的概念。

基于FPGA的多通道数字信号下变频器设计

ｐｏｅｓｏＩｓｇａｂｆｒｔｅｂｓｂｎｐｏｅｓｒｃｓｆＦｉｎｌｅｏｅｈａｅａｄｒｃｓ
ｗｈｃｏｌｗｓＡＤｃｎｅｓｎｉｒｌｓｏｉｈｆｌｏ／ｏｖｒｉｎｗｉｅｓｃｍｍｕｉａｉｎ，ｅｐｐｒｐｔｆｒａｄａｎｗｉｅｆｕｉｚｎｈＰｏｅｎｃｔｏｔａｅｕｓｏｗｒｅｄａｏｔｉｉｇｔｅＦ — ｈｌＧＡｔｅｌｅｍｕｔｃａｎｌｄｇｔｌｓｇａｏｒａｉｌ — ｈｎｅｉｉｉｎｌＤＤＣｚｉａ，ＴｒｕｈａａｙｉｇｔｅｆａｕｅｎｅｆｒｎｅｆＣＩｌｒ，ｈｏｇｎｚｎｈｅｔｒｓａｄｐｒｍａｃｓｏＣｆｔｓｌｏｉｅＨＢｆｔｒｎｈｐａｅｆｌｒｗｅｃｍｂｎｈｍｉｅｉｔｒｎｅｉｔｈ／ａａｔｕｅｕｉｇｔｅｌｓａｄｍｕｉｈｓ — ｔ，ｏｉｅｔｅｗｔｄｃｍａｏｓａｄｄｃｍａｅｔｅＡＤｄｔ，ｈｓｒｄｃｎｈｉｅｉｅｈｄｇｔｌｓｎｌｒｔｎｈｏｄｏＰｗｈｎｐｏｅｓｇｔｅｂｓａｄｓｇａ．Ｉｈａｅ，ｙｍａｉｇｕｅｏｌｉｉｉａａｅａｄｔｅｌａｆＤＳｅｒｃｓｉｈａｅｂｎｉｎ１ｎｔｅｐｐｒｂｋｎｓｆ± ａｇ计Ｐ
杨宏宇ｌｌ姜鲁鹏ｍ惠彬ａｂ，，，

基于FPGA的高效灵活性数字正交下变频器设计

基于FPGA的高效灵活性数字正交下变频器设计徐伟;王旭东【期刊名称】《电子技术应用》【年(卷),期】2012(38)9 【摘要】Digital down converter DDC is the core technology in software radio receiver system. After converting down, speeding down and processed by low-pass filter, it can change the IF signal into baseband signal which is suitable for processing signal. This paper introduces a simply and flexible method to realize each module of DDC in FPGA, and get the real-time operation of the system with the SignalTap II logic analyzer.%数字正交下变频器DDC是数字接收机系统中的核心部件,其作用是将ADC数字化后输出的高速中频信号进行下变频、抽取降速和低通滤波,使之变为适合处理的基带信号.给出了DDC各模块在FPGA中高效实现的方法,并且利用嵌入式逻辑分析仪对系统加载板卡后的实时运行结果进行了测试分析.

【总页数】3页(P5-7) 【作者】徐伟;王旭东【作者单位】南京航空航天大学电子信息工程学院,江苏南京 210016;南京航空航天大学电子信息工程学院,江苏南京 210016

【正文语种】中文【中图分类】TN773 【相关文献】 1.基于FPGA的宽带数字接收机变带宽数字下变频器设计 [J], 王晓;夏威;韩春林 2.基于FPGA的数字下变频器设计 [J], 刘云龙;张伟霞 3.基于FPGA的数字下变频器的设计 [J], 张红涛;宁晋哲;慈国辉 4.基于FPGA的数字上变频器设计与实现 [J], 张鹏[1];肖恒[2];沈锐龙[2] 5.基于FPGA的在线可重配置数字下变频器的设计与实现 [J], 田黎育;袁一丹;李晓阳;吕佳