用fpga实现数字下变频
一种基于FPGA的数字下变频方法
本 文论 述 数字下 变频 技 术 的一种 Ｆ ＧＡ 实现 方 法 ， 比较 低 的 系统 成本 ， Ｐ 用 实现 比较 高 的谱 分 辨 率 的数
字接 收系统 ， 完成 对 气象 信号 的有效 处 理 。实 际的 系统 选 用 ４ ＭＨｚ时钟 对 ６ ＭＨｚ的 雷 达 中频 信号 采样 ， ８ ０ 然后 经过 Ｆ ＧＡ 的数字 下 变频及 其滤 波处理 ， 到信 号的包 络和 相位信 息 。 Ｐ 得
【 要 】 提 出 用 ＦＰ 摘 ＧＡ 器 件 实 现 一 个 完 整 的 数 字 下 变频 系 统 的 方 法 ， 出 Ｖｅ ｉ ｇ 给 ｒｌ ＨＤＬ语 言 ｏ
的描述 ， 实现 高效的运 算 结构 ， 小 了运 算量 ， 高 了系统性 能。本 系统 已经在 某 型 气 象雷 达 的数 减 提 字接 收 系统 中得到 采 用 ， 参数 得 到验证 ， 能优 良 。 性 关键词： Ｐ Ｆ ＧＡ； ｒ ｏ ＨＤＬ； Ｖｅｉ ｇ ｌ 欠采 样技 术 ； 字 下 变频 ； 数 多抽 样率 系统
（ ｄｉ Ｘｉ ａｎ Ｕｎｉ ｒ ｉｙ，Ｘ ｉ ａ ｖｅ ｓ ｔ ’ ｎ，７ ０ ７１ １０ ）
Ａｂ ｔ ａ ｔ Ａ ｓ ｒ ｃ ： ｍｅｔ ｄ ｏ ｓｎｇ ＦＰＧ Ａ ｅ ｉｅ ｔ ｅ ｉｅ ｄ ｇ ｔ ｌｄｏ ｏ ｖｅ ｔｎ ｙｓ ｅ ｉ ｒ ｓ ｎ ｅ ｈｏ ｆ ｕ ｉ － ｄ ｖ ｃ Ｏ ｒ ａｌ ｉ ｉａ ｗｎ ｃ ｎ ｒ ｉ ｇ ｓ ｔ ｍ ｓ ｐ ｅ ｅ ｔ ｄ，ａ ｄ ｚ ｎ ｔ ｓｒｐｉ ｆ ｈｅｄｅ ｃ ｉ ｔｏｎ ｏ Ｖｅ ｉｏｇＨＤＬ ｌ ｎ ａ ｅ ｉ ｉ ｅ Ｏ ｔ ａ ｔ ｇ ｆｉｉ ｎ ｙ ｏｐ ｒ ｔｏｎ ｌ ｔ ｕ ｔ ｒ ｉ ｕ — ｒｌ ａ ｇｕ ｇ ｓ ｇ ｖ ｎ Ｓ ｈ ｔ ｈｅ ｈｉ ｈ ｅ ｆｃｅ ｃ ｅ ａ ｉ ａ ｓ ｒ ｃ ｕ ｅ ｓ ｆ ｌ ｆｌｅ ｉｌｄ，ａ ｄ ｔ ｐｅ ａｎ ｓ ｒ ｄｕ ｅ ｎｄ ｔ ｙ ｔ ｍ ｅ ｆ ｍａ ｅ ｉ ｎ ｎｃ ｄ Ｔｈｉ ｅ ｈｏ ｓｂｅ ｎ ａ ｐ ｅ ｎ ｈｅ ｏ ｒ ｄ ｉ ｅ ｃ ｄ ａ ｈｅｓ ｓ ｅ ｐ ｒｏｒ ｎｃ ｓｅ ｈａ ｅ ． ｓｍ ｔ ｄ ｈａ ｅ ｄｏ ｔ ｄ ｉ ｈ ｇｉａ ｅ ｅ ｖ ｎ ｕ ｙｓ ｅ ｏｆａ ｃ ｒ ａ ｎ ｍｅ ｅ ｏ ｏ ｃ ｌｒ ｄａ ，ａ ｄ ｔ ｐ ｃｆｃ ｔｏｎ ｒ ｅ ｉｉｄ ａ ｄ ｎ ｔ ｅ ｄｉ ｔ ｌｒ ｃ ｉ ｉ ｇ ｓ ｂｓ ｔ ｍ ｅ ｔ ｉ ｔ ｏｒ ｌ ｇｉａ ａ ｒ ｎ ｈｅ ｓ ｅ ｉｉａ ｉ ｓ ａ ｅ ｖ ｒｆｅ ｎ ｔ ｅ ｐｅ ｆ ｒ ａ ｃ ｓ ｐ ｒ ｅ ｔ ｈ ｒｏ ｍ ｎ ｅ ｉ ｅ ｆ ｃ ．
数字下变频的FPGA实现
件进行设计与仿真。该软件可以和 Ｍ ｔｂ中的 ｓ ｕｎ 工具共 ａａ ｌ ｉ ｌｋ ｍｉ
同使用 ， 利用 ｓ ｕｎ 方便的模块设计和强 大的波形显 示窗 口， ｉ ｌｋ ｍ ｉ
Байду номын сангаас
１ １ 混频 器 ．
文 中考虑的数据是 已经经 过模数 转换 的数 字信 号 ， 以式 所 （） １ ～式（） ３ 均以数 字域 的形 式给 出 。系统接 收到 的数 据 是对 自然信 号调制产生 的窄带信 号 ， 其解析 表达式为 ｚ ｎ ＝Ａ ，Ｂ・ Ｓ（ ｎ ＋ ｎ ］ （ ） （ １ Ｃ ［’ （ ） ＋ ） Ｏ ￡ ０
（ ） ｓ ［ ｏ ＋ ｎ ］ ｎ ・ｉ ∞ ｎ （ ） ｎ （） １
０ 引肓
的后续 接收链路 的数 字 下变频 的实 现 。数字 下变 频 的结构 原
数字下变频（ Ｄ ） Ｄ ｃ 的目的是使经过粗模拟滤波和过采样之 后的数据在数字域内达到采样速率最小， 以实现减少冗余数据
的 目的， 使信号接收系统的数字化和软件化得 以实现。 文中提 出一种采用 ＦＧ Ｐ Ａ器件来 实现 数 字下变 频 的方案 。
ＦＧ Ｐ Ａ芯片既 有高逻辑密 度 和通用 性 ， 又有 可编 程逻 辑器 件 的 用户可编程特 性。使用 Ｆ Ｇ Ｐ Ａ器件实现 的下 变频 器可以更加 方
理图如图 ｌ 所示，主要由数字混频器和数字滤波器组两部分 组成。混频器部分由直接数字合成器 （ Ｄ ）和两路乘法器组 ＤＳ
成 ；数字滤波 器部 分 主要 由级 联 积分 梳 状滤 波器 （ Ｉ 波 ＣＣ滤 器） 、半带 滤波器 （ Ｂ滤 波器 ）和 后 级 ＦＲ滤 波器 组 成 的链 Ｈ Ｉ 路构成 。
基于FPGA的高效数字下变频设计
采样 样 本 ， Ｃ Ｎ Ｏ就 增 加 一 个 ２ｔ ｒ×．
相 位 增
量， 然后 以 ∑２ｔ ｏ 相位 累 加 角度 作 为地 址 ， ｒ× 饥
Hale Waihona Puke 平 台上 ， 通过 安装 不 同 的软 件来 完成 各 种 通 信 功
能， 其结 构 的基本 特 征 之 一 就是 使数 模 变 换 尽 量
Ｄｅ ｉ ｎ ｏ ｇ ・ ｆ ｃｅ ｃ ｇ ｔ ｌＤｏ ｓｇ ｆ Ｈｉ ｈ－ ｉ ｉｎ ｙ Ｄｉ ｉａ ｗｎ－ ｎ ｅ ｓｏ ｓ ｄ ｏ Ｅｆ － Ｃｏ ｖ ｒ ｉ ｎ Ｂａ ｅ ｎ ＦＰＧＡ Ｌ ｉ ， Ｕ Ｑｎ ＷＡ Ｇ Ｇ ｎ ， Ａ ａ ｇｊ ｇ ｇ Ｎ ａ ｇ Ｈ Ｎ Ｆ ｎ— ｎ ｉ
器、 数字 本振 、 取 和 低 通 滤 波器 组 。数 字 本 振 、 抽 数 字 混 频 可 由采 用 Ｃ Ｒ Ｉ Ｏ Ｄ Ｃ算 法 的数 控 振 荡 器
基 于 Ｆ Ｇ 的高效 数 字 下变 频 设 计 ＰＡ
卢 卿， 王 钢 ， 方 景 韩
（ 防 科 技 大 学 电 子 科 学 与 工 程 学 院 ， 沙 ４０７ ） 国 长 １０ ３
摘 要 ： 绍 了 一 种 高 效 数 字 下 变 频 的 实现 方 法 ， 点 介 绍 采 用 坐 标 转 换 数 字 计 算 机 （ Ｏ Ｄ Ｃ 介 重 Ｃ Ｒ Ｉ） 在 实 现 Ｎ Ｏ 的 同 时 也 完 成 了混 频 器 功 能 。 改 进 了 滤 波 器 组 结 构 ， 减 少 资 源 消 耗 的 同 时 ， Ｃ 在 实
电 子 信 息对 抗技 术 ・ ２ 第 ５卷
卢
卿， 王
钢 ， 方 景 韩
２１ ００年 ５ 第 ３期 月
基于 ＦＧ Ｐ Ａ的 高 效 数 字 下 变 频 设 计
基于FPGA的超宽带数字下变频设计
１ 引 言
随 着 雷 达 应 用 需 求 的 提 高和 数 字 信 号 处 理 技 术 的 迅 速 发 展 ，对 雷达 接 收 系 统 的设 计 也越 来越希望符合软件无 线电的设计思想 ，即将Ａ Ｄ Ｃ 尽可能靠近天线 ，将接 收到的模 拟信号尽早数
字化 。 数 字 化 的 中 频信 号 通 常 基 于Ｆ Ｐ Ｇ Ａ 实现 数 字 下 变 频 获 得 基 带 Ｉ ／ Ｑ 信 号 ， 但 随 着 信 号 载 频 和 带 宽 的不 断提 高 ， 也 需 要 更 加 高 速 的 Ａ Ｄ Ｃ 完 成 信 号 采 样 ，于 是 对 数 字 下 变频 的 处 理 要 求 也 越 来 越 高 。在 超 宽 带 雷 达 接 收 系 统 中 ， 高速 的 数 据 率 使 得 基 于 Ｆ Ｐ Ｇ Ａ 的宽 带 数 字 下 变 频 算 法 己 不 再 适 合 采 用 传 统 的 串 行 结 构 实 现 ，本 文 介 绍 了一 种 基 于 并 行 多 相 滤 波 结 构 的 超 宽 带 数 字 下 变 频 设 计 方法 ， 其 并 行 的 流 水 处 理 方 式 使 得 高 速 数 据 无 需缓 存 ， 处理 带 宽 也 相 应 大 大 提 高 。 ２ ． 设 计原 理 根 据 带 通 采 样 定 理 ，在 数 字 中 频 接 收 系 统 中 采样 率 与 信 号 中频 。满 足 ／ ＝１ ／ （ ２ ） Ｍ－ １
日 （ ｚ ） ：∑ ｈ （ ｎ ） ｚ
月－
设Ｄ 为信 号 抽 取 倍 数 ， 此式 展 开 后 得 到 ：
Ｄ－ Ｊ ＋ ∞ Ｄ－ １ － 嘲
—４ ０ ０ Ｍ Ｈ Ｉ Ｄ Ｄ Ｒ ＿； ｌ ｏ ０ Ｍ Ｈ
图 ２ 高 一２ ０ ０ ＭＨ ｍ ｌ Ｉ ￣ Ｘ ４
基于改进型Cordic算法数字下变频FPGA实现
基于改进型Cordic算法数字下变频FPGA实现
余捷;杜栓义;何纬
【期刊名称】《电子科技》
【年(卷),期】2008(21)2
【摘要】提出了一种基于Cordic算法的数字下变频方法,阐述了Cordic算法的基本原理,为了提高运算速度和减小精度,文中重点叙述了改进型的Cordic算法原理,并通过原理进行了FPGA设计,最后给出了Quartus Ⅱ仿真结果,并在Matlab中得到了验证.
【总页数】5页(P63-67)
【作者】余捷;杜栓义;何纬
【作者单位】西安电子科技大学,ISN国家重点实验室,陕西,西安,710071;西安电子科技大学,ISN国家重点实验室,陕西,西安,710071;西安电子科技大学,ISN国家重点实验室,陕西,西安,710071
【正文语种】中文
【中图分类】TN911
【相关文献】
1.基于CORDIC算法数字下变频的FPGA实现 [J], 任全会;于彦峰
2.基于改进型CORDIC算法和FPGA的DDS实现 [J], 聂伟;饶金玲
3.改进型CORDIC算法及FPGA的实现 [J], 辛艳;李环
4.应用于数字下变频中CORDIC算法的FPGA实现 [J], 闫温合;胡永辉;李瑾琳;何
在民;吴成英;赵坤娟
5.一种改进型CORDIC算法的FPGA实现 [J], 张建斌;梁芳;刘乃安
因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的宽带数字接收机变带宽数字下变频器设计
Ｋ ｙ ｗｏｄ ｅ ｒｓ： ｖ ｒ ｂｅ ｂ ｎ ｗ ｄｈ； Ｃ ； ｏｙ ｐ ａ ｅ ｆ ｔｒ； Ｐ ａｉ ｌ — ａ ｄ ｉｔ ＤＤ ｐ ｌ — ｈ ｓ ｌ ａ ｉ ｅ Ｆ ＧＡ
Ａｂ ｔａ ｔ Ｄｉｉ ｌ ｄ ｗｎ— ｏ ｖ ｒｅ ｓ ａ ｍｐ ｒ ｎ ａ ｔ ｏ ｉ ｅ ａ ｄ ｉ ｉ ｌ ｅ ｅ ｖ ｒ ．Ｔ ｅ ｖ ｒ ｂｅ— ａ ｄ ｉ ｔ ｄ ｇｔｌ ｄ ｗ ｓ ｒ ｃ ： ｇｔ ｏ ａ ｃ ｎ ｅｔ ｒ ｉ ｎ ｉ ｏ ａ ｔ ｐ ｒ ｆ ｗ ｄ ｂ ｎ ｄｇ ｔ ｒｃ ｉｅ ｓ ｈ ａ ｉ ｌ ｂ ｎ ｗ ｄ ｈ ｉ ｉ ｏ ｎ－ｃ ｎ ｔ ａ ａ ａ ｏ—
ｖｒ ｒ（ Ｂ－ Ｄ ）ｗ ｉ ｓ ｓ ｉ ｂｅ ｆ ｉ ｂ ｎ ｉ ｔ ｅ ｅｖ ｒ ｓ ｉ ｐｅ ｅ ｔ ｎ Ｆ Ｇ ｈｐ Ｓｒｔ ＩＥ ２ ６ Ｆ ７ Ｃ ． ｈ Ｂ— ｅ ｅ Ｖ Ｄ Ｃ ， ｈｃ ｉ ｕｔ ｌ ｏ ｗ ｄ ａ ｄ ｄ ｉ ｌｒｃ ｉｅ ，ｉ ｍ ｌｍ ｎｅ ｉ Ｐ Ａ ｃ ｉ ｔ ｉ Ｉ Ｐ Ｓ ０ ６ ２ ４ Ｔ ｅ Ｖ ｔ ｈ ａ ｒ ｅ ｇａ ｄ ａｘ
变 带 宽 数 字 下 变 频 器 （ — Ｃ） 以 对 多 种 带 宽 的 ＶＢ ＤＤ 可 输 人 信 号 进 行 处 理 ， 此 在 雷 达 、 信 、 子 侦 察 等 领 域 因 通 电 有 广 泛 应 用 。 商 用 数 字 下 变 频 器 ， Ｉｔｒ ｌ 司 单 通 道 如 ｎｅｓ 公 ｉ
ＤＤＣ ｃ ｍｂｉ ｓ ｈ ａ ｖ ｎ ａ ｅ ｏ ｔａ ｉｉｎａ ｄ ｇｔｌ ｏ ｎｅ ｔ ｅ ｄ ａ ｔ ｇ ｓ ｆ ｒ ｄ ｔｏ ｌ ｉ ｉａ ｄｏ ｗｎ —ｃ ｎｖ ｒ ｉｎ ｒ ｈｉ ｔ ｒ ｓ ｎ ｐｏｙ—ｐｈ ｓ ｆｌｅ ａ ｃ ｔｃ ｕ ｅ ， ｒ ａｉｅ ｅｆ— ｏ ｅ ｓｏ ａ ｃ ｔ ｕ ｅ ａ ｄ ｅｃ ｌ ａ ｅ ｉ ｔ ｒ ｒ ｈｉ ｔ ｒ ｓ ｅ ｌｚ ｓ ｆ ｅ ｉ
基于FPGA的多通道数字信号下变频器设计
ｐｏ ｅｓ ｏ Ｉ ｓｇ ａ ｂ ｆｒ ｔｅ ｂ ｓ ｂ ｎ ｐｏ ｅｓ ｒｃ ｓ ｆ Ｆ ｉｎ ｌ ｅｏｅ ｈ ａｅ ａ ｄ ｒｃ ｓ
ｗｈ ｃ ｏｌｗｓ Ａ Ｄ ｃ ｎ ｅ ｓ ｎ ｉ ｒ ｌｓ ｏ ｉｈ ｆ ｌ ｏ ／ ｏ ｖ ｒｉ ｎ ｗｉ ｅ ｓ ｃ ｍｍｕ ｉａ ｉｎ， ｅ ｐ ｐ ｒ ｐ ｔ ｆ ｒ ａ ｄ ａ ｎ ｗ ｉ ｅ ｆ ｕ ｉ ｚｎ ｈ Ｐ ｏ ｅ ｎｃ ｔ ｏ ｔ ａ ｅ ｕ ｓ ｏ ｗ ｒ ｅ ｄ ａ ｏ ｔ ｉｉｇ ｔ ｅ Ｆ — ｈ ｌ ＧＡ ｔ ｅ ｌ ｅ ｍｕ ｔ ｃ ａ ｎ ｌ ｄ ｇｔｌ ｓｇ ａ ｏ ｒａ ｉ ｌ — ｈ ｎ ｅ ｉｉ ｉ ｎ ｌ ＤＤＣ ｚ ｉ ａ ，Ｔ ｒ ｕ ｈ ａ ａｙ ｉ ｇ ｔ ｅ ｆａ ｕ ｅ ｎ ｅｆ ｒ ｎ ｅ ｆ ＣＩ ｌ ｒ ， ｈ ｏ ｇ ｎ ｚｎ ｈ ｅ ｔ ｒ ｓ ａ ｄ ｐ ｒ ｍａ ｃ ｓ ｏ Ｃ ｆ ｔ ｓ ｌ ｏ ｉ ｅ ＨＢ ｆ ｔ ｒ ｎ ｈ ｐ ａ ｅｆｌ ｒ ｗｅ ｃ ｍｂｎ ｈ ｍ ｉ ｅ ｉ ｔ ｒ ｎ ｅ ｉ ｔ ｈ ／ ａａ ｔ ｕ ｅ ｕ ｉｇ ｔ ｅ ｌ ｓ ａ ｄ ｍｕ ｉ ｈ ｓ — ｔ ， ｏ ｉ ｅ ｔ ｅ ｗ ｔ ｄ ｃｍａ ｏ ｓ ａ ｄ ｄ ｃ ｍａ ｅ ｔ ｅ Ａ Ｄ ｄ ｔ ，ｈ ｓ ｒ ｄ ｃ ｎ ｈ ｉ ｅ ｉ ｅ ｈ ｄ ｇｔ ｌ ｓ ｎ ｌｒ ｔ ｎ ｈ ｏ ｄ ｏ Ｐ ｗｈ ｎ ｐ ｏ ｅ ｓ ｇ ｔ ｅ ｂ ｓ ａ ｄ ｓｇ ａ ．Ｉ ｈ ａ ｅ ， ｙ ｍａ ｉ ｇ ｕ ｅ ｏ ｌ ｉｉ ｉ ａ ａ ｅ ａ ｄ ｔ ｅ ｌ ａ ｆ ＤＳ ｅ ｒ ｃ ｓ ｉ ｈ ａ ｅ ｂ ｎ ｉｎ １ ｎ ｔ ｅ ｐ ｐ ｒ ｂ ｋ ｎ ｓ ｆ± ａ ｇ 计 Ｐ
杨 宏 宇 ｌｌ 姜 鲁 鹏 ｍ 惠 彬 ａｂ ，， ，
数字下变频器的设计及实现
X (t) X (n)
AD
CIC
补偿 FIR
FIR
CIC
补偿
FIR
FIR
sin(0n)
解放军理工大学通信工程学院 9
二、数字下变频器的Matlba设计
1、UHF波段战术电台数字下变频器设计指标
设计内容
中频频率 AD采样速率 信号带宽 基带采样速率 通带波动 阻带截止频率 阻带衰减 CIC滤波器混叠抑制
步骤三：确定各级滤波器设计参数
➢ CIC滤波器：抽取率、级数 ➢ 补偿滤波器和FIR滤波器：抽取率、阶数及系数
解放军理工大学通信工程学院 11
二、数字下变频器的Matlba设计
பைடு நூலகம்
3、CIC抽取滤波器设计
➢ 抽取对数字频谱的影响分析
X
D (e
j )
1 D
D1 l0
X [e
] j(2l)/ D
解放军理工大学通信工程学院 22
0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2 Frequency (MHz)
二、数字下变频器的Matlba设计
实验设计指标
设计内容 中频频率 AD采样速率 信号带宽 基带采样速率 通带波动 阻带截止频率 阻带衰减 CIC滤波器混叠抑制
0.01 通带截止频率处衰减值
60 阻带截止频率处衰减值
1.44MHz 滤波器输入采样速率
解放军理工大学通信工程学院 17
二、数字下变频器的Matlba设计
4、CIC补偿滤波器设计
Magnitude Response (dB) 0.8
hcic: Quantized
0.6
hcic: Reference
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
用FPGA实现数字下变频
杨力生，谭晓衡，杨士中
(重庆大学 通信工程学院，重庆 400044)
摘 要：在接收信号的数字化、软化的实现中，数字下变频起着重要的作
用。本文首先介绍了数字下变频的组成结构，然后详细分析了数字下变频的工作
原理，描述了在实现数字下变频时，设计方案所采用的高效滤波器——CIC滤波
器和多相抽取滤波器的结构和原理。最后，用通过Simulink对数字下变频的性
能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统，用测试电
路实测了数字下变频的性能。
关键词：数字下变频器；FPGA；CIC数字滤波器；多相滤波器
Realize Digital Downconversion by FPGA
YANG Li-sheng, TAN Xiao-heng, YANG Shi-zhong
(Communication Engineering School, Chongqing University, Chongqing400044, China)
Abstract: Digital downcoversion plays a key role in the digitized and
software-oriented process of the received signal. First, the architecture of the
digital downconvertor (DDC) is introduced.Then the operational principle of DDC is
analysed.At the same time, the efficient structure of digital filter is described in
which DDC is adopted.Finally, the performance simulation results of the DDC is given
by Simulink, and on this base,the perfomance of DDC is tested with the FPGA devoloping
system of Insight corp.
Keywords: Digital downcovertor; FPGA;CIC digital filter;Polyphase filter
一、序言
在数字接收机中，数字下变频器（DDC）一般执行信道的访问功能。DDC接
收经过高速采样的中频信号，将所需的频带下变为基带。现代基站收发器为了支
持多载波环境或实现下变频，以便将很多窄带信道组合成一个宽带的数字信号，
常常需要大量的DDC。DDC通常位于信号处理链的前端，靠近A/D,一般要求DDC
支持100 MSPS以上的采样率。
数字下变频由数字振荡器、数字乘法器、数字滤波器三部分组成,其组成的
系统框图如图1所示。
二、数字下变频原理
1 正交变换的原理
从频谱上看，数字下变频将输入信号从中频变换到基带。这样的处理由两步
完成：首先是将输入信号与正交载波相乘，然后进行低通滤波衰减不需要的频率
分量.
图2中，PI(f)表示输入中频信号的频谱，PL(f)表示本地载波的频谱，PNF(f)
表示输入乘积下变换的、CIC滤波前的频谱，PF(F)表示输入乘积下变换的、CIC
滤波后的频谱。
相乘处理程序可表示为
式中x(n)是实输入的信号序列;
ω=2πf;
ωI是由数字振荡器产生的正交频率。
下面说明公式(1)的物理含义：
令
同理，有
波器和“窗”函数滤波器的滤波,最后得到的基带信
2CIC滤波器的原理
由于理想低通滤波器无法实现，数字下变频中的低通滤波器是用级联积分梳
状滤波器（CIC）来实现。CIC滤波器可以实现很高的抽取率。图3是一个CIC
抽取滤波器的基本结构图。
从图中可知，CIC滤波器的积分器部分由N级理想的数字积分器组成，全部
数字积分器都工作在采样频率fs下。每级积分器都是一个反馈系数为1的单极
点滤波器，此积分器的传递函数为
CIC滤波器的梳状部分工作在一个较低的频率fs/R，R是积分器速率变换因
子。梳状部分由N级梳状滤波器组成，以低采样率fs/R为参考，每级微分延迟M
个样本。这个延迟值是控制滤波器频率响应的设计参数。实现时，延迟值M限制
为M=1或2。以高速采样速率fs为参照，单级流状滤波器的系统传递函数如下：
在积分器和流状滤波器之间是一个数据速率转换器。转换器将最后一级积分
器的输出数据速率从fs降到fs/R(将多余的样本丢弃）。
整个CIC 滤波器的传递函数是所有的积分器滤波器和梳状滤波器共同作用
的结果。以高速数据采样率fs为参照，由式（4）和式（5）可以推出CIC滤波
器的传递函数为
代入式（6）就得到CIC滤波器的频率响应:
如果降频因子R比较大，功率谱响应在一个有限的频率范围内可以近似为
这个近似可以用在许多实际应用中。图4是在N=5、M=l、R=4时CIC滤波器的频
率响应。
式（9）表明在f=1/M的整数倍处传输函数有零点。因此，差分延迟参数M
可被用来控制滤波器零点的位置。图4表明4级CIC滤波器的频率响应，其中差
分延迟M＝1，采样速率转换因子R＝4。当用作抽取器时，区间内
的频率分量将混叠进滤波器的通带内，fc是规定的CIC截止频率。因此，必须确
保CIC的带外电平不会影响需要的频带。
3. “窗函数”滤波器的多相滤波实现
由于CIC滤波器的带内衰落太快，为了保证带宽，需要对CIC的频率特性进
行补偿。补偿滤波器是一个抽取滤波器。一般的内插运算对运算速度的要求相当
高，主要表现为在抽取模型中，低通滤波器h(n)位于抽取算子（↓M）之前，也
就是说低通滤波是在采样率降低之前实现的，其抗混叠数字滤波是在高采样率下
进行的，这无疑大大提高了对运算速度的要求，对实时处理极其不利。所以，在
需要实时处理的情况下，就要采取一些措施以降低运算量。常用的解决方法是采
用多相滤波器结构。
设补偿数字滤波器的传递函数为
图6是“窗”函数滤波器的多相滤波实现结构图。
三、 实验结果
DDC测试电路由3部分组成，如图7所示。信号发生器为Agilent的
E4433BDDC，输出频率为1.9 sin(4.975×106t)和1.9sin(5.015×106t)，而
NCO产生的频率为ej4.95×106t，则DDC输出频率变为1.9sin(0.025×106t)和
1.9sin(0.065×106t),如图8所示。
DDC输入频率为1.9sin(4.95×106t)，1.9cos(4.95×106t)，NCO产生的频
率为，则DDC输出频率变为零，如图9所示。
四、结论
由于数字滤波器很容易实现线性相位，故用数字下变频进行频谱的变换，能
够保证变频之后的频谱相位不发生畸变。
参考文献
［1］Fredric J Harris Digital Recievers and Transmitters Using
Polyphase Filter Banks for Wireless Communications［Ｊ］.IEEE Transactions
on Microwave Theory and Techniques, 2003，51(4):1395~1412.
［2］Intersil corp. Datasheet of HSP50016 Filer Number 3288.7［Z］
［3］程佩青.数字信号处理教程（第二版）［M］北京：清华大学出版社，2001
［4］XilinxcorpDDC IP core datasheet Version1［Z］
［5］IntelcorpSTEL-2000A datasheet［Z］
［6］PP VaidyanathanMultirate digital filters,filters bank,polyphase
networks and applications:A tutorial［Ｊ］. Proceedings of the IEEE ,
1990,78(1):56~93.
［7］Diniz,Paulo Sergio RamirezDigital signal processing: system analysis
and design［M］NY: Cambridge University Press, 2001. 457.
电讯技术