数字电子技术实验报告(学生版)
数电实验报告总结
数电实验报告总结相关热词搜索:数电实验报告电子时钟数电实验报告闹钟大一数电实验报告八扬州大学数电实验报告篇一:上海大学数字电路实验报告数字电路实验报告实验名称加法器班级机械10班学生姓名张俊楠学号所在专业上海大学二? 年月日篇二:数电实验课程设计总结报告(电子表)数字电路课程设计数字定时器:课程设计任务书:)集成数字定 1时器 2)技术指标1、设计一个数字定时器，要求它具有数字钟的功能，又可以按预定时刻发出控制信号对被控对象实施开关控制2、时钟功能:具有24小时计时方式，显示时、分、秒。
计时范围要求自00点00分00秒到23点59分59秒3、要求具有校时电路，可对小时、分、秒分别校准。
4、可以同时设置四个以上的预定时刻，时刻的预选以5分钟为单位。
、被控对象在 5达到预选时刻后，电铃连续响10秒，而监听器在10秒内断续鸣叫5次，即想一秒停一秒。
集成数字定时器的组成和工作原理数字定时器一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成，其基本逻辑功能框图如下所示:数字电子钟的基本组成:振荡器振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。
如果精度要求不是很高的话我们可以采用由集成逻辑门与RC组成的时钟源振荡器。
一般而言，选用石英晶体振荡器所选用的晶振频率为32768Hz,再通过15级2分频集成电路得到1Hz的标准秒脉冲。
分频器振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率来决定。
其功能主要有两个:一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。
计数器有了“秒”信号了就可以根据60秒为一分，60分为一小时，24小时为一天的进制，分别选定没“秒”、“分”、“时”的计数器。
数字电子技术实验报告
数字电子技术实验报告实验报告课程名称数字电子技术实验项目门电路逻辑功能及测试、译码器及其应用、时序电路测试及研究、集成计数器及其应用项目一门电路逻辑功能及测试一、实验目的1、熟悉门电路的逻辑功能。
2、熟悉数字电路实验装置的结构、基本功能和使用方法。
二、实验原理用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路。
常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。
基本逻辑门可以分为分立器件电路和集成电路（Integrated Circuit,简称IC）两类。
用二极管、三极管和电阻等分立元器件组成的基本逻辑门电路即是分立器件电路。
随着集成电路制造工艺的日益完善，集成电路得到广泛应用。
集成基本逻辑门电路是最简单、最基本的数字集成元件，是构成各种复杂数字电路的基本逻辑单元，任何复杂的组合电路和时序电路都可用基本逻辑门通过适当的组合连接而成。
掌握各种基本逻辑门电路的逻辑功能、工作原理和电气特性，对于正确使用数字集成电路是十分必要的，是数字技术工作者所必备的基本功之一。
门电路的逻辑函数式分别为：与门Y =A·B或门Y =A＋B非门Y =与非门Y =与非门Y =或非门Y =异或门Y =A⊕B与或非门Y =与门的逻辑功能为“有0 则0 ，全1 则1”；或门的逻辑功能为“有1则1 ，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1 ，全1 则0”；或非门的逻辑功能为“有1 则0 ，全0 则1”；异或门的逻辑功能为“不同则1 ，相同则0”。
三、实验内容及步骤实验前先检查实验箱电源是否正常。
然后选择实验用的集成电路连好线，特别注意Vcc 及地线不能接错。
线接好后经检查无误方可通电实验。
1、集成与非门74LS20的逻辑功能测试选用74LS20一只。
74LS20为双4输入与非门, 即在一块集成块内含有二个互相独立的与非门,每个与非门有4个输入端。
数字电子技术实验报告(三)
数字电子技术实验报告（三）
号
实验一：利用74LS153结合74LS00与非门实现表决逻辑
一、实验内容
某导弹发射场有正副指挥员各一名，操作员两名，当正副指挥员同时发出命令时，只要两名操纵员中有一人按下按钮，即可产生一个点火信号，将导弹发射出去，请设计一个组合逻辑电路。
完成点火信号的控制，写出函数式，列出真值表，画出实验图。
二、实验分析
用12,A A 分别表示正副指挥员发出的命令，12,B B 表示两名操纵员给出的控制信号，其中“1”表示给出点火指令，“0”表示不给出点火指令；Y 表示点火信号，且“1”表示点火成功。
则函数式为：()1212Y A A B B =+。
可列真值表如下：
对真值表降维，可得出：
三、搭建电路
实验电路如下图所示：
实验二：利用74LS153与74LS00与非门实现全加器一、实验内容
利用74LS153与74LS00与非门实现全加器。
二、实验分析
列出全加器真值表如下：
对真值表进行降维，可得：
三、搭建电路
实验电路如下图所示：。
数字电子技术实验报告
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
广州大学数电实验报告TTL集成逻辑门的逻辑功能与参数测试
广州大学数电实验报告TTL集成逻辑门的逻辑功能与参数测试附件2：广州大学学生实验报告开课学院及实验室：年月日年级、专学院机电学院姓名学号业、班实验课程名称数字电子技术实验成绩指导实验项目名称TTL集成逻辑门的逻辑功能与参数测试教师一、实验目的二、实验原理三、使用仪器、材料四、实验步骤五、实验过程原始记录(数据、图表、计算等)六、实验结果及分析一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理TTL与非门的主要参数(1)低电平输出电源电流ICCL和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。
通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。
器件的最大功耗为PCCL＝VCCICCL。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
ICCL和ICCH测试电路如图5－2－2(a)、(b)所示。
[注意]：TTL电路对电源电压要求较严，电源电压VCC只允许在＋5V±10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。
(a) (b) (c) (d)图5－2－2 TTL与非门静态参数测试电路图(2)低电平输入电流IiL和高电平输入电流IiH。
IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。
在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。
IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。
数字电子技术实验报告
专业：班级：学号：姓名：指导教师：电气学院实验一集成门电路逻辑功能测试一、实验目的1.考证常用集成门电路的逻辑功能 ;2.熟习各样门电路的逻辑符号 ;3.熟习 TTL 集成电路的特色，使用规则和使用方法。
二、实验设施及器件1.数字电路实验箱2.万用表3.74LS00 四 2 输入与非门 1 片74LS86 四 2 输入异或门 1 片74LS11 三 3 输入与门 1 片74LS32 四 2 输入或门 1 片74LS04 反相器 1 片三、实验原理集成逻辑门电路是最简单，最基本的数字集成元件，当前已有种类齐备集成门电路。
TTL集成电路因为工作速度高，输出幅度大，种类多，不宜破坏等特点而获取宽泛使用，特别对学生进行实验论证，采纳 TTL 电路较适合，所以这里使用了 74LS系列的 TTL 成路，它的电源电压为5V+10%,逻辑高电平“1”时＞ 2.4V ，低电平“ 0”时＜ 0.4V 。
实验使用的集成电路都采纳的是双列直插式封装形式，其管脚的辨别方法为：将集成块的正面（印有集成电路型号标志面）对着使用者，集成电路上的表记凹口左，左下角第一脚为 1 脚，按逆时针方向次序排布其管脚。
四、实验内容㈠依据接线图连结，测试各门电路逻辑功能1.利用 Multisim画出以74LS11为测试器件的与门逻辑功能仿真图以下按表 1—1 要求用开关改变输入端 A,B,C 的状态，借助指示灯观察各相应输出端F 的状态，当电平指示灯亮时记为 1，灭时记为 0，把测试结果填入表 1—1 中。
表1-1 74LS11 逻辑功能表输入状态输出状态A B C Y00000010010001101000101011001111悬空111悬空0002.利用 Multisim画出以74LS32为测试器件的或门逻辑功能仿真图以下按表 1—2 要求用开关改变输入端A,B 的状态，借助指示灯观察各相应输出端F 的状态，把测试结果填入表 1—2 中。
数字电子技术实训报告
实训（习）报告课程名称：数字电子技术综合实训专业：电子信息工程班级学号：1430170208学生姓名：孙菁菁指导教师：张可菊成绩：完成日期：2016 年1 月10 日任务书实训（习）题目：数字电子技术综合实训实训（习）目的：1、学习电子焊接技术，实践电路的焊接；2、学习电路的布局与布线设计；3、学习电子装置的组装、焊接与调试；4、学习电子电路简单故障的处理。
5、掌握数字电路的综合应用；实训（习）内容：1、电子焊接技术练习；2、电子产品的组装、焊接与调试。
3、设计制作电子秒表和警笛电路。
实训（习）要求：1、掌握电子焊接技术；2、电子产品的布局合理，布线规范；3、电子产品的焊接良好；4、能够正确调试电子产品；5、能够正确规范组装电子产品；6、制作的电子产品技术指标达到要求；7、提交完整的实训报告。
1 电子秒表1.1 电子秒表电路电子秒表电路如图1.1所示。
图1.1 电子秒表电路图1.2电子秒表的工作原理电子秒表的工作原理如图1.1所示。
按功能分为四个单元电路，时钟发生器、计数与译码显示电路、清零电路和秒表启动与停表电路。
1.2.1时钟发生器图1.2为用的555定时器构成的多谐振荡器。
为计数器提供计数脉冲。
多谐振荡器的振荡频率公式为f0=1/0.7(R5+2R6)C1多谐振荡器的振荡频率设计为1HZ，即产生秒脉冲。
其中R1、R2为47KΩ，C1为10uF。
f0=1/0.7(R5+2R6)C1=1/0.7(47+2×47)103×10×10-6≈1HZ555定时器引脚图如1.3所示。
图1.2 时钟发生器图1.3 555定时器的引脚图1.2.2.计数与译码显示电路图1.4为用十进制计数器CD4518与显示译码器CD4511构成的计数与译码电路。
图1.4 计数与译码显示电路由1片计数器CD4518组成二位十进制计数器，计数器CD4518包含有两个独立的十进制计数器1和2，十进制计数器1为秒表的个位，十进制计数器2为秒表的十位，各级计数器之间的进位方式为个位计数器输出的最高位IQ4为后级十位计数器的2EN端输送计数脉冲信号。
数字电子技术实验报告
数字电子技术实验报告数字电子技术学生实验报告学院电子信息学院专业电气工程及其自动化班级电气一班学生姓名鞠路吉学号 1040304103实验二：题目2：2位二进制乘法器程序段：module mult_2(ain,bin,out);input[1:0]ain,bin;output[3:0]out;assign out=ain*bin;endmoduleRTL图：仿真波形图：实验四：题目1:2位全加器的设计程序段：module adder2(cout,sum,ain,bin,cin); input [1:0]ain,bin;input cin;output cout;output [1:0] sum;assign{cout,sum}=ain+bin+cin; endmoduleRTL图：仿真波形图：引脚锁定：题目2：BCD-7段LED译码器，共阳极数码管0-亮程序段：module decode(a,b,c,d,e,f,g,D3,D2,D1,D0);output a,b,c,d,e,f,g;input D3,D2,D1,D0;reg a,b,c,d,e,f,g;always @(D3 or D2 or D1 or D0)begincase({D3,D2,D1,D0})4'd0:{a,b,c,d,e,f,g}=7'b0000001; 4'd1:{a,b,c,d,e,f,g}=7'b1001111; 4'd2:{a,b,c,d,e,f,g}=7'b0010010; 4'd3:{a,b,c,d,e,f,g}=7'b0000110; 4'd4:{a,b,c,d,e,f,g}=7'b1001100; 4'd5:{a,b,c,d,e,f,g}=7'b0100100; 4'd6:{a,b,c,d,e,f,g}=7'b1100000; 4'd7:{a,b,c,d,e,f,g}=7'b0001111; 4'd8:{a,b,c,d,e,f,g}=7'b0000000; 4'd9:{a,b,c,d,e,f,g}=7'b0000100; default:{a,b,c,d,e,f,g}=7'b1111111; endcaseendendmoduleRTL图：仿真波形图：引引脚锁定：题目3：设计一个7位奇偶校验电路程序段：module check(a,b); input[6:0]a;output b;reg b;always@(a)begincase(^a)1'd0:b=0;1'd1:b=1;endcaseendendmoduleRTL图：仿真波形图：引脚锁定：题目4：数字比较器，设计4位二进制数字比较器程序段：module compare_4bit(a,b,ma,mb,me); input[3:0]a,b;output ma,mb,me;reg ma,mb,me;always@(a or b)if(a==b)beginma=0;mb=0;me=1;endelse if(a>b)beginma=1;mb=0;me=0;endelsebeginma=0;mb=1;me=0;endendmoduleRTL图：仿真波形图：引脚锁定：:题目5：三态门电路与总线缓冲器程序段：module mytri(din,d_en,d_out); input din;input d_en;output d_out;assign d_out=d_en?din:'bz; endmodulemodule trist(din,d_en,d_out);input din;input d_en;output d_out;mytri u_mytri(din,d_en,d_out);endmoduleRTL图：仿真波形图：引脚锁定：题目6：设计一个具有算术运算和逻辑运算的8位ALU 程序段：module alu_8(a,b,select,c,z,ov,ro,ri);input[7:0]a,b;input[2:0]select;output c,z,ov;reg c,z,ov;output[7:0]ro,ri;reg[7:0]ro,ri;always@(a or b or select)begincase(select)3'b000:{c,ri}=a+b;3'b001:{c,ri}=a-b;3'b010:{c,ri}=a*b;3'b011:{c,ri}={a/b,a%b};3'b100:{c,ri}=a&&b 3'b101:{c,ri}=a||b; 3'b110:{c,ri}=!a;3'b111:{c,ri}=a^b; endcaseendendmoduleRTL图：仿真波形图：引脚锁定：题目7：简易计算器的设计程序段：module jsq(a,b,c,out); input[7:0]a,b;input[1:0]c;output[15:0]out;reg [15:0]out;reg[7:0]out1,out2;always@(a,b,c,out)case(c)2'b00:out=a+b;2'b01:out=a-b;2'b10:out=a*b;2'b11:beginout1=a/b;out2=a%b;out={out1,out2};end default:;endcaseendmoduleRTL图：仿真波形图：引脚锁定：实验五：题目1：N进制加法计数器设计(N=学号+5)程序段：module CNT8(CLK,ENABLE,RESET,FULL,Q); input CLK,ENABLE,RESET;output FULL;output [3:0] Q;reg[3:0] QINT;always @(posedge RESET or posedge CLK) beginif(RESET)QINT=4'B0000;elseif(ENABLE)beginif(QINT==7)QINT=4'B0000;elseQINT=QINT+4'B1;endendassign Q=QINT;assign FULL=(QINT==7)?1'B1:1'B0; endmoduleRTL图：仿真波形图：引脚锁定：题目2：含并行置位的8位移位寄存器设计程序段：module div(clk,co,mod,d,q,co); input clk,ci;input[2:0]mod;input[7:0]d;output[7:0]q;output co;reg co;reg[7:0]lat;always@(posedge clk)begincase(mod)3'b001:beginco<=lat[7];lat[7:1]<=lat[6:0];lat[0]<=ci;end3'b010:beginco<=lat[0];lat[6:0]<=lat[7:1];lat[7]<=ci;end3'b100:lat[7:0]<=lat[7:0];default:lat<=lat;endcaseendassign q[7:0]<=lat[7:0]; endmoduleRTL图：仿真波形图：引脚锁定：题目3：数控分频器的设计程序段：module div(clk,d,fout); input clk;input[7:0] d;output fout;reg fout,full;reg[7:0]cnt;always@(posedge clk) beginif(cnt==8'b11111111) begincnt<=d; full<=1;endelsebegincnt<=cnt+1;full<=0;endendalways@(posedge full) beginfout<=~fout;endendmoduleRTL图：仿真波形图：引脚锁定：题目4：16位定时/计数器的设计moduleqq(clk1,clk2,clk3,clk4,reset,b,d,datain,dataout,clkout,clktime);input clk1,clk2,clk3,clk4,reset;input[1:0]b,d;input[15:0]datain;output[15:0]dataout;output clkout,clktime;reg[3:0]cnt,e;reg[15:0]cnt3,dataout;reg clk0,clkout,clktime;always@(b)begincase(b)00:clk0<=clk1;01:clk0<=clk2;10:clk0<=clk3;11:clk0<=clk4;endcaseendalways@(posedge clk0)begincase(d)00:e<=4'b1; 01:e<=4'd3;10:e<=4'd7; 11:e<=4'd15;endcaseif(reset) clkout<=0;if(cnt==e)begincnt<=0;clkout<=~clkout;endelse cnt<=cnt+1;endalways @(posedge clkout) beginif(reset) clktime<=0;else if(cnt3==16'h1111) begincnt3<=datain; clktime<=1; endelsebegincnt3<=cnt3+1;clktime<=0;enddataout<=cnt3;endendmoduleRTL图：仿真波形图：引脚锁定：。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期实验项目 实验一 TTL 逻辑门电路 和组合逻辑电路一、实验目的1．掌握TTL “与非”门的逻辑功能。
2．学会用“与非”门构成其他常用门电路的方法。
3．掌握组合逻辑电路的分析方法与测试方法。
4．学习组合逻辑电路的设计方法并用实验来验证。
二、预习内容1．用74LS00验证“与非”门的逻辑功能Y 1=AB 2．用“与非”门（74LS00）构成其他常用门电路Y 2=A Y 3=A+B=B A Y 4=AB B AB A实验前画出Y 1——Y 4的逻辑电路图，并根据集成片的引脚排列分配好各引脚。
3.画出用“异或”门和“与非”门组成的全加器电路。
（参照实验指导书P.128 图3-2-1）并根据集成片的引脚排列分配好各引脚。
4．设计一个电动机报警信号电路。
要求用“与非”门来构成逻辑电路。
设有三台电动机，A 、B 、C 。
今要求：⑴A 开机，则B 必须开机；⑵B 开机，则C 必须开机；⑶如果不同时满足上述条件，则必须发出报警信号。
实验前设计好电动机报警信号电路。
设开机为“1”，停机为“0”；报警为“1”，不报警为“0”。
（写出化简后的逻辑式，画出逻辑图及引脚分配）三、实验步骤1． 逻辑门的各输入端接逻辑开关输出插口，门的输出端接由发光二极管组成的显示插口。
逐个测试逻辑门Y 1-Y 4的逻辑功能，填入表1-1表1-12． 用74LS00和74LS86集成片按全加器线路接线，并测试逻辑功能。
将测试结果填入表 1-2。
判断测试是否正确。
图中A i 、B i 为加数，C i-1为来自低位的进位；S i 为本位和，C i 为向高位的进位信号。
表1-23.根据设计好的电动机报警信号电路用74LS00集成片按图接线，并经实验验证。
将测试结果填入表1-3。
表1-3四、简答题1．Y4具有何种逻辑功能？2．在实际应用中若用74LS20来实现Y=AB时，多余的输入端应接高电平还是低电平？3．在全加器电路中，当A i=0，S i*=1，C i=1时C i-1=？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验二 组合逻辑电路的设计一、实验目的1．掌握用3线- 8线译码器74LS138设计组合逻辑电路。
2．掌握用8选1数据选择器74LS151设计组合逻辑电路。
3．掌握用4位并行加法器74LS283设计组合逻辑电路。
二、预习内容实验前设计好电路。
（写出输出的逻辑函数式，画出逻辑图及引脚分配）1． 用3线- 8线译码器74LS138和门电路设计1位二进制全减器电路。
设：被减数为A i ，减数为B i ，来自低位的借位C i-1；两数之差S i ，向高位的借位信号C i2．用8选1数据选择器74LS151设计用3个开关控制一个电灯的逻辑电路。
要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。
设：3个开关的状态分别以A 、B 、C 表示，取1代表开关闭合，取0代表开关断开。
用Y代表灯的状态，取1代表灯亮，取0代表灯灭。
从ABC=000时Y=0这个状态开始。
3．用4位并行加法器74LS283设计一个将余3代码转换成8421的二–十进制代码的电路。
三、实验步骤1． 按照设计好的全减器电路接线，测试逻辑功能并将测试结果填入表2-1。
判断测试 结果是否正确。
2． 按照设计好的开关控制电路接线，并经实验验证。
将测试结果填入表2-2。
表2-2 3．按照设计好的二–十进制代码的电路接线，并经实验验证。
将测试结果 填入表2-3。
四、简答题 1． 通过实验你觉得用小规模集成电路和中规模集成电路来设计组合逻辑电路哪个更方便些？ 2． 能否以一片74LS151为核心来设计全加器？ 3． 以74LS138和门电路来设计全减器，选用TTL 或CMOS 门电路那种更合适？数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验三 触发器的逻辑功能测试一、实验目的1)．测试双JK 触发器74LS76的逻辑功能。
2)．测试双D 触发器74LS74的逻辑功能。
3)．JK 触发器转换成D 触发器和T 触发器。
二、预习内容1．双JK 触发器74LS76的逻辑功能的测试。
2．双D 触发器74LS74的逻辑功能的测试。
3. 画出由JK 触发器构成D 的触发器、T 触发器的电路图及由D 触发器构成的T ′触发器的电路图。
并标出芯片引脚号。
（参考实验指导书）三、实验步骤1．从74LS76中任选一个JK 触发器，将其D R 、D S 、J 、K 端接逻辑开关输出插口，CP 端接单次脉冲源，Q 端接至逻辑电平显示输入插口。
按表3-1测试其逻辑功能并记录结果。
2．从74LS74中任选一个D 触发器，按表3-2测试其逻辑功能并记录结果。
方法同上。
3．用74LS76构成D 触发器，T 触发器，用74LS74构成T ′触发器。
将工作过程记录于表3－3、表3－4中。
表3-1 表3-2表3－3 T 触发器表3－4 T ′触发器四、简答题 1．在图3-1中经过一个CP 脉冲后，JK 触发器为何种状态？2．用74LS76的JK 触发器转换成的D 触发器与74LS74的D 触发器在工作中有什么不同之处？ 图3-101数字电子技术实验报告开课实验室指导教师班级学号姓名日期实验项目实验四计数器（1）一、实验目的学会用触发器构成计数器的方法。
二、预习内容1．用74LS74构成二进制加法计数器。
画出用D触发器构成四位二进制异步加法计数器的电路图。
（参照实验指导书图3-5-1。
按74LS74引脚排列，标出引脚号。
）图4-12．图4-2是用JK发器构成的N制进制加法计数器，按74LS76引脚排列，标出引脚号。
图4-2 三、实验步骤1．二制进制加法计数器⑴用二片74LS74按图4-1接线，各触发器的DR端接至逻辑开关输出插口，DS端接高电平输出端Q3、Q2、Q1、Q0接逻辑电平显示输入插口。
⑵清零后，逐个送入单次脉冲。
把Q3～Q0的状态填入表4-1。
表4-12．N制进制加法计数器用74LS76按图4-2接线。
清零后，逐个送入单次脉冲，将Q3～Q0的状态填入表4-2。
表4-2四、简答题1．将图4-1作什么样的改变，即可构成四位异步二进制减法计数器？2．图4-2中由JK触发器构成的计数器是几进制计数器？3．以74LS74为核心构成九进制计数器，至少要用几片74LS74？清零RC数字电子技术实验报告开课实验室指导教师班级学号姓名日期实验项目实验五计数器（2）一、实验目的1．学习测试四位二进制计数器74161的逻辑功能。
2．学会用74161构成N进制计数器。
二、预习内容1．74161逻辑功能的测试。
2．以7490为核心用置零法构成八进制计数器。
3．以74161为核心辅以与非门用置数法构成七进制计数器。
实验前设计好电路。
（画出电路图和状态转换图）置零法状态转换图置数法状态转换图三、实验步骤1. 74161的逻辑功能测试⑴将74161的DR、LD、EP、ET、CP及、D3、D2、D1、D0端分别接至逻辑开关输出插口，将、Q3、Q2、Q1、Q0端接至逻辑电平显示输入插口。
⑵按74161的功能表测试功能。
把测试结果填入表5-1中。
3．按设计好的八进制计数器电路接线。
并把Q D、Q C、Q B、Q A分别接到逻辑电平显示输入插口和实验箱上的显示译码器的对应输入口D、C、B、A。
用实验验证，并把结果填入表5-2。
4．按设计好的七进制计数器电路接线。
并把Q3、Q2、Q1、Q0分别接到逻辑电平显示输入插口和实验箱上的显示译码器的对应输入口D、C、B、A。
用实验验证，并把结果填入表5-2。
表5-2四、简答题1．异步置零和同步置零的区别在哪里？2．用置数法构成七进制计数器时，若要用74161的进位输出端作为七进制计数器的进位端，则电路设计时必须包含哪一个状态？3．本实验的时钟触发方式是前沿触发还是后沿触发？S92S91Q D Q AQ C Q BR01R02CP B CP A计数脉冲数字电子技术实验报告开课实验室 指导教师 班级 学号 姓名 日期 实验项目 实验六 555集成电路的应用一、实验目的1．熟悉555电路的各种典型应用。
2．加深理解单稳态触发器、施密特触发器的概念。
3．掌握示波器测量信号频率、测量信号幅度的方法。
二、预习内容1．计算图6－1中555电路组成多谐振荡器的频率、高低电平持续的时间。
填入表6-1。
2．计算图6－3中555电路组成单稳态触发器暂态存在的时间。
填入表6-2。
图6－1 图6－2图6－3四、实验步骤1．将直流稳压电源的输出调整至5伏。
2．将555电路按图6－1联结，组成多谐振荡器。
将555输出端（3脚）接入示波器。
调整示波器，使之显示稳定合适的图像，测量并记录信号频率、幅度。
注意观察在信号的一个周期内，高电平时间持续时间所占的比例（占空比）。
3．将555电路按图6－3联结，组成单稳态触发器。
通电稳定后，借助于实验箱上的LED 发光管观察其稳态输出情况。
4．人工外加触发脉冲，观察其输出情况是否发生变化？发生变化后的状态能否自动返回？用5．将图6－6．将555电路按图6－2联结，组成施密特触发器。
用实验箱上的LED 发光管观察其输出情况。
7．调节多圈电位器W ，使输入电压U i 从零开始逐渐升高，记下输出电压由高电平跳转至低电平（对应指示输出的发光管由亮变灭）时的输入电压值。
8．反向调节多圈电位器W ，使输入电压U i 逐渐下降，记下输出电压由低电平跳转至高电平（对应指示输出的发光管由灭变亮）时的输入电压值。
比较两次测量结果。
四、 数据记录表6-1 多谐振荡器实验数据表6-2 单稳态触发器实验数据表6-3 施密特触发器实验数据R 10K 至实验箱LED发光管2K 至示波器探头C1至实验箱LED发光管 触发信号六、简答题1．按实验线路所组成的555多谐振荡器，在其输出方波信号的一个周期内，高电平时间持续时间和低电平肯定不同。
那个时间长？为什么？2．实验中的555单稳态触发器，触发信号是正脉冲还是负脉冲？它是否属于可重复触发的单稳？即在其进入暂态以后，如果再施与触发信号，是否受后来的触发信号影响，重新开始一次暂态过程？3．用555组成的施密特触发器，从逻辑功能上讲，相当于什么门？。