微电子器件电磁脉冲损伤机理及防护技术研究
电磁脉冲原理
电磁脉冲原理电磁脉冲（Electromagnetic Pulse，简称EMP）是指在极短时间内突发的电磁波。
它可以对电子设备、电力系统、通信系统等产生破坏性影响，甚至对国家安全造成严重威胁。
了解电磁脉冲的原理对于防范和抵御电磁脉冲攻击具有重要意义。
电磁脉冲产生的原理主要源于瞬时大电流和瞬时大电压。
当电流通过导线时，会产生磁场，而当电压施加在导线上时，会产生电场。
当这两者同时存在并且突然改变时，就会产生电磁脉冲。
这种突然改变可以是由雷击、核爆炸、高能电磁脉冲武器等引起的。
电磁脉冲的传播速度非常快，可以达到光速的一半甚至更快。
它可以穿透许多材料，对电子设备产生瞬时高能量的干扰，导致设备损坏或失效。
因此，电磁脉冲被广泛认为是一种极具破坏力的武器。
针对电磁脉冲的危害，人们提出了许多防范和抵御的方法。
其中，最常见的是采用金属屏蔽和电磁兼容设计。
金属屏蔽可以有效地阻挡电磁脉冲的传播，减少其对设备的影响。
而电磁兼容设计则是通过合理的布线和设备选择，降低设备受到电磁脉冲影响的概率。
除了 passi ve 防范措施外，人们还在研究主动抵抗电磁脉冲的方法。
比如，利用超快速开关技术，可以在电磁脉冲来临之前，将设备迅速断开电源，从而避免设备受到损害。
此外，还有一些新型材料和器件被研发出来，可以提高设备对电磁脉冲的抵抗能力。
总的来说，电磁脉冲是一种具有破坏性的电磁现象，对于现代社会的电子设备和通信系统构成了潜在威胁。
了解电磁脉冲的原理，制定有效的防范和抵御措施，对于维护国家安全和社会稳定具有重要意义。
希望通过不断的研究和技术创新，能够更好地保护我们的电子设备和通信系统，避免电磁脉冲带来的损害。
芯片设计中的电磁脉冲兼容与抗扰性技术研究
芯片设计中的电磁脉冲兼容与抗扰性技术研究电磁脉冲（Electromagnetic Pulse，简称为EMP）是一种强烈的辐射脉冲，它可以对电子设备造成严重的干扰甚至破坏。
在现代社会中，我们的生活离不开各种电子设备，而芯片作为电子设备的核心部件之一，其可靠性和抗干扰能力尤为重要。
芯片设计中的电磁脉冲兼容与抗扰性技术研究是为了提高芯片的稳定性和可靠性，确保其在复杂电磁环境下能够正常工作。
电磁脉冲的产生和影响电磁脉冲是由于核爆炸、雷电、电磁脉冲武器等因素导致的，它在短时间内释放出大量电磁能量，形成强烈的辐射脉冲。
这种脉冲电磁辐射会进入到电子设备中，对芯片和其他电子部件造成电压过载、电磁干扰和电磁感应等不利影响，导致设备的故障甚至损坏。
电磁脉冲兼容技术为了防止电磁脉冲对芯片的不良影响，芯片设计师采取了一系列措施来提高电磁脉冲的兼容性。
首先，芯片设计中的电磁脉冲兼容技术包括电路设计和物理布局两个方面。
在电路设计方面，设计师通常会采用防护电路来减轻电磁脉冲的冲击。
例如，引入EMI（电磁干扰）滤波器、电磁屏蔽和电磁辐射保护电路等，以降低电磁脉冲对芯片的影响。
在物理布局方面，合理安排芯片上的元器件和信号线，以减小电磁脉冲的传播路径，提高芯片的抗干扰能力。
其次，芯片设计中的电磁脉冲兼容技术还包括测试和验证。
设计师需要通过严格的测试方法来验证芯片的抗电磁脉冲能力。
例如，可以模拟真实的电磁脉冲环境，对芯片进行辐射测试，以评估其性能和可靠性。
同时，还需要采用合适的抗扰性测试方法来评估芯片的抗扰性能，以确保其在电磁脉冲环境下的可靠工作。
抗扰性技术的研究芯片设计中的抗扰性技术是指提高芯片的抗干扰能力，使其能够在复杂的电磁环境下稳定工作。
在抗扰性技术的研究中，设计师需要考虑以下几个方面。
首先，优化电路设计。
通过合理的电路设计，可以降低芯片对外界干扰信号的敏感度。
例如，可以采用差分信号传输、自适应滤波器和电压供电噪声抑制电路等技术，提高芯片的抗扰性能。
电磁脉冲武器及其防护技术概述
电磁脉冲武器及其防护技术概述作者：汤军伟来源：《中国科技博览》2014年第32期摘要：电磁脉冲武器作为一种具有大规模杀伤性的电子武器，在军事中有着广泛的应用空间。
本文简要介绍了国内外电磁脉冲武器的发展现状，同时，概括了电磁脉冲武器的特点以及工作原理，另外还探讨了电磁脉冲武器的技术难点。
最后，针对电磁脉冲武器的防护提出具体措施。
关键词电磁脉冲武器；特点；防护技术分类号：TP3030引言当前，电子技术广泛应用于各个领域，其中军事领域的电子系统越来越趋于集成化、信息化、智能化。
微电子元件在雷达、导航等设备的运用，提高了军用通信装备的电磁敏感度，一旦某一信息节点遭到损伤破坏，就会导致战场指挥的失灵。
针对目前武器装备的弱点，各国开始大力发展电磁脉冲武器，通过电磁辐射来破坏敌方的仪器以及与电磁有关的武装设备。
我们知道，通信系统是战争中的攻击重点，电磁脉冲武器能够有效控制战场电磁环境，有助于赢得战争的胜利，所以我们认为电磁脉冲武器的出现给当今世界的作战方式带来革命性的改变。
1 电磁脉冲武器定义及其发展1.1 定义电磁脉冲武器是一种新型的具有大规模杀伤性的电子武器，其杀伤性在常规武器与核武器之间，对电子设备有超强的、独特的破坏作用，能够瞬间产生高强度电磁辐射，干扰、破坏一定范围内的信息设备的电子元件，致使其处于无序或停工状态。
1.2 国外发展现状从上个世纪80年代，军事大国美国就已经开始研制电磁脉冲武器，并在海湾战争和伊拉克战争中投入使用，取得满意的作战效果。
随着科技的不断进步，今天，美国已经建立了较为完善的军用电磁防护实验数据库，并确立了相关的标准。
而同样作为军事强国的俄罗斯在电磁脉冲武器的研究方面毫不逊色，部分技术比如电磁脉冲阻隔芯片，使俄罗斯的电子装备防护技术跃居世界领先地位。
据相关报道，近期俄又研制出对航母战斗群具有强大破坏性的电磁脉冲炸弹。
2 电磁脉冲武器的工作原理电磁脉冲武器的工作原理如图所示，在战斗部到达预定的起爆位置时，由引信启动第一个同步开关，初级电源放电，脉冲电流通过爆炸磁压缩发生器的线圈；然后启动第二个同步开关，起爆炸药，将部分炸药能量转换成电能，形成强大的脉冲电流；再通过功率调制系统和高功率微波源，将脉冲电流的能量转换成高功率微波，经微波天线发射出去后由前门或后门耦合至敌方电子信息系统实施干扰、破坏。
电磁脉冲对半导体器件的电流模式破坏
电磁脉冲对半导体器件的电流模式破坏
电磁脉冲对半导体器件的电流模式破坏，是指在一个特定电压下
发生的电磁波穿透导致的器件电流模式的改变，从而影响器件的性能
表现。
电磁脉冲对器件的电流模式破坏机理主要包括绝缘电层的负载
击穿、材料介质中的电磁触发放电及半导体间隙结构的损坏。
首先，绝缘电层的负载击穿是指半导体器件内部电压差和外界电
压平衡时，产生静电放电现象，使绝缘电层破裂，从而影响器件电流
模式破坏。
其次，材料介质中的电磁触发放电指的是，由于电磁脉冲波的存在，会影响材料的介电常数和电容量，从而造成材料介质中的空穴流动，给器件制造电磁场，使器件内部电位改变，因此影响器件的电流
模式。
最后，半导体间隙结构的损坏指的是，由于电磁脉冲波的存在，
会对半导体间隙结构（如半导体栅栏和METAL-OXIDE 结构）产生破坏，进而影响器件的电流模式。
电磁脉冲波的影响可能会引起半导体器件的故障，所以在设计和
应用半导体器件时，应尽量采取有效的扩散和抗扰措施，以减少半导
体器件的电流模式破坏，从而提高器件的可靠性和稳定性。
通信系统发射通道的强电磁脉冲防护研究
通信系统发射通道的强电磁脉冲防护研究通信系统发射通道的强电磁脉冲防护研究强电磁脉冲（Electromagnetic Pulse, EMP）是指突然产生的短脉冲电磁波，能够扰乱或破坏电子设备的正常运行。
在现代社会中，通信系统发挥着极为重要的作用，但其发射通道往往是电磁脉冲攻击的目标，具有很高的脆弱性。
因此，研究通信系统发射通道的强电磁脉冲防护措施具有重要的意义。
首先，了解电磁脉冲的生成机制对于防护研究至关重要。
电磁脉冲可分为核爆发生的高空弹道电磁脉冲（HEMP）以及非核爆炸产生的非高空弹道电磁脉冲（NHEMP）。
核爆炸产生的电磁脉冲释放了大量的高能电磁辐射，导致电离层的电子形成电子云，从而产生电磁脉冲。
非核爆炸产生的电磁脉冲则是由雷电、太阳耀斑及人造源等引起的。
了解电磁脉冲的生成机制，有助于采取相应的防护措施。
其次，设计抗EMP电路是保护通信系统发射通道的重要手段。
电磁脉冲通过感应和辐射的方式干扰电子设备的正常运行。
抗EMP电路的设计可以通过减小电磁脉冲对设备的干扰，提高设备的耐受能力。
抗EMP电路包括电路板设计、滤波器应用和综合保护措施三个方面。
电路板设计可以采用屏蔽包围、分割传输线和地线等方式，减小电磁脉冲对电路板的辐射和感应作用。
滤波器应用可以通过滤除电磁脉冲中的高频能量，减小其对设备的干扰。
综合保护措施则需要结合电路板设计和滤波器应用，采取多重手段提高设备的抗EMP能力。
此外，采用屏蔽技术是通信系统发射通道防护的关键措施之一。
屏蔽技术是通过给电子设备周围建立导电的屏蔽结构，阻挡电磁脉冲的传播路径。
屏蔽技术可以采用金属屏蔽、对地反射和综合屏蔽等方式。
金属屏蔽可以通过金属网、金属板、金属隔离罩等建立对电磁波的阻挡屏蔽，并保证设备内部的电磁环境相对稳定。
对地反射则是将电磁波引导到地下，并利用地下的电导率减小电磁波的辐射。
综合屏蔽则需结合金属屏蔽和对地反射，采取多层次防护手段提高屏蔽效果。
最后，在通信系统的发射通道中加入过电压保护设备是强电磁脉冲防护的重要手段。
电磁轨道发射用电枢表面损伤及其防护研究进展
电磁轨道发射用电枢表面损伤及其防护研究进展目录1. 内容概括 (2)1.1 研究背景及意义 (2)1.2 国内外研究现状及发展趋势 (3)2. 电磁轨道发射用电枢概述 (4)2.1 电枢的定义与作用 (6)2.2 电枢的结构及材料 (6)2.3 电枢的应用现状 (7)3. 电枢表面损伤研究 (9)3.1 损伤类型及原因分析 (10)3.2 损伤对电枢性能的影响 (11)3.3 损伤检测与评估方法 (12)4. 电枢表面防护技术研究 (13)4.1 防护技术概述 (15)4.2 防护材料与技术选择 (16)4.3 防护效果评估方法 (17)5. 电磁轨道发射用电枢表面防护实验研究 (19)5.1 实验目的与方案 (20)5.2 实验装置与流程 (21)5.3 实验结果与分析 (22)6. 防护技术研究进展及挑战 (23)6.1 国内外防护技术研究进展 (25)6.2 当前面临的主要挑战 (26)6.3 未来发展趋势与展望 (27)7. 结论与建议 (28)7.1 研究成果总结 (29)7.2 对未来研究的建议 (30)1. 内容概括电磁轨道发射（EMA）是一种新兴的高速定向能源转换技术，具有高速度、高威力和高能量转换效率等显著优势。
电枢系统作为EMA 系统的重要组成部分，其表面损坏问题日益受到关注。
本节先行介绍选择研究电枢材料、表面损伤形式的特征及影响因素，将回顾近年来在电枢表面损伤防护领域的研究进展，这些进展主要包括电枢表面结构优化设计与损伤预警技术，电枢表面损伤检测技术，以及新型表面涂层材料的开发与应用三方面研究。
这些研究也代表了电枢表面损伤及防护研究领域的深化与发展。
1.1 研究背景及意义随着电磁轨道发射技术的迅速发展，其在军事、航天、高速铁路等领域的应用越来越广泛。
作为电磁轨道发射技术的核心部件之一，电枢的工作状态直接关系到发射的稳定性和效率。
在实际应用中，电枢表面往往会受到机械摩擦、电腐蚀和磨损等因素的影响，导致其表面产生损伤，严重影响了电枢的使用寿命和可靠性。
电磁脉冲对电子设备的影响
电磁脉冲对电子设备的影响随着现代科技的飞速发展，电子设备已成为我们生活的必需品。
然而，正是这些设备中隐藏的潜在威胁——电磁脉冲（EMP），使得它们在一瞬间变得脆弱起来。
本文将讨论电磁脉冲对电子设备的影响，并探讨一些应对措施。
首先，我们需要了解什么是电磁脉冲。
简而言之，电磁脉冲是突然释放的大量电磁能量，它在毫微秒甚至更短的时间内传播。
这种强大的电磁辐射不仅可能来自自然界中的闪电，还可能来自人造源，如核爆炸或恶意的电磁脉冲武器。
然后我们来看看电磁脉冲对电子设备的影响。
在电磁脉冲的作用下，电子设备内的微小元件可能因过载而瞬间失灵或烧毁。
尤其受影响的是脆弱的晶体管，这些晶体管在过高电压下容易烧坏。
除了直接破坏电子设备的元件之外，电磁脉冲还会在设备内部产生噪声和干扰。
这些干扰可能导致电子设备的正常工作受阻，甚至引发数据丢失或混乱。
对于那些依赖高精度测量或时间同步的设备，干扰可能带来更严重的后果。
然而，幸运的是，我们可以采取一些措施来减轻电磁脉冲对电子设备的影响。
首先，我们可以在电子设备周围建立起电磁屏蔽。
这些屏蔽可以阻挡外部电磁辐射的进入，从而降低设备受到的影响。
例如，军事设施通常会在其外墙上采用金属层，以有效抵御电磁脉冲。
其次，我们可以对电子设备进行硬化处理，使其更加耐受电磁脉冲。
这可以通过使用特殊材料或设计来实现，以保护设备内部的关键元件免受损害。
例如，对于一些重要的电子系统，可以使用硅钢器件来改善设备对电磁脉冲的抵御能力。
此外，备份和冗余系统也是应对电磁脉冲的一种策略。
通过将关键数据和系统配置复制到备份设备中，我们可以最大限度地减少数据损失并确保系统的连续运行。
冗余系统还可以确保在一些设备失效的情况下，其他设备仍然能够正常工作。
最后，我们需要意识到电磁脉冲对电子设备的潜在危险，尤其是对于关键设施或系统。
因此，我们应该加强监测和预警机制，以便及时采取措施来减轻电磁脉冲造成的损害。
总而言之，电磁脉冲对电子设备的影响不可忽视。
电磁脉冲的耦合及防护的开题报告
电磁脉冲的耦合及防护的开题报告1. 研究背景及意义电磁脉冲（Electromagnetic Pulse，简称EMP）是指突然产生的、短时间内（一般为纳秒或微秒级别）内出现的电磁波现象，对电子设备和电力系统等具有破坏性的影响。
其特点是强度大、频谱宽、作用时间短，有可能造成电子系统的失效、损坏，甚至是全面瘫痪。
随着信息化时代的发展，电子设备逐渐普及到各个领域，对于电磁脉冲的防护工作也受到了更加广泛的关注。
同时，各种电磁干扰源也越来越多，如雷击、核爆、气象干扰、电力线电磁干扰等，这些因素都可能对电子系统造成极大的影响。
因此，对电磁脉冲的耦合及防护的研究与开发具有十分重要的现实意义和应用价值。
2. 研究目标及内容本次研究的目标是对电磁脉冲的耦合机理及防护技术进行探讨，结合实际情况制定相关的防护措施，提高电子系统的抗干扰能力。
具体的内容包括：（1）探讨电磁脉冲的传播特性、耦合机理及对电子设备的影响；（2）分析电磁脉冲的防护技术及其应用，重点研究用金属屏蔽及电路设计等技术手段的应用；（3）利用仿真软件对电磁脉冲的传播、耦合、防护等问题进行模拟和分析；（4）设计对电磁脉冲的防护实验，验证防护方案的有效性。
3. 研究方法和技术路线本次研究主要采用综合理论研究、模拟分析和实验验证相结合的方法来开展。
首先，通过文献调研和理论研究，深入了解电磁脉冲的特性、传播机理及对电子设备的影响，找到相应的防护措施。
其次，采用仿真软件对电磁脉冲的传播特性、耦合机理及防护技术进行模拟分析，为实验验证提供依据。
最后，设计实验验证，结合仿真结果，验证防护方案的有效性。
4. 预期成果及意义本次研究的预期成果是：（1）深入了解电磁脉冲的传播特性和对电子系统的影响，提高对其的认识和理解；（2）制定针对电磁脉冲的防护方案，提高电子系统的抗干扰能力；（3）通过仿真分析和实验验证，对防护方案的可靠性和有效性进行评估；（4）为电子系统的维护与保护提供科学依据和技术支撑。
MOSFET的强电磁脉冲损伤效应研究的开题报告
MOSFET的强电磁脉冲损伤效应研究的开题报告题目：基于强电磁脉冲损伤的MOSFET器件研究一、研究背景及意义随着电子设备技术的不断发展，新型武器设备越来越多地采用电子设备控制系统，强电磁脉冲（EMP）在电磁波谱中的频率范围广泛，且具有强大的威力，会对电子设备的正常工作造成严重的干扰和甚至破坏。
MOSFET器件作为一种重要的半导体器件，在电子设备中广泛应用，但是它们也容易受到EMP的影响。
因此，研究MOSFET器件在EMP环境下的损伤规律及其影响因素，对于提高电子设备的抗EMP能力，保障国家安全具有重要意义。
二、研究内容本研究旨在探究EMP对MOSFET器件的损伤规律，具体包括以下内容：1. 基础理论：介绍EMP的定义、特性、产生原理以及对电子设备的影响等基础知识；介绍MOSFET器件的工作原理、结构和性能参数等基础知识。
2. 损伤规律研究：通过模拟和实验方法，探究不同EMP强度、频率和波形对MOSFET器件的损伤规律；研究不同操作模式下（正常工作、开关变化、过载等）MOSFET器件在EMP下的受损情况。
3. 影响因素分析：分析MOSFET器件结构特点、工作条件等因素对EMP损伤的影响，并探讨相应的防护措施。
4. 实验设计与建模：制备不同性能参数的MOSFET器件，并进行EMP环境下的实验测试；建立MOSFET器件与EMP的仿真模型，验证实验结果的准确性。
三、研究方法本研究主要采用理论分析、数值计算、仿真建模和实验研究等方法，具体包括以下内容：1. 理论分析：通过综述先前文献，了解现有研究成果，从理论层面预先推断器件在EMP下的受损机理。
2. 数值计算：利用电磁场仿真软件（如CST、HFSS）对EMP进行数值计算，预测EMP作用下器件受损情况。
3. 仿真建模：针对MOSFET器件设计相应的电路模型，并通过仿真软件（如Pspice）模拟器件在EMP下的运行情况。
4. 实验研究：通过制备不同性能参数的MOSFET器件，利用EMP发生器对其进行实验研究，分析器件在EMP下的受损情况。
电磁脉冲原理
电磁脉冲原理
电磁脉冲（EMP）是一种突发的电磁辐射现象，它可以对电子设备、通信系统、电力系统等产生严重影响，甚至造成设备损坏。
了解电磁脉冲的原理对于防范和减轻其对设备的影响至关重要。
电磁脉冲是由核爆炸、雷击、太阳耀斑等大规模能量释放事件产生的，其主要
特点是瞬时性和高能量。
当电磁脉冲与地面或建筑物相互作用时，会产生感应电流，导致电子设备中的电子元件受到损坏。
因此，了解电磁脉冲的原理对于设备的保护至关重要。
电磁脉冲的原理主要涉及电磁场的产生和辐射。
电磁脉冲产生时，瞬时电流通
过导体产生瞬时磁场，而瞬时磁场又产生瞬时电场，这种相互作用导致了电磁脉冲的辐射。
在电磁脉冲传播的过程中，电磁波会与地面、建筑物等物体相互作用，产生感应电流，从而对设备造成损害。
针对电磁脉冲的原理，我们可以采取一系列措施来减轻其对设备的影响。
首先，可以通过设计屏蔽结构来减少电磁脉冲对设备的影响。
其次，可以采用电磁脉冲抑制器来吸收电磁能量，减轻其对设备的损害。
此外，还可以通过设备的布局和接地设计来减少电磁脉冲对设备的影响。
除了对设备本身采取防护措施外，我们还可以通过加强电磁脉冲监测和预警系
统来及时发现电磁脉冲事件，并采取相应的应急措施。
这些措施包括设备的紧急关闭、备用设备的启动等，可以有效减轻电磁脉冲对设备的影响。
总的来说，了解电磁脉冲的原理对于设备的保护至关重要。
通过采取一系列的
防护措施和应急措施，可以有效减轻电磁脉冲对设备的影响，保障设备的正常运行。
希望本文能够帮助大家更好地了解电磁脉冲的原理，并加强对设备的保护意识。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子器件电磁脉冲损伤机理及防护技术研究作者：刘浩来源：《硅谷》2010年第04期摘要: 针对多种对电磁脉冲敏感的微电子器件进行静电放电、方波电磁脉冲注入试验,通过器件的参数变化情况分析各种器件的电磁脉冲损伤机理,并对试验中的各种试验现象进行相应的解释,最后对多种敏感器件进行抗电磁脉冲防护基础研究,针对部分器件突出具体的防护措施,为微电子器件可靠性的提高提供参考意见。
关键词: 微电子器件;电磁脉冲;损伤机理;防护中图分类号:0441文献标识码:A文章编号:1671-7597(2010)0220012-030 引言随着微电子技术的不断发展,各类现有系统不断完善,而多种新型系统不断出现,从而导致电子装备在系统中所占比例愈来愈大,尤其是在一些高技术含量的系统中,例如:在航天飞机中电子设备所占比重大约为60%,在军事通信系统中电子设备占到了大约90%[1]。
在电子设备中对电磁脉冲(EMP)最灵敏、最易损的元器件就是微电子器件[2],像微波GaAsFET、低NF硅双极器件与部分CMOS器件的损伤能量阈值只有几个μJ(与此同时,在现代战争中,各大国都采取陆、海、空、天、电磁五维一体的联合作战体制[4],其中的电磁武器专门针对敌方系统中的电子设备进行攻击。
而在日常生活中,微波晶体管、大规模集成电路在制造、测试、组装、运输各个阶段都可能受到静电放电(ESD)的损伤。
有资料报导:1994年全世界电子行业因ESD造成的微电子器件及整机的损失超过400亿美元[3,4]。
因此,研究微电子器件的ESD、EMP损伤机理及防护技术势在必行。
1 微电子器件EMP损伤机理研究[5-7]针对几种易受电磁脉冲影响的微电子元器件进行了ESD与方波电磁脉冲注入试验,根据其参数变化情况对它们的损伤机理分别进行了分析,下面对各种损伤机理分别进行介绍。
1.1 MOS器件MOS结构的器件在ESD、EMP作用下常见的失效有下面四种类型:1)氧化层介质离子感生击穿MOS器件的栅氧化层只有几纳米,当氧化层内的电场强度达到6×107/cm时,就会发生栅击穿,使器件失效。
当栅介质厚度为60nm时,人体静电势只要500V就可使MOS FET的栅-源或栅-漏之间短路。
2)时效击穿(TDDB)对于A1栅金属化,在Al-SiO2界面有一个束缚态,被束缚在界面陷阱中的Na+或空穴,将受到栅电场的激发和驱动,沿电场方向迁移并不断积聚在阴极界面缺陷处,在局部区域形成高浓度钠离子(Na+)聚集区,并使该区域的场强随时间而逐渐增大。
经过一段时间的积累会在该处产生局部介质击穿。
因此称此类击穿模式为与时间相关的介质击穿,也称“时效击穿”(TDDB)。
3)缺陷击穿氧化层经常存在有光刻针孔、擦伤、裂纹、微结晶、原子沾污等缺陷,每一种缺陷都会降低氧化层的击穿电压。
在EMP和ESD作用下,经常在这些缺陷集中处形成低击穿损伤。
4)反应击穿铝栅金属化在一些温度下会与栅介质(SiO2)发生化学反应:4Al+3SiO2=2Al2O3+3Si该反应属放热反应,反应速率随温度的升高呈指数上升。
随着反应的进程,SiO2层和Al膜都变薄,最终导致SiO2被穿透。
1.2 微波硅双极晶体管1.2.1 损伤机理EMP、ESD对双极器件的损伤主要是过热烧毁失效模式。
当PN结在正偏注入或反偏注入情况下,随着EMP注入电平的增大或是EMP脉宽的增加,结温将不断上升,当结温达到金属化系统与硅的合金温度时,发射结上的金属化条会穿透发射结及基区使E-C之间短路,器件烧毁,按一维热传导方程可求解P-N结温升(ΔTj)与EMP的脉冲功率(Pm)及脉宽(tD)的关系(瞬态平面热源):式中:A-结面积;ρ-硅密度;K-热导率;Cp-硅比热;R-无量纲常数(≈1);Pm-w/cm2。
器件毁伤的温度TjD=25+ΔTjD,当TjD达到(600～700)℃时,发射极金属化(Ti、Pt、Au或Al)将熔化硅使器件穿通。
1.2.2 ESD注入试验本试验采用2002年3月国际电工委员会(IEC)发布的IEC61340-3-1标准,对微波低噪声硅双极晶体管进行了人体模型ESD注入,其等效电路如图1所示,Cb为人体对地电容,Rb为人体等效电阻,Vb为人体带静电电势。
图2给出人体接触P-N结(反偏)放电等效电路。
图1ESD注入试验框图图2人体ESD放电等效电路对上面的模型进行估算,当ESD为1000V(人体模型)注入CG392硅微波低噪声晶体管时,瞬时结温可达到491℃,此温度尚未达到发射极金属化与硅的合金温度(Ti W Au-Si)。
可见,1000VESD一次注入器件EB反偏结,不会使器件立即失效,但当多次ESD注入时,Ti W Au中的Au会穿透(在491℃)W阻挡层达到硅内造成器件失效。
1.2.3 方波电磁脉冲注入试验受试器件选取商用微波低噪声硅双极晶体管2SC3358,试验框图如图3所示,器件pn结失效时电压、电流波形如图4所示。
图3EMP方波注入试验电路框图图4方波EMP作用下器件PN结失效前后的电流、电压波形观察试验结果可以发现:1)在方波EMP的作用下hFE逐渐变小。
2)第一次方波EMP注入后虽然下降,但器件还是保持在合格水平;(△hFE≥30%作为器件失效判据),但已有潜在暗伤。
3)在相同脉宽情况下,随着方波电压幅度增加器件失效加快。
表12SC3358的失效功率与能量比较器件EB、CB结的失效功率与能量如表1所示,可看出:1)对同一种器件,EB反偏的失效功率比BC反偏的失效功率大于3.67倍;2)对同一种器件,EB反偏失效能量比BC反偏的失效能量大19倍;3)由于EB结多数为软击穿,在雪崩击穿时电流平均分布在整个发射结,击穿电流密度分布较均匀;4)由于BC结多数为硬击穿,雪崩击穿多数发生在BC结的边缘电场较强的部位,击穿电流分布不均匀,集中在边缘和边角线上。
因此,BC结抗EMP反偏的能力低于EB结。
1.3 GaAs FET器件GaAs微波场效应晶体管(GaAs FET)栅长只有(0.1～0.5)μm,极易受到ESD、EMP和HPM 的损伤。
通过EMP试验系统可测得GaAs FET的EMP损伤能量Ed(平均值)。
图5为GaAs FET的结构图。
图5GaAs FET结构示意图1.3.1 损伤机理GaAs FET的损伤机理主要有以下两个方面:1)欧姆接触退化GaAs FET的源、漏欧姆接触采用Au/Ge/Ni合金。
欧姆接触在EMP、ESD作用下,由于局部瞬间高温,会使Au/Ge/Ni中的Au向N-GaAs体内扩散,而GaAs中的Ga原子会从GaAs单晶体内向Au/Ge/Ni欧姆接触扩散,从而造成欧姆接触电阻(RS、RD)变大,严重时会使器件退化失效。
2)肖特荃势垒退化GaAs FET的肖特基栅金属化通常采用Au/Pe/Ti,在EMP、ESD作用下,Au/Pe/Ti中的Au会向GaAs沟道内部扩散,GaAs沟道中的Ga和少量As会向栅金属化内迁移,从而使GaAs FET的沟道电阻变大,沟道内电子迁移率降低,跨导下降,fT变小,严重时使器件和电路失效。
1.3.2 EMP注入试验表2GaAs微波低噪声晶体管EMP试验试验样品选取由中电13所研制的GaAs FET。
从表2中可见不同极性的EMP对GaAs FET 的作用:负脉冲注入的损伤能量阈值(平均值)比正脉冲注入高约3.3倍。
通过机理分析,我们认为:①栅与GaAs(N)形成的肖特基二极管在正偏时其势垒宽度很窄,垫垒区面积很小(约为栅长×栅宽),在相同正向栅漏电流IGD情况下,其电流密度较高;②在该肖特基二极管处于反偏击穿的状态下,其耗尽层向漏区延伸,耗尽区的有效面积扩大(2.5～3.5)倍,因此击穿时在相同IGD情况下其电流密度只有正偏时电流密度的1/3左右。
电流密度愈小,其栅结区的温升愈低、EMP损伤能量阈值就愈高。
这就可说明负偏EMP的Ed比正偏的Ed约高3倍的道理。
表3GaAs FETEMP注入前后反向漏电流的变化表3给出EMP正负脉冲对GaAs FET栅-漏反向漏电流的损伤情况,从表中可见:1)EMP作用后IGD普遍增大;2)负脉冲注入后16小时,测是注入前IGDO的2.3倍(平均值),正脉冲注入其相应值为1.23倍。
在反偏注入情况下,栅-漏结处于雪崩击穿状态,雪崩时载流子受到高电场加速,高能量的载流子(电子、空火)对肖特基势垒表面会造成损伤,使反向漏电流显著增加(约2.3倍)。
在正偏注入情况下,载流子是从栅向GaAs注入的电子流,在流过结区时,不存在高电场作用,因此电子流对肖特基势垒的损伤作用较小,因此正偏注入后反向漏电流只增大1.23倍。
3)在EMP脉冲作用下,在室温环境下,随存放时间的推移,逐渐减小,说明具有退火作用。
2 微电子器件抗EMP防护基础研究随微电子器件制作工艺的发展,器件的尺寸不断减小,使得器件的抗EMP能力不断减弱。
为了在器件功能与器件可靠性间取得平衡,除了对器件设计进行优化外,多数情况下通过在器件外部添加保护网络来提高其抗EMP能力。
常用的防护网络主要由钳位二极管、扩散/限流电阻、齐纳二极管、稳压管或瞬变电压抑制二极管等构成。
2.1 功率MOSFET防护电路图6给出功率MOSFET保护电路。
在栅-源极连接两个背靠背的齐纳二极管,它对于人体模型(HBM)静电放电具有5000V保护电压。
在栅-漏极之间接入二个背靠背齐纳二极管可起到过压保护作用(OVP)。
对于N沟功率MOSFET可在漏-源之间接入一个二极管(D1)可起到对源-漏极的箝位电压作用。
图6栅-源极和栅-漏极电压箝位防护电路2.2 CMOS集成电路防护电路图7CMOS电路保护网络图7给出CMOS集成电路端口保护网络构成。
当Vi处注入一个负脉冲-Vp(ESD或EMP)时,D3、D4导通,起到保护电路作用。
当注入正脉冲电压Vp时,由于Vp>BVD(BVD1=BVD2=二极管击穿电压),Vp电压被箝位在BVD1处(VG),设计的BVD1电压应小于栅介质击穿电压,从而起到保护电路的作用。
2.3 混合集成电路的防护研究我们对三种混合集成电路(HE1C,HE2B,HE3B)共24只进行ESD试验,获得了ESD的损伤阈值,并分析了ESD损伤模式。
针对它们的失效模式所进行的防护措施如下所示:1)在电路的输入、输出端口增加抗ESD保护网络;2)改进NiCr薄膜电阻(宽度90微米)版图,把直角拐点改为圆弧形状;3)增大MOS电容器的介质厚度,对MOS电容器的上电极边框用SiO2纯化保护,适当增加MOS电容的面积。
表4给出实施改进措施前后混和集成电路的抗ESD情况;抗ESD能力从改进前的1000V提高到(1500～2000)V。
表4混和集成电路防护措施实施前后抗ESD能力比较3 结论针对目前微电子器件抗EMP能力下降的问题,我们分析了三种对EMP非常敏感的器件在ESD、方波EMP注入时的损伤机理,并对试验中的各种试验现象作出了相应的解释,随后对几种敏感器件进行了抗EMP防护措施研究,给出了部分器件的防护措施,所有这些均对微电子器件在实际电路中的使用具有重要的参考意义。