数字电路与逻辑设计实验报告
HUNAN UNIVERSITY
数字电路与逻辑设计实验报告
2016 年12 月 27 日
学生姓名 董雪婧 学生学号
201526010301
专业班级 软件工程1503 指
导
老
师
何海珍
实验一：素数检测器的设计与仿真
一、实验目的
1．实验前，进行预习；
2．利用课余时间，在规定的时间内完成实验。
3．实验报告内容有：
素数检测器的逻辑图；
用VHDL语言设计素数检测器，用尽量多的方法来描述；
4．实验结束前，要将素数检测器的仿真波形文件拷贝，实验报告需要。二、实验原理
对于4位输入组合N＝N3N2N1N0，当N＝1、2、3、5、7、11、1 3时该函数输出为1，其他情况输出为0”
逻辑图
四位素数检测器的标准和设计
四位素数检测器最小化后的设计
VHDL程序
数据流描述：
波形图
三、实验内容
实验步骤（解题思路）根据题目，建立文档，新建Quartus文件；根据设计图连接电路；
根据其编写VHDL程序；
仿真，绘制波形图；
四、结果分析
虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。大多数开关技术不能直接实现异或功能，而是使用多个门设计
关键代码
1.根据设计图连接电路
2.VHDL 程序
仿真结果
实验二：加法器的设计与仿真
一、实验目的
1．实验前，进行预习；
2．利用课余时间，在规定的时间内完成实验。
3．实验报告内容有：
全加器的逻辑图；
用VHDL语言设计全加器；
4．实验结束前，要填将3种电路的仿真波形文件拷贝，实验报告需要。
二、实验原理
1．全加器
用途：实现一位全加操作
逻辑图
真值表
X Y CIN S COUT
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1 VHDL程序
数据流描述：
波形图
2．四位串行加法器
逻辑图
波形图
3．74283：4位先行进位全加器（4-Bit Full Adder）
逻辑框图
逻辑功能表
注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：[A1/A3]对应的列取值相同，结果和值[Σ1/Σ3]对应的运算是Σ1=A1+B1和
Σ3=A3+B3。请自行验证一下。
2、C2是低两位相加产生的半进位，C4是高两位相加后产生的进位输出，C0是低位级加法器向本级加法器的进位输入。
三、实验内容
实验步骤（解题思路）
1．用逻辑图和VHDL语言设计全加器；
2．利用设计的全加器组成串行加法器；
3．用逻辑图和VHDL语言设计并行加法器。
1、用逻辑图和VHDL语言设计全加器。
根据题目，建立文档，新建Quartus文件；
根据设计图连接电路；
编写VHDL程序；
仿真，绘制波形图；
2、用全加器组成串行加法器。
根据题目，建立文档，新建Quartus文件；
根据设计图连接电路；
编写VHDL程序；
仿真，绘制波形图；
3、利用逻辑图和VHDL语言设计并行加法器
根据题目，建立文档，新建Quartus文件；
根据设计图连接电路；
编写VHDL程序；
仿真，绘制波形图；
关键代码1、全加器：
根据设计图连接电路
VHDL程序
四位串行加法器：VHDL
：
全加器：
仿真结果
四位串行加法器
四、结果分析
全加器：一位全加器是由两个半加器组成。x,y分别是两位相加的二进制输入信号，cin是进位输入端，cout是进位输出端，s是和的低位输出端。
由逻辑图及仿真图可知，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后才能进行。这种加法器的逻辑电路比较简单，但它的运算速度不快。
四位先行加法器的进位彼此独立产生，只与输入数据和cin有关，将各级间的进位级联传播去掉了，因此减小了进位产生的延迟，大大提高了运算速度。缺点是电路较复杂。
实验三：译码器与编码器的设计与仿真
一、实验目的
1．进实验室前，请写一份预习报告；进实验室时经指导老师检查后，才可上机操作。
2．预习报告内容有:
8-3编码器、3-8译码器的逻辑表达式；
8-3编码器、3-8译码器的逻辑图；
用VHDL语言设计8-3编码器、3-8译码器。
3．实验结束前，要填写实验卡，将以上2种电路的仿真波形画在实验卡上。
二、实验原理
1．74148：8-3优先编码器（8 to 3 Priority Encoder）
用途：将各种输入信号转换成一组二进制代码，使得计算机可以
识别这一信号的作用。键盘里就有大家天天打交道的编码器，当你敲击按键时，被敲击的按键被键盘里的编码器编码成计算机能够识别的ASCII码。译码器与编码器的功能正好相反。
逻辑框图
逻辑功能表
INPUTS OUTPUTS
EN 0N 1N 2N 3N 4N 5N 6N 7N A2 A1 A0 EO GS
1 ×××××××× 1 1 1 1 1
0 ×××××××0 0 0 0 0 1
0 ××××××0 1 0 0 1 0 1
0 ×××××0 1 1 0 1 0 0 1
0 ××××0 1 1 1 0 1 1 0 1
0 ×××0 1 1 1 1 1 0 0 0 1
0 ××0 1 1 1 1 1 1 0 1 0 1
0 ×0 1 1 1 1 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 1 0
逻辑表达式和逻辑图：由你来完成。
2．74138：3-8译码器（3 to 8 Demultiplexer），也叫3-8解码器
用途：用一组二进制代码来产生各种独立的输出信号，这种输出
信号可以用来执行不同的工作。显示器中的像素点受到译码器的输出控制。
逻辑框图：用逻辑符号（Symbol）来解释该电路输入与输出信号
之间的逻辑关系，既省事又直观。如下图所示。
逻辑功能表：用真值表来定量描述该电路的逻辑功能。这个表是
设计3-8译码器的关键；74138的逻辑功能表如下：
INPUT
OUTPUT
Select Enable C B A G1 ￣G HA ￣G 2B ￣Y ￣7 ￣Y ￣6 ￣￣Y ￣5 ￣￣Y ￣4 ￣Y ￣3 ￣Y ￣2 ￣Y ￣1 ￣Y ￣0 × × × × × × 0
0 0
0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
× 1 1 0 × × 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 注：使能端G1是高电平有效；
使能端G2是低电平有效，G2 = G2A AND G2B 。
代码输入端
解码信号输出端
低电平有效
使能输入端
三、实验内容
实验步骤（解题思路）8-3：根据逻辑框图和功能表分析83编码器功能；信号输入端：低电平有效
使能输入端：低电平有效
编码输出端：低电平有效
使能输出端：低电平有效
组选输出端：低电平有效
根据题目，建立文档，新建Quartus文件；
编写VHDL程序；
仿真，绘制波形图；
3-8：根据逻辑框图和功能表分析83编码器功能；根据题目，建立文档，新建Quartus文件；
编写VHDL程序；
仿真，绘制波形图；
关键代码
8-3：
3-8：
8-3：
仿真结果
3-8：
四、结果分析
8-3编码器：由仿真图知，使能端为低电平时电路有效，编码器对应的优先权依次为：din(7),din(6),din(5),din(4),din(3),din(2),din(1),din(0)所对应的输入端。
即din(7)端输入有效时，不管其他输入端输入是否有效，对应的输出都为000；而din(7)输入无效，din(6)输入有效时，不管其他输入是否有效，对应的输出都为001。以此类推，得到编码器对应的优先权依次为：din(7),din(6),din(5),din(4),din(3),din(2),din(1),din(0)。
3-8译码器：由仿真图知，使能端为100时电路有效，输入端为000时，输出为11111110；输入为001时，输出为11111101；输入为010，输出为11111011……即每个组合输入只对应一个输出端有效，从而实现译码功能。
实验四：计数器的仿真
一、实验目的
1．预习报告可以写成电子文件，进实验室后开机检查，禁止复制他人的劳动成果，违者预习无效。
2．预习报告内容有:
计数器的逻辑图和用VHDL语言编写的程序；
二、实验原理
74163（Synchronous Presettable Binary Counter）
逻辑图：
Pin Names Description
CEP：Count Enable Parallel Input
CET：Count Enable Trickle Input
CP ：Clock Pulse Input
SR：Synchronous Reset Input
P0–P3 ：Parallel Data Inputs
LDN ：Parallel Enable Input
Q0–Q3：Flip-Flop Outputs
TC ：Terminal Count Output
工作模式表：
CLRN LDN ENT ENP Action on the Rising Clock Edge（时钟上升沿有效）
1 X X X Reset (Clear)
1 0 X X Load (DCBA → QdQcQbQa)
1 1 1 1 Count (Increment)
1 1 0 X No Change (Hold)
1 1 X0No Change (Hold)
SR PE CET CEP Action on the RisingClock Edge (_)
L X X X Reset (Clear)
H L X X Load (Pn → Qn)
H H H H Count (Increment)
H H L X No Change (Hold)
H H X L No Change (Hold)
三、实验内容
实验步骤（解题思路）通过quartus2 参照芯片的电路结构，先调用74LS163芯片使用逻辑原理图仿真、验证功能，然后使用VHDL语言实现4位二进制计数器根据题目，建立文档，新建Quartus文件；
根据设计图连接电路；
编写VHDL程序；
仿真，绘制波形图；
关键代码
电路图：
仿真结果
LD为复位端，低电平有效，输出即为输入；clk为时钟信号输入端口；clr为清零端，低电平有效；ENT、ENP为使能端，低电平有效，为输出的前一状态，具有保持功能；cout表示高电位时，表示进位。
实验优化设计考试答案
第一题 考察温度对烧碱产品得率的影响，选了四种不同温度进行试验，在同一温度下进行了5次试验（三数据见下表）。希望在显着性水平为。 1.SSE的公式 2.SSA的公式 3.将表格粘贴进Excel，然后进行数据分析，勾选标于第一行，显示在下面 P=，远小于，所以是显着的 “方差分析” “响应C1C2C3C4” “选单因素未重叠” 4.打开Minitab，复制表格， “统计” 点击“比较”勾选第一个，确定 结果:工作表3 单因子方差分析:60度,65度,70度,75度 来源自由度SSMSFP 因子误差合计 S==%R-Sq（调整）=% 平均值（基于合并标准差）的单组95%置信区间 水平N平均值标准差------+---------+---------+---------+--- 60度度度度合并标准差= Tukey95%同时置信区间 所有配对比较 单组置信水平=% 60度减自: 下限中心上限------+---------+---------+---------+--- 65度度度度减自: 下限中心上限------+---------+---------+---------+--- 70度度度减自: 下限中心上限------+---------+---------+---------+--- 75度获得结果，区间相交包含的不明显，反之明显 第二题 为研究线路板焊点拉拔力与烘烤温度、烘烤时间和焊剂量之间关系。从生产过程中收集20批数据，见下表: 1.将表格粘贴进Minitab，然后“统计”“回归”“回归”“响应，变量”“图形，四 合一” 2.P小于，显着 4.残差分析 第三题 钢片在镀锌前需要用酸洗方法除锈， 为提高除锈效率，缩短酸洗时间，需 要寻找好的工艺参数。现在试验中考 察如下因子与水平：
数字电路与逻辑设计
专升本《数字电路与逻辑设计》作业练习题6 解析与答案 一、单选题（选择最合适的答案） 1. 哪种逻辑门“只有在所有输入均为0时，输出才是1”? （） A．或非门B．与非门C．异或门D．与或非门 答案：A 解析: 或非门 2．设两输入“与非”门的输入为x和y，输出为z，当z＝1时，x和y的取值一定是（） A. 至少有一个为1 B. 同时为1 C. 同时为0 D. 至少有一个为0 答案：D 解析: 与非逻辑 3. 两输入与非门输出为0时，输入应满足（）。 A．两个同时为1 B．两个同时为0 C．两个互为相反D．两个中至少有一个为0 答案：A 解析:输入全为1 4. 异或门的两个输入为下列哪—种时，其输出为1？ A．1，l B．0，1 C．0，0 D．以上都正确 答案：B 解析: 输入不同 5. 下列逻辑门中哪一种门的输出在任何条件下都可以并联使用？（）A．具有推拉式输出的TTL与非门B．TTL集电级开路门(OC门) C．普通CMOS与非门D．CMOS三态输出门 答案：B 解析: A,C普通与非门不能并联使用； D三态输出门并联使用是有条件的：它们的使能端(控制端)必须反向，即只能有一个门处于非高阻态
ADABB 二、多选题（选择所有合适的答案） 用TTL 与非门、或非门实现反相器功能时，多余输入端应该( ) A ．与非门的多余输入端应接低电平 B. 或非门的多余输入端应接低电平 C. 与非门的多余输入端应接高电平 D. 或非门的多余输入端应接低高平 答案：BC 解析: 多余输入端对与逻辑要接1，对或逻辑要接0 三、简答题 1. 分析如下两个由或非门、异或门、非门以及与非门构成的逻辑电路，请你：①写出F1和F2的逻辑表达式；②当输入变量A ，B 取何值时，两个电路等效? 答案:{ ① 根据图可写出两个电路的输出函数表达式分别为： 12()F A A B A A B A A B A A B A AB AB A A B F AB A B =⊕+=?++?+=??+++=+==+ = ②列出两个电路的真值表： 可见，无论A,B 取任何值，两个电路都等效。 }
西安交大结构优化设计实验报告
结构优化设计实验报告 1.实验背景 结构优化能在保证安全使用的前提下保证工程结构减重，提高工程的经济效益，这也是课程练习的有效补充。 2.实验课题 问题1：考察最速下降法、拟牛顿法（DFP，BFGS）、单纯形法的性能，使用matlab中的fminunc 和fminsearch 函数。 ●目标函数1: 目标函数，多元二次函数 其中，，,, 初值 ●目标函数2 1.3 结果分析：从上述结果可以看出牛顿法具有较好的稳定性，最速下降法和单纯形法在求解超越函数时稳定性不佳，最速下降法迭代次数最少，单纯形法
迭代次数最多。 问题2：使用matlab中的linprog和quadprog函数验证作业的正确性。 用单纯形法求解线性规划问题的最优解 ●目标函数1 6 , 运行结果： 单纯形法的解析解 用两相法求解线性规划问题的最优解 ●目标函数2 , 运行结果: 单纯形法的解析解 求解二次规划问题的最优解 ●目标函数2 , , 运行结果：
问题3：用Matlab命令函数fmincon求解非线性约束规划问题 ●目标函数1 运行结果： 迭代次数：8 ●目标函数2 运行结果： 迭代次数：16 问题4：用Matlab命令函数fmincon求解人字形钢管架优化问题。已知：2F = 600kN，2B = 6 m，T=5 mm，钢管材料E = 210 GPa，密度=, 许用应力[ ]=160MPa，根据工艺要求2m ≤ h≤6m ，20mm ≤ D≤300mm 。求h , D 使总重量W为最小。
求 目标函数1 运行结果：
迭代次数：8 问题5：修改满应力程序opt4_1.m 和齿形法程序opt4_2.m ，自行设计一个超静定桁架结构，并对其进行优化。要求: （1）设计变量数目不小于2； （2）给出应力的解析表达式； （3）建立以重量最小为目标函数、应力为约束的优化模型。 分别用满应立法和齿轮法求解图2超静定结构，已知材料完全相同， ， , 2000,1500==σσ ， 满应力法和齿轮法运行结果：
数字电路与逻辑设计模拟题
《数字电路与逻辑设计》模拟题（补） 一. 选择题（从四个被选答案中选出一个或多个正确答案，并将代号写在题中的括号内） 1．EEPROM 是指（ D ） A. 随机读写存储器 B. 一次编程的只读存储器 C. 可擦可编程只读存储器 D. 电可擦可编程只读存储器 2．下列信号中，（ B C ）是数字信号。 A ．交流电压 B.开关状态 C.交通灯状态 D.无线电载波 3．下列中规模通用集成电路中，（ B D ）属于时序逻辑电路. A.多路选择器74153 B.计数器74193 C.并行加法器74283 D.寄存器74194 4．小数“0”的反码形式有（ A D ）。 A ．0．0……0 B ．1．0……0 C ．0．1……1 D ．1．1……1 5．电平异步时序逻辑电路不允许两个或两个以上输入信号（C ）。 A ．同时为0 B. 同时为1 C. 同时改变 D. 同时作用 6．由n 个变量构成的最大项，有（ D ）种取值组合使其值为1。 A. n B. 2n C. n 2 D. 12-n 7．逻辑函数∑= )6,5,3,0(),,(m C B A F 可表示为（ B C D ） 。 A.C B A F ⊕⊕= B.C B A F ⊕⊕= C.C B A F ⊕⊕= D.C B A F ⊙⊙= 8．用卡诺图化简包含无关条件的逻辑函数时，对无关最小项（ D ）。 A ．不应考虑 B.令函数值为1 C ．令函数值为0 D ．根据化简的需要令函数值为0或者1 9．下列逻辑门中，（ D ）可以实现三种基本运算。 A. 与门 B. 或门 C. 非门 D. 与非门 10．设两输入或非门的输入为x 和y ，输出为z ，当z 为低电平时，有（ A B C ）。 A ．x 和y 同为高电平 B ． x 为高电平，y 为低电平 C ．x 为低电平，y 为高电平 D ． x 和y 同为低电平 11．下列电路中，（ A D ）是数字电路。 A ．逻辑门电路 B. 集成运算放大器 C ．RC 振荡电路 D. 触发器 12．在下列触发器中，输入没有约束条件的是（ C D ）。 A.时钟R-S 触发器 B.基本R-S 触发器 C.主从J-K 触发器 D.维持阻塞D 触发器 13．标准与-或表达式是由（ B ）构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 14．设计一个模10计数器需要（ B ）个触发器。 A ． 3 B. 4 C ．6 D ．10 15．表示任意两位无符号十进制数至少需要（ B ）二进制数。 A ．6 B ．7 C ．8 D ．9 16．4线-16线译码器有（ D ）输出信号。 A ． 1 B. 4 C ．8 D ．16
模拟电路自主设计实验
姓名_____________________班级_____________________学号_____________________ 日期_____________节次______________成绩__________教师签字__________________ 哈尔滨工业大学模拟电路自主设计实验 实验名称：运算放大器在限幅电路中的应用 一、实验目的 1、深入了解运算放大器的放大作用和深度负反馈； 2、灵活运用运算放大器的多种应用； 二、总体技术路线 2.1 当输入信号电压进入某一范围内，其输出信号的电压不再跟随输入信号电压的变化。 串联限幅电路：当输入电压U i <0或U i为数值较小的正电压时，D1截止，运算放大器的输出电压U0=0；仅当输入电压U i>0且U i为数值大于或等于某一个的正电压U th时，D1才正偏导通，电路有输出，且U0跟随输入信号U i变化。 并联限幅电路：当输入信号U i较小时，输出电压U0也较小，D1和D2没有击穿，U0跟随输入信号U i变化而变化，传输系数为：A uf=-R1 /R2；当U i幅值增大，使U0的幅值增大，并使D1和D2击穿，输出U0的幅度保持+(U z+U D)值不变，电路进入限幅工作状态。 2.2绝对值电路 当输入电压U i>0,则运算放大器的输出电压U1，D1导通，D2截止，输出电压U0 =0；当输入电压U i <0，则运算放大器的输出电压U1 >0，D2导通，D1截止，输出电压U0 =-R1 U i/R2。并通过反向放大器将整流信号放大两倍，再增加一个同相加法器，让输入信号的另一极性电
压不经整流，而直接送到加法器，与来自整流电路的输出电压相加，便构成了绝对值电路。 三、实验电路图 1、串联限幅电路： 2、并联限幅电路：
试验优化设计与分析(教材)
试验优化设计与分析(教材) 成果总结 成果完成人：任露泉，丛茜，杨印生，李建桥，佟金成果完成单位：吉林大学 推荐等级建议：二等奖
1.立项背景 在现代社会实现过程和目标的最优化，已成为解决科学研究、工程设计、生产管理以及其他方面实际问题的一项重要原则。试验优化技术因其具有设计灵活、计算简便、试验次数少、优化成果多、可靠性高、适用面广等特点，已成为现代设计方法中一个先进的设计方法，成为发达国家企业界人士、工程技术人员、研究人员和管理人员的必备技术，它对于创造利润和提高生产率起着巨大的作用。因此在我国为了赶超世界先进水平，促进科研、生产和管理事业的发展，编著相关教材，大力推广与应用试验优化技术，不仅具有普遍的实际意义，也具有一定的迫切性。 20世纪80年代初，鉴于国民经济建设实践和科学技术研究中对试验优化技术的广泛需求，为推动教学改革、提高教学质量，任露泉教授对试验优化理论与技术进行了深入系统研究，为本科生开设了“试验设计”课程，为研究生开设了“试验优化技术”课程，并于1987年由机械工业出版社出版了教材《试验优化技术》，产生了很高的学术与技术影响。 2001年任露泉教授在《试验优化技术》一书的基础上编著了《试验优化设计与分析》教材，由吉林科技出版社出版发行。该教材是对1987年出版的《试验优化技术》的修改、补充和发展。作者根据对试验优化的教学和科研应用的多年实践与体会，为适应读者学习与使用的实际需要，调整修改了原书中的部分内容和一些方法的设计程式；补充了一些试验优化设计的新方法、新技术；增添了试验优化的一些最新应用实例；并增加了试验优化分析一篇。 本教材2001年获吉林省长白山优秀图书一等奖，2002年被遴选为教育部全国研究生教学用书，再次出版发行，2004年获吉林省教学成果一等奖。 2.教材内容 本教材万字，共分三篇二十一章。第一篇试验设计，除正交设计、干扰控制设计与数据处理等常用技术外,还介绍SN比设计、均匀设计、广义设计、调优运算及稳健设计等正交试验设计技术的拓广应用和现代发展的最新方法；第二篇回归设计，除各种回归的正交设计、旋转设计、饱和设计、多项式设计、还介绍多次变换设计、交互作用搜索设计、混料设计以及D-最优设计等回归设计技术的进一步完善与最新应用技术；在第三篇试验优化技术分析中,介绍了试验数据处理过程中经常遇到的难题及其解决办法，数据分析的最新研究成果及其应用实例。例如：有偏估计、PPR分析、探索性数据分析等；此外还介绍了试验优化的常用统计软件。 3.教材特点
优化设计报告
优化设计实验报告
无约束非线性规划问题 ) sin(1)(min 2 2 35x e x x x x f x -+-++= fun='(x^5+x^3+x^2-1)/(exp(x^2)+sin(-x))'; ezplot(fun,[-2,2]); [xopt,fopt,exitflag,output]=fminbnd(fun,-2,2) 输出： xopt = 0.2176 fopt = -1.1312 exitflag = 1 output = iterations: 12 funcCount: 13 algorithm: 'golden section search, parabolic interpolation' message: [1x112 char]
二维无约束非线性函数最优解 )12424()(min 2212 2211++++=x x x x x e X f x fun='exp(x(1))*(4*x(1)^2+2*x(2)^2+4*x(1)*x(2)+2*x(2)+1)'; x0=[0,0]; options=optimset('largescale','off','display','iter','tolx',1e-8,'tolfun',1e-8); [x,fval,exitflag,output,grad,hessian]=fminunc(fun,x0,options) f='exp(x)*(4*x^2+2*y^2+4*x*y+2*y+1)'; ezmesh(f); First-order Iteration Func-count f(x) Step-size optimality 0 3 1 2 1 9 0.717044 0.125092 1.05 2 15 0.073904 10 1.28 3 21 0.000428524 0.430857 0.0746 4 24 0.000144084 1 0.0435 5 27 1.95236e-008 1 0.000487 6 30 6.63092e-010 1 9.82e-005 7 33 1.46436e-015 1 4.91e-008 Local minimum possible. fminunc stopped because it cannot decrease the objective function along the current search direction. Computing finite-difference Hessian using user-supplied objective function. x = 0.5000 -1.0000 fval = 1.4644e-015 exitflag = 5 output =
数字电路与逻辑设计实验实验四
中山大学南方学院 电气与计算机工程学院 课程名称：数字电路与逻辑设计实验实验题目：译码显示电路
附：实验报告 专业：电子信息科学与技术年级：18 完成日期：2020年7月05日学号：182018010 姓名：叶健行成绩： 一、实验目的 （一）掌握中规模集成译码器的逻辑功能和使用方法。 （二）熟悉数码管的使用。 二、实验原理 （一）数码显示译码器 1、七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图1 (a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。 一个LED数码管可用来显示一位0～9十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。 (a) 共阴连接（“1”电平驱动）(b) 共阳连接（“0”电平驱动）
(c) 符号及引脚功能 图1 LED 数码管 2、BCD 码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD 码锁存／七段译码／驱动器。驱动共阴极LED 数码管。图2为74LS48引脚排列。 其中 A 、B 、C 、D — BCD 码输入端 a 、 b 、 c 、 d 、 e 、 f 、 g — 译码输出端，输出“1”有效，用来驱动共阴极LED 数码管。 LT — 灯 测试输入端，LT ＝“0”时，译码输出全为“1” BI R — 灭 零 输入端，BI R ＝“0”时，不显示多余的零。 RBO /BI — 作为输入使用时，灭灯输入控制端； 作为输出端使用时，灭零输出端。 （二）扫描式显示 对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。对于某些系统输出的的数据，应用扫描式译码显示，可使电路大为简化。有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选通信号控制多路开关，先后送出（由高位到低位或由低位到高位）一位十进制的BCD 码,如图（三）所示。图中的Ds 称为选通信号，并假定系统按先高位后低位的顺序送出数据，当Ds1高电平送出千位数，Ds2高电平送出百位数，……一般Ds 的高电平相邻之间有一定的间隔，选通信号可用节拍发生器产生。 如图（四）所示，为这种系统的译码扫描显示的原理图。图中各片 LED
华科模电实验报告
华科模电实验报告 篇一：模电实验报告 国家电工电子实验教学中心 模拟电子技术实验报告 实验题目：放大电路的失真研究 学院：专业： 电子信息工程轨道交通信号与控制 韩佳伟 学生姓名： 合作者：蒋明宇李祥学号：任课教师： 13212065 白双 XX年6月16日 目录 实验报告 ................................................ ....................... 1 实验题目：放大电路的失真研究 ....................................... 1 1 实验题目及要
求 ................................................ ................. 2 2 实验目的与知识背景 ................................................ ......... 3 2.1 实验目的 ................................................ ....................... 3 2.2 知识点 ................................................ ......................... 3 2.3 非线性失真原理介绍 ................................................. 3 3 实验过程 ................................................ ............................. 4 3.1 选取的实验电路及输入输出波形................................ 4 1截止失真、饱和失真、双向失真.............................. 4 2交越失真 ................................................ ...................... 6 3非对称失真 ................................................ .................. 8 4增益带宽积 ................................................ .................. 9 5语音放大电路 ................................................
数字电路与逻辑设计试题与答案(试卷D)
《数字集成电路基础》试题D （考试时间：120分钟） 班级： 姓名： 学号： 成绩： 一、填空题（共30分） 1. 当PN 结外加正向电压时，PN 结中的多子＿＿＿＿＿＿形成较大的正向电流。 2. NPN 型晶体三极管工作在饱和状态时，其发射结和集电结的外加电压分别处于 ＿＿＿＿＿＿偏置和＿＿＿＿＿＿＿偏置。 3. 逻辑变量的异或表达式为：_____________________B A =⊕。 4. 二进制数A=1011010；B=10111，则A-B=＿＿＿＿＿＿＿。 5. 组合电路没有＿＿＿＿＿＿功能，因此，它是由＿＿＿＿＿＿组成。 6. 同步RS 触发器的特性方程为：Q n+1=＿＿＿＿＿＿,其约束方程为：＿＿＿＿＿ ＿。 7. 将BCD 码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿ 个输入端，＿＿＿＿输出端。 8. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿ 二、选择题(共 20分) 1. 四个触发器组成的环行计数器最多有＿＿＿＿个有效状态。 A.4 B. 6 C. 8 D. 16 2. 逻辑函数D C B A F +=，其对偶函数F *为＿＿＿＿＿＿＿＿。 A ．()()D C B A ++ B. ()()D C B A ++ C. ()() D C B A ++ 1 A B 3
3. 用8421码表示的十进制数65，可以写成＿＿＿＿＿＿。 A ．65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 4. 用卡诺图化简逻辑函数时，若每个方格群尽可能选大，则在化简后的最简表达式 中 。 A ．与项的个数少 B. 每个与项中含有的变量个数少 C. 化简结果具有唯一性 5. 已知某电路的真值表如下，该电路的逻辑表达式为 。 A ．C Y = B. A B C Y = C ．C AB Y += D ．C C B Y += 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． 证明等式:AB B A B A B A +?=+ 2． Y 2＝Σm （0，1，2，3，4，5，8，10，11，12） 3． Y 3＝ABC C AB C B A C B A +++?
实验报告-优化设计
福建农林大学金山学院实验报告 系（教研室）：信息与机电工程系专业：机械设计制造及其自动化年级：2008 实验课程：优化设计姓名：学号：实验室号：_1# 607 计算机号：实验时间：指导教师签字：成绩： 一、实验目的 通过实验教学加深学生对优化设计方法的理解，培养学生程序调试和出错处理的能力，提高学生应用优化设计方法和程序设计的能力。 本实验课程的基本要求： 1）熟悉VB集成开发环境的使用，掌握设计程序和调试程序的基本方法。 2）掌握一些重要优化算法，并具有较强的编程能力和解决实际优化问题的能力。 3）具有设计简单综合应用型程序的能力。 二、实验内容及进度安排 1、进退法2学时 2、黄金分割法2学时 3、基于最优步长的坐标轮换法2学时 4、鲍威尔法4学时 三、实验设备 微型计算机100台以上，并已安装Visual Basic 6.0。 四、实验要求 1. 设计程序总体编程结构，根据程序N-S图，设计编写出程序； 2. 完成程序调试，并进行实验结果分析； 3. 完成实验报告。 五、实验注意事项 1. 树立严肃认真、一丝不苟的工作精神，养成实验时的正确方法和良好习惯，维护国 家财产不受损失； 2. 严格遵守实验室的规章制度，注意保持实验室内整洁； 3. 上机过程中注意保存程序，以免数据丢失，结束后应存储到个人移动设备并关闭计 算机； 4. 认真做好上机前的准备工作，实验后认真完成实验报告。 六、实验操作步骤及方法 （一）.上机前的准备工作包括以下几个方面 1.复习和掌握与本次实验有关的教学内容。 2.根据实验的内容，对问题进行认真的分析，搞清楚要解决的问题是什么？给定的条件 是什么？要求的结果是什么？需要使用什么类型的数据（如整型、实型、双精度型、字符型等）？制定好程序总体编程结构。 3.根据程序N-S图，设计、编写出程序，在纸上编写好相关功能的事件代码。
数字电路与逻辑设计习题-2016
数字电路与逻辑设计习题-2016
- 2 - 一、选择题 1. 以下表达式中符合逻辑运算法则的是 D 。 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 2. 一位十六进制数可以用 C 位二进制数来表示。 A. １ B. ２ C. ４ D. 16 3. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n 4. 逻辑函数的表示方法中具有唯一性的是 A 。 A .真值表 B.表达式 C.逻辑图 D.状态图 5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。 A.（256）10 B.（127）10 C.（128）10 D.（255）10 6.逻辑函数F=B A A ⊕⊕)( = A 。 A.B B.A C.B A ⊕ D. B A ⊕ 7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。 A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变 D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 9．在何种输入情况下，“与非”运算的结果是 逻辑0。 D A．全部输入是0 B.任一输入是0 C. 仅一输入是0 D.全部输入是1 10．在何种输入情况下，“或非”运算的结果 是逻辑1。 A A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为 1 11．十进制数25用8421BCD码表示为 B 。 A.10 101 B.0010 0101 C.100101 D.10101 12．不与十进制数（53.5）10等值的数或代码 为 C 。 A.(0101 0011.0101)8421BCD B.(35.8)16 C.(110101.11)2 D.(65.4)8 13．以下参数不是矩形脉冲信号的参数 D 。 A.周期 B.占空比 C.脉宽 D.扫 描期 14．与八进制数(47.3)8等值的数为： B A. (100111.0101)2 B.(27.6)16 C.(27.3 )16 D. (100111.101)2 15. 常用的BCD码有 D 。 A.奇偶校验码 B.格雷码 C.ASCII码 D.余三码 - 3 -
模电实验报告
模拟电子技术 实验报告 实验题目：放大电路的失真研究 学院：电子信息工程学院 专业： 姓名： 学号： 指导教师： 【2017年】
目录 一、实验目的与知识背景 (3) 1.1实验目的 (3) 1.2知识背景 (3) 二、实验内容及要求 (3) 2.1基本要求 (3) 2.2发挥部分 (4) 三、实验方案比较及论证 (5) 3.1理论分析电路的失真产生及消除 (5) 3.2具体电路设计及仿真 (8) 四、电路制作及测试 (12) 4.1正常放大、截止失真、饱和失真及双向失真 (12) 4.2交越失真 (13) 4.3非对称失真 (13) 五、失真研究思考题 (13) 六、感想与体会 (16) 6.1小组分工 (16) 6.2收获与体会 (16) 6.3对课程的建议 (17) 七、参考文献 (17)
一、实验目的与知识背景 1.1实验目的 1. 掌握失真放大电路的设计和解决电路的失真问题——针对工程问题，收集信息、查阅文献、分析现有技术的特点与局限性。提高系统地构思问题和解决问题的能力。 2. 掌握消除放大电路各种失真技术——依据解决方案，实现系统或模块，在设计实现环节上体现创造性。系统地归纳模拟电子技术中失真现象。 3. 具备通过现象分析电路结构特点——对设计系统进行功能和性能测试，进行必要的方案改进，提高改善电路的能力。 1.2知识背景 1.输出波形失真可发生在基本放大、功率放大和负反馈放大等放大电路中，输出波形失真有截止失真、饱和失真、双向失真、交越失真，以及输出产生的谐波失真和不对称失真等。 2.基本放大电路的研究、乙类功率放大器、负反馈消除不对称失真以及集成运放的研究与应用。 3.射极偏置电路、乙类、甲乙类功率放大电路和负反馈电路。 二、实验内容及要求 2.1基本要求 1.输入一标准正弦波，频率2kHz，幅度50mV，输出正弦波频率2kHz，幅度1V。
实验优化设计考试答案精选文档
实验优化设计考试答案 精选文档 TTMS system office room 【TTMS16H-TTMS2A-TTMS8Q8-
第一题 考察温度对烧碱产品得率的影响，选了四种不同温度进行试验，在同一温度下进行了5次试验（三数据见下表）。希望在显着性水平为。 1.SSE的公式 2.SSA的公式 3.将表格粘贴进Excel，然后进行数据分析，勾选标于第一行，显示在下面 P=，远小于，所以是显着 的 4.打开Minitab，复制表 格，“统计”“方差分 析”“选单因素未重 叠”“响应 C1C2C3C4” 点击“比较”勾选第一 个，确定 结果: 工作表 3 单因子方差分析: 60度, 65度, 70度, 75度 来源自由度 SS MS F P 因子 3
误差 16 合计 19 S = R-Sq = % R-Sq（调整） = % 平均值（基于合并标准差）的单组 95% 置信区间水平 N 平均值标准差 ------+---------+---------+---------+--- 60度 5 (------*------) 65度 5 (------*------) 70度 5 (------*------) 75度 5 (------*------) ------+---------+---------+---------+--- 合并标准差 = Tukey 95% 同时置信区间 所有配对比较 单组置信水平 = % 60度减自: 下限中心上限 ------+---------+---------+---------+--- 65度 (------*------) 70度 (------*-----) 75度 (------*------) ------+---------+---------+---------+--- 65度减自: 下限中心上限 ------+---------+---------+---------+--- 70度 (------*-----) 75度 (------*------) ------+---------+---------+---------+--- 70度减自:
优化设计实验指导书(完整版)
优化设计实验指导书 潍坊学院机电工程学院 2008年10月 目录
实验一黄金分割法 (2) 实验二二次插值法 (5) 实验三 Powell法 (8) 实验四复合形法 (12) 实验五惩罚函数法 (19)
实验一黄金分割法 一、实验目的 1、加深对黄金分割法的基本理论和算法框图及步骤的理解。 2、培养学生独立编制、调试黄金分割法C语言程序的能力。 3、掌握常用优化方法程序的使用方法。 4、培养学生灵活运用优化设计方法解决工程实际问题的能力。 二、实验内容 1、编制调试黄金分割法C语言程序。 2、利用调试好的C语言程序进行实例计算。 3、根据实验结果写实验报告 三、实验设备及工作原理 1、设备简介 装有Windows系统及C语言系统程序的微型计算机，每人一台。 2、黄金分割法(0.618法)原理 0.618法适用于区间上任何单峰函数求极小点的问题。对函数除“单峰”外不作 其它要求，甚至可以不连续。因此此法适用面相当广。 0.618法采用了区间消去法的基本原理，在搜索区间内适当插入两点和，它们把 分为三段，通过比较和点处的函数值，就可以消去最左段或最右段，即完成一次迭代。 然后再在保留下来的区间上作同样处理，反复迭代，可将极小点所在区间无限缩小。 现在的问题是：在每次迭代中如何设置插入点的位置，才能保证简捷而迅速地找到极小点。 在0.618法中，每次迭代后留下区间内包含一个插入点，该点函数值已计算过，因此以后的每次迭代只需插入一个新点，计算出新点的函数值就可以进行比较。 设初始区间[a,b]的长为L。为了迅速缩短区间，应考虑下述两个原则：（1）等比收缩原理——使区间每一项的缩小率不变，用表示(0<λ<1)。 （2）对称原理——使两插入点x1和x2，在[a,b]中位置对称，即消去任何一边区间[a,x1]或[x2,b]，都剩下等长区间。 即有 ax1=x2b 如图4-7所示，这里用ax1表示区间的长，余类同。若第一次收缩，如消去[x2,b]区间，则有：λ=(ax2)/(ab)=λL/L 若第二次收缩，插入新点x3，如消去区间[x1,x2]，则有λ=(ax1)/(ax2)=(1-λ)L/λL
数字电路与逻辑设计实验总结报告
第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软 件，实验中遇到了不少问题，总结起来主要有以下几个： （1）在创建工程并且编译通过之后得不到仿真波形 解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。在改变符号文件名之后成功的得到了仿真波形。 （2)得到的仿真波形过于紧密不便于观察 解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。 实验总结及心得体会 通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。 实验操作中应特别注意的几点： （1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。 （2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。 （3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。 （4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。 （5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。 心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。 第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。 总体来说此次实验比较顺利，基本没有遇到什么问题，但有几点需要特别注意。首先是要区分实体名称和结构体名，这一点是程序编写的关键。其次在时序逻辑电路的设计实验中时钟的设置很关键，设置不当的话仿真波形可能不正确。 通过本次实验我初步学会用VHDL语言编写一些简单的程序，同时也进一步熟悉了Quartus11软件的使用。 实验八彩灯控制电路设计与实现 一、实验目的 1、进一步了解时序电路设计方法
模电-模拟运算电路实验
实验五 模拟运算电路 一、实验目的 1、了解并掌握由集成运算放大器组成的比例、加法、减法和积分等基本运算电路的原理与功能。 2、了解运算放大器在实际应用时应考虑的一些问题。 二、实验原理 集成运算放大器是一种具有高电压放大倍数的直接耦合多级放大电路。当外部接入不同的线性或非线性元器件组成输入和负反馈电路时，可以灵活地实现各种特定的函数关系。在线性应用方面，可组成比例、加法、减法、积分、微分、对数等模拟运算电路。 理想运算放大器特性 在大多数情况下，将运放视为理想运放，就是将运放的各项技术指标理想化，满足下列条件的运算放大器称为理想运放。 开环电压增益 A ud =∞ 输入阻抗 r i =∞ 输出阻抗 r o =0 带宽 f BW =∞ 失调与漂移均为零等。 理想运放在线性应用时的两个重要特性： （1）输出电压U O 与输入电压之间满足关系式 U O ＝A ud （U +－U －） 由于A ud =∞，而U O 为有限值，因此，U +－U －≈0。即U +≈U －，称为“虚短”。 （2）由于r i =∞，故流进运放两个输入端的电流可视为零，即I IB ＝0，称为“虚断”。这说明运放对其前级吸取电流极小。 上述两个特性是分析理想运放应用电路的基本原则，可简化运放电路的计算。 基本运算电路 1) 反相比例运算电路 电路如图5－1所示。对于理想运放， 该电路的输出电压与输入电压之间的 i F O U R U -=
关系为 为了减小输入级偏置电流引起的运算误差，在同相输入端应接入平衡电阻R 2＝R 1 // R F 。 图5－1 反相比例运算电路 图5－2 反相加法运算电路 2) 反相加法电路 电路如图5－2所示，输出电压与输入电压之间的关系为 )U R R U R R ( U i22 F i11F O +-= R 3＝R 1 / R 2 / R F 3) 同相比例运算电路 图5－3(a)是同相比例运算电路，它的输出电压与输入电压之间的关系为 i 1 F O )U R R (1U + = R 2＝R 1 / R F 当R 1→∞时，U O ＝U i ，即得到如图5－3(b)所示的电压跟随器。图中R 2＝R F ，用以减小漂移和起保护作用。一般R F 取10KΩ， R F 太小起不到保护作用，太大则影响跟随性。 (a) 同相比例运算电路 (b) 电压跟随器 图5-3 同相比例运算电路 4) 差动放大电路（减法器）
数字电路与逻辑设计(人民邮电出版社)课后答案(邹红主编)
1-1将下列二进制数转换成等值的十进制数和十六进制数。 （1）（1101010.01）2； （3）（11.0101）2； （2）（111010100.011）2； （4）（0.00110101）2； 解：二进制数按位权展开求和可得等值的十进制数；利用进制为2k数之间的特点可以直接将二进制数转换为等值的十六进制数。 （1）（1101010.01）2＝1×26＋1×25＋1×23＋1×21＋1×2－2 ＝（106.25）10＝（6A.4）16 （2）（111010100.011）2＝1×28＋1×27＋1×26＋1×24＋1×22＋1×2－2＋ 1×2－3＝（468.375）10＝（1D4.6）16 （3）（11.0101）2＝1×21＋1×20＋1×2－2＋1×2－4 ＝（3.3125）10＝（3.5）16 （4）（0.00110101）2＝1×2－3＋1×2－4＋1×2－6＋1×2－8 ＝（0.20703125）10＝（0.35）16 1-2将下列十进制数转换成等值的二进制数、八进制数和十六进制数。要求二进制数保留小数点后4位有效数字。 （1）（378.25）10； （3）（56.7）10； （2）（194.5）10； （4）（27.6）10； 解法1：先将十进制数转换成二进制数，再用进制为2k数之间的特点可以直接将二进制数转换为等值的八进制数和十六进制数。 （1）（378.25）10＝（101111010.0100）2＝（572.2）8＝（17A.4）16 （2）（194.5）10＝（11000010.1000）2＝（302.4）8＝（C2.8）16
（3）（56.7）10 ＝（111000.1011）2＝（70.54）8＝（38.B ）16 （4）（27.6）10 ＝（11011.1001）2＝（33.44）8＝（1B.9）16 解法 2：直接由十进制数分别求二进制、八进制和十六进制数。由于二进制 数在解法 1 已求出，在此以（1）为例，仅求八进制数和十六进制数。
优化设计实验报告(...)(1)
机械优化设计 实 验 报 告 姓名：欧阳龙 学号：2007500817 班级：07机设一班
一、黄金分割法 1、 数学模型 2()2f x x x =+，56x -≤≤ 2、 黄金分割法简介 黄金分割法适用于单谷函数求极小值问题，且函数可以不连续。黄金分割法是建立在区间消去法原理基础上的试探方法，即在搜索区间[],a b 内适当插入两点1α、2α，并计算其函数值。1α、2α将区间分成三段。应用函数的单谷性质，通过函数值大小的比较，删去其中一段，使搜索区间得以缩短。然后再在保留下来的区间上作同样的处置，如此迭代下去，使搜索区间无限缩小，从而得到极小点的数值近似解。黄金分割法能使相邻两次都具有相同的缩短率0.618，故黄金分割法又称作0.618法。 3、黄金分割法程序清单 #include