09年数字逻辑期末试卷(A卷)试题及答案
08-09(2)数字电子技术期末考试试题(A)
《数字电子技术》期末考试试题（A ），共2页，第1页2008-2009学年第二学期《数字电子技术》期末考试试题(A)适用班级：自本0701-0703时量：120分钟 闭卷 记分： 考生班级： 姓名： 学号：一、填空题，本大题共10小题, 每小题2分, 共20分。
1、完成数制转换：(101011111)2=( )16＝( )8421BCD 。
2、Z AB AC =+的对偶式为( )。
3、数字电路中,三极管一般作为开关元件使用，即三极管一般工作在( )区和( )区。
4、主从触发器的状态一定在CP 的( )(边沿或电平)时刻翻转，但翻转后的状态取决于该CP 时刻的( )(主或从)触发器状态。
5、A/D 转换一般包含4个步骤，它们是采样、( )、( )和编码。
6、8选1数据选择器有( )个数据输入端，( )个地址输入端。
7、OC 门和三态门的输出端都可并联使用而实现( )功能，但前者需要配置合适的( )。
8、时序逻辑电路的基本单元是( )，其输出不仅取决于当时的输入，而且还与( )有关。
9、逻辑函数的表达形式主要有函数表达式、真值表、( )图和( )图四种。
10、半导体存储器可分为( )和( )两类。
二、选择题，本大题共10小题, 每小题2分, 共20分。
1、若用二进制代码对某班43个学生进行编码，则所需的最少二进制代码位数为( )。
A 、5B 、6C 、8D 、432、对两个一位二进制数A 和B 进行比较，若当A=B 时输出F=1，则F 的表达式是( )。
A 、F AB = B 、F AB =C 、F AB =D 、F A B =3、逻辑函数(,,)()()()F A B C A B B C A C =+++的最小项标准式为( )。
A 、(,,)(3,4,6,7)F A B C m =∑ B 、(,,)(1,5,6,7)F A B C m =∑ C 、(,,)(0,2,3,4)F A B C m =∑ D 、(,,)(0,2,4,6)F A B C m =∑4、若用四选一数据选择器来实现函数F A B =+，则数据选择器的数据端0123D D D D 的状态是( )。
数字逻辑试卷及答案
计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷学号 班级 姓名 成绩一、填空（每空1分，共14分）1、（21.5）10=（ ）2=（ ）8=（ ）162、若0.1101x =-，则[]x 补=（ ）3、十进制数809对应的8421BCD 码是（ ）4、若采用奇校验，当信息位为10011时，校验位应是（ ）5、数字逻辑电路分为（ ）和（ ）两大类6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ）7、函数()()F A B C D =+⋅+的反函数是（ ）8、与非门扇出系数N O 的含义是（ ）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（ ）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
[VIP专享]数电2009级考试题目
![[VIP专享]数电2009级考试题目](https://img.taocdn.com/s3/m/9362d28a52d380eb62946da5.png)
………………………………（密）………………………………（封）………………………………（线）………………………………
密
封
线
内
答题无效
得分 评卷人 三、组合电路设计：(按要求完成下列各题，共 26 分）
1. 下图为五段共阳极数码管，当输入两位二进制代码 AB = 00、01、10、11 时，数码管分别 显示 E、F、H、O 四种字形，设计此显示译码电路。要求：①列出函数真值表；②写出 P1-P5 各
写出归零逻辑表达式；②画出连线图。（此题 10 分）
计算机科学学院 数字电路试卷 A 第 5 页（共 6 页）
88.8918÷1.2990÷.1=4214÷3922=.0034=1÷15251371=8535.78.208÷023.2173c00÷1*m=29030.3922c=.1÷20m3=2÷120252.=3535=42314c)*523m240341*31.252=31*.1.535.*031342.*9205221.04.455=+213*05*2022.02.854850.3150.*+58c12*5m1*202+.050+0.014*85.20*051000+0+03/8T.+0÷+=55+1*011+010+91÷01454050*0010200+5+0+080+400*+4**1*1510.3910%*C%-*6+÷M(=*M=5÷50)*30*31(÷3110*5+**÷4*1m243.%71e=78%n0)8=8s.5=77.93c.6c0mmc.4*m1*31,0w199o.k2.m4c-cem.5mn2csp26m659*.0.34-50.60c5*pm.3c85m9,c05g.m.05i0rp-l.s.85p6/c50bcm0.om7py.c.6spm5c+mc;0m..7.cmk ; 1+1k+12+1+k2234=1c+m1++4+4+2
2009数字电路期末考试题答案(绝密)
寡人猪八戒
四、按照下图用 J-K 触发器设计一个可控加减法计数器，要求写出状态方程，驱动 方程和输出方程。不要求画电路图。 （10 分）
A Q2 Q1 000 001 010 011 100 101 110 111
Qn+12 Qn+11 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0
Y 0 0 0 1 1 0 0 0
Q n 1 A Q 2 Q1 AQ 2 Q1 AQ 2 Q1 AQ 2 Q1 2 (AQ1 AQ1 )Q 2 (A Q1 AQ1 )Q 2
n Q1 1 Q1
Y AQ 2 Q1 AQ 2 Q1
J 2 AQ1 AQ1 K 2 A Q1 AQ1 J1 1 K1 1
Q n 1 Q 4 4
6．分别写出下图 Y1、Y2 和 Y3 的最小项表达式。
寡人猪八戒
Y1 ABD ABC ABD ABC Y2 ABC ABC ABC Y3 ABC ABC
7．求下式的对偶式和反演式 Y=A(B’C+B(C+D’)’)’
Y A BC B(C D) Y A (B C)( B CD) Y' A (B C)( B CD)
寡人猪八戒
A 0 0 0 0 1 1 1 1
B Ci 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
S Co 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
S=∑m(1,2,4,7)= A BC ABC AB C ABC CO=∑m(3,5,6,7)=AC+BC+AB 六、下图所示的电路是由二进制加法计数器、3 线-8 线译码器和 S-R 锁存器构成的 一个宽度可调的脉冲发生器。 1．求 S-R 锁存器 Q 端输出波形（周期）是计数脉冲 CLK 周期的多少倍？画出 S-R 锁存器 Q 端的输出波形。 2．如果将 S-R 锁存器 Q 端输出波形周期减小一倍，应该如何调整电路连接？ 计数器的初始状态 Q2Q1Q0=000（10 分）
数字逻辑电路期末考试试卷及答案
得分评卷人 期末考试试题（答案）装 订 线 内 请 勿 答 题考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系 级 班姓名 学号 毛题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式，与它功能相等的函数表达式_____B____。
C ．D ．3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A．0 B．1 C．不确定 D．逻辑概念错误6. 与逻辑函数功能相等的表达式为___C_____。
A．B．C． D．7．下列所给三态门中，能实现C=0时，F=；C=1时，F为高阻态的逻辑功能的是____A______。
BFCBA&ENCBAF&ENAFCBA&ENDFCBA&ENC8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzCPQQDCC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
装订线内请勿答题A． 计数器 B． 译码器 C． 加法器 D．多路选择器10．下图是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出a～g应为____C______。
A． 0100100 B．1100011 C． 1011011 D．0011011共阴极LED数码管A B C Da b c d e f g得分评卷人 译码器gfdecab二、填空题（每小题2分，共20分）11.TTL电路的电源是__5__V，高电平1对应的电压范围是__2.4-5____V。
数字逻辑试题及答案
数字逻辑试题及答案# 数字逻辑试题及答案一、选择题（每题2分，共20分）1. 在数字逻辑中，逻辑“与”操作的特点是：- A. 只要有一个输入为0，输出就为0- B. 所有输入为1时，输出才为1- C. 至少有一个输入为1，输出就为1- D. 所有选项都不正确答案：A2. 下列哪个不是组合逻辑电路的特点？- A. 输出只依赖于当前的输入- B. 输出可以延迟- C. 没有记忆功能- D. 具有固定的输出响应时间答案：B3. 触发器的主要用途是：- A. 存储一位二进制信息- B. 作为逻辑门使用- C. 进行算术运算- D. 以上都不是答案：A4. 以下哪个不是数字逻辑中的布尔代数基本运算？- A. 与（AND）- B. 或（OR）- C. 非（NOT）- D. 加（ADD）答案：D5. 一个4位二进制计数器在计数到15后，下一个状态是：- A. 0- B. 1- C. 16- D. 不确定答案：A...（此处省略其他选择题，以保持总字数约1000字）二、简答题（每题10分，共30分）1. 解释什么是“异或”（XOR）逻辑门，并给出其真值表。
答案：“异或”（XOR）逻辑门是一种二输入逻辑门，其输出仅当输入不相等时为1。
如果两个输入相同，输出为0。
其真值表如下：```A |B | Y--0 | 0 | 00 | 1 | 11 | 0 | 11 | 1 | 02. 什么是同步时序逻辑电路，与异步时序逻辑电路有何不同？答案：同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制，状态转换是同步进行的。
而异步时序逻辑电路中，触发器的状态转换不是由统一的时钟信号控制，可能存在不同的延迟，导致状态转换可能不同步。
3. 描述一个简单的数字逻辑电路设计，实现2位二进制加法器的功能。
答案：一个2位二进制加法器可以由两个全加器和一个进位逻辑构成。
每个全加器接收两个输入位和一个进位输入，产生一个和位和一个进位输出。
数字系统设计期末试卷(09级)
B.同步D触发器
C.边沿触发D触发器
D.反相器
5.对于某个逻辑函数，下面列出的各种表达式中，（）是唯一的。
A.最大项表达式B.最简与或式C.最简或与式D.一般与或式
6.下面给出的表达式中，（）不是恒等式。
A. A+AB=A+BB. AB+AB=1
C. AB+AB=(A+B)(A+B)D. AB+AB+AB+AB=1
二、单项选择题（每小题1分，共10分）
1.各种结构的触发器中，（）的抗干扰能力最强。
A.主从结构的触发器B.基本RS触发器
C.边沿触发的触发器D.电平触发的触发器
2.设a是一个STD_LOGIC_VECTOR(7 DOWNTO 0)类型的信号，则将a左移一位的信号赋值语句是（）。
A. a<=’0’ & a(7 DOWNTO 1)B. a<= a(6 DOWNTO 0) &’0’
10.用来表示单位时间内逻辑器件消耗的电能的性能参数是（）。
A.传输延时B.功耗C.扇出系数D.噪声容限
三、判断下列命题正误（每小题1分，共15分）
1.时序逻辑电路的输出方程与存储电路的次态有关。（）
2.环形计数器的最大优点是，电路不会存在竞争-冒险。（）
3.设某个RS触发器的R、S输入端均为低有效，则它的约束条件为R+S=1。（）
10.在VHDL中，元件例化语句是__________语句（填“并行”或“顺序”）。
11.T触发器的输入端T=1时，在时钟脉冲的作用下，触发器的状态将__________。
12.若计数器的有效循环中有__________个有效状态，则称为模m计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y=F(A,B,C)=AB'C'+A'B'+C
答：
00
01
11
10
0
1
1
1
1
1
1
1
(0，1，3，4，5，7)
F=B'+C
四、分析题 (30分)
1、分析下图的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么功能。（10分）
答：
2、设触发器的初始状态为Q1＝0，Q2＝0，试画出Q1、Q2端的电压波形（8分）。
四、设计题（25分）
1、四位同步二进制计数器74LS161的引脚图和功能表分别如下图所示，QA为最高位，请基于74LS161用反馈清零法设计一个模数为7的计数器。（8分）
答：
2、设计用三个开关控制一个电灯的逻辑电路。要求改变任何一个开关的状态都能控制电灯由亮变灭或由灭变亮。试用如下两种中规模组件（逻辑符号及功能表见下表）实现该逻辑电路功能，可辅以适当的门电路。（17分）
A．同或门 B．异或门 C．与非门D．或非门
5.设A1、A2、A3为三个信号，则逻辑函数C能检测出这三个信号中是否含有奇数个高电平。
A．A1A2A3 B．A1+A2+A3 C．A1⊕A2⊕A3 D．A1＋A2A3
6.以下说法正确的是C
A．TTL门电路和CMOS门电路的输入端都可以悬空
B．TTL门电路和CMOS门电路的输入端都不可以悬空
4.化简F（A,B,C,D）=∑m(3，5，6，7，10)＋d（0，1，2，4，8）可得(7)F＝A’＋B’D’。
5.已知某左移寄存器，现态为011001，若空位补0，则次态为(8)110010。
6.二进制数（－10110）2的反码和补码分别为（9）101001和（10）101010。
2、选择题(20分，每题2分)
1.在下列逻辑部件中．不属于组合逻辑部件的是D。
A．译码器 B．编码器 C．全加器 D．寄存器
2.逻辑表达式A+BC＝B。
A．A＋CB．(A＋B)(A＋C)C．A+B+ABCD．B＋C
3.能得出X＝Y的是C
A．X＋Z＝Y＋ZB.XZ=YZC.X＋Z＝Y＋Z且XZ=YZD.以上都不能
4.为将D触发器转换为T触发器，图中所示电路的虚框内应是_A_。
一
二
三
四
五
六
七
八
总分
阅卷人签名
…………………………………………………………………………………………
一、填空题 （20分，每空2分）
1.（34.5）10=(（1）110100.0101)8421BCD=(（2）100010.1)2=(（3）22.8)16。
2. 的对偶式为___（4）Y’ 。
3.在数字系统中，要实现线与功能可选用___（5）OC/OD门；要实现总线结构可选用___（6）传输门。
（1）用四选一数据选择器74LS153实现；
（2）用三－八译码器74LS138实现。
答：
逻辑抽象2分，列出真值表3分，写出函数表达式2分。
(1)4选1数据选择器输出的逻辑式可写为：
Y＝A1’A0’D0＋A1’A0D1＋A1A0’D2＋A1A0D3
只要令数据选择器的输入为A1＝A，A0＝B，D0＝D3＝C，D1＝D2＝C’，如图所示，则数据选择器的输出即为要求得到的函数。
华东师范大学期末试卷（A）
2009—2010学年第一学期
课程名称：___数字逻辑______
学生姓名：___________________学号：___________________
专业：___________________年级/班级：__________________
课程性质：公共必修、公共选修、专业必修、专业选修
状态方程：
输出方程：
（2）状态转换表：
X
Q1
Q0
J0
K0
J1
K1
Q1*
Q0*
Y
0
0
0
0
1
0
1
0
0
0
0
0
1
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
0
0
1
1
0
1
0
1
0
0
0
1
0
0
1Hale Waihona Puke 1000
1
0
1
0
1
1
1
1
0
1
0
0
1
1
0
0
1
0
0
1
0
1
1
1
1
0
1
1
0
1
0
1
（3）状态转换图：
（4）电路的逻辑功能：在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。
9.为了能使用数字电路处理模拟信号，须将模拟信号通过A转换为相应的数字信号。
A．A/D转换器B.D/A转换器C.A/D或D/A转换器D.以上都不行
10.触发器和时序电路中的时钟脉冲一般是由A产生的，它可由555定时器构成。
A．多谐振荡器B.施密特触发器C.单稳态触发器D.边沿触发器
3、简答题（5分）
C．TTL门电路的输入端可以悬空，而CMOS门电路的输入端不可以悬空
D．TTL门电路的输入端悬空时相当于接高电平，CMOS门电路的输入端悬空时相当于接低电平。
7.除JK触发器外，B也可实现翻转功能
A．D触发器B.T触发器D.SR触发器C.SR锁存器
8.D．触发器是时序逻辑电路的基本逻辑单元
A．计数器 B．门电路 C．寄存器 D．触发器
（5分）
(2)Y(A,B,C)=m1+m2+m4+m7=(m1’m2’m4’m7’)’=(Y1’Y2’Y4’Y7’)’。
（5分）
答：
3、设下图电路状态S=Q1Q0，起始时状态为Q1Q0=00。要求：（1）写出电路的输出方程、驱动方程及状态方程（3分）；（2）列出状态转换表（4分）；（3）画出完整的状态转换图（3分）；（4）说明该电路的逻辑功能（2分）。（共12分）
答：
（1）驱动方程：J0＝XQ1’，K0=1;J1=XQ0,K1=X’.