dm6446 达芬奇技术
课程安排课程内容
理论课3学时第一章TS-DM6446 实验箱简介
1 DaVinci芯片的体系结构讲解
2 DaVinci 实验箱硬件设计讲解
3 I2C总线控制器的配置及I2C读、写驱动程序基本介绍
4 PCA9554芯片的原理
5 DaVinci (DSP+ARM)的系统软件架构
6 DaVinci 软件开发流程
理论课3学时嵌入式LINUX 的基本实验
1 实验一Linux 实验环境的建立
2 实验二U-Boot 程序
3 Linux kernel 的裁剪和编译
4 NFS 文件系统
5 从flash 启动开发板
6 Hello Word！
理论课3学时嵌入式系统概述与ARM简介
1 ARM处理器与其他体系结构处理器异同比较
2 ARM芯片选型
3 ARM外围硬件设计
4 ARM程序和算法
5 ARM操作系统(uC/OS-II/ARM Linux/uCLinux/WinCE)
ARM知识体系
1 ARM的特点(体系结构/流水线/异常处理/寄存器组织)
2 ARM内核概述(内核命名/应用内核/嵌入式内核/安全内核)
3 ARM内核系列ARM7/ARM9/ARM9E/ARM10E/ARM11/StrongARM/XScale
理论课3学时ARM 开发工具实验
实验1：安装开发工具实验(ADS+AXD)
实验2：ADS 编程实验(helloworld)
实验3：AXD 调试实验(debug)
实验4：ARM 工具链实验(armcc+armasm+armlink) 实验5：fromelf 实用工具实验(fromelf)
实验6：uuencode 编码工具实验(uuencode)
实验7：使用Jtag 调试开发板实验
实验8：使用Bootloader 下载执行实验
实验课3学时ARM结构与编程
1 ARM的工作模式
2 ARM存储器格式
3 ARM运行模式
4 ARM寄存器组织
5 ARM的异常
6 流水线
7 AHBA总线
ARM指令系统与汇编语言编程
1 ARM指令概述与特点
2 ARM寻址方式
3 ARM指令集
4 Thumb指令集
5 ARM汇编语言编程
实验课3学时使用ARM ADS 开发工具的方法、流程和技巧
1 编译器参数(armcc/armcpp/armasm)
2 链接器使用(armlink/scatter-file)
3 调试器及调试工具(axd/jtag)
4 辅助开发工具(fromelf/armprof/nmake/Makefile)
5 内存地址重映射(memory remap)
6 堆栈初始化(stack&heap)
7 RO/RW/ZI 段地址分配
8 系统呼叫机制(SoftWare Interrupt)
ARM 体系结构与汇编语言实验（实验9-16）实验9：ARM 数据处理指令操作数寻址方式实验实验10：ARM 内存访问指令寻址实验
实验11：ARM 堆栈指针寄存器实验(r13)
实验12：ARM 返回连接寄存器实验(r14)
实验13：ARM 程序计数器实验(r15)
实验14：ARM 程序状态寄存器实验(cpsr+spsr) 实验15：ARM 工作模式切换实验(svc+irq)
实验16：ARM 汇编与C语言混合编程实验
实验课3学时ARM异常和中断处理
1 异常向量表(exception vector table)
2 异常响应
3 产生异常后的处理过程
4 未定义指令异常的特殊用途
5 SWI 软中断指令与系统调用
6 异常返回处理流程
实验课3学时ARM 异常和中断处理实验（实验33-40）
实验33：ARM异常向量表实验
实验34：ARM软中断SWI 异常发生和响应实验实验35：ARM GPIO中断源使能触发实验
实验36：ARM GPIO中断处理和响应实验
实验37：ARM Timer定时器中断源使能触发实验实验38：ARM Timer定时器中断处理和响应实验实验39：ARM中断流程代码分层实验
实验40：ARM中断驱动框架实验
实验课3学时ARM启动代码工作原理
1 启动代码基本概念和执行流程
2 全局变量和局部变量的存储结构
3 程序的存储和加载过程
4 RO、RW以及ZI 段的存储特性
5 启动代码的搬移过程
6 启动代码的初始化流程
实验课3学时ARM Bootloader 编写实验
实验25：ARM Bootloader-ledblink实验
实验26：ARM Bootloader-uart driver实验实验27：ARM Bootloader-printf实验
实验28：ARM Bootloader-stdio实验
实验29：ARM Bootloader-shell实验
实验30：ARM Bootloader-command实验实验31：ARM Bootloader-flashwrite实验实验32：ARM Bootloader-autoboot实验
实验课3学时ARM 开发板外设接口实验（实验17-24 ）实验17：ARM 开发板-启动代码烧写实验实验18：ARM 开发板-LED显示灯实验
实验19：ARM 开发板-七段数码管实验
实验20：ARM 开发板-四位拨段开关实验实验21：ARM 开发板-蜂鸣器实验
实验22：ARM 开发板-中断按钮实验
实验23：ARM 开发板-定时器实验
实验24：ARM 开发板-串口通讯实验
实验课3学时ASP、VPSS和Previewer介绍
1 ASP的功能和使用方法讲解
2 VPSS 的功能和使用方法讲解
3 VPSS驱动讲解
4 Resizer 模块使用讲解
5 Previewer 模块使用讲解
实验课3学时实验七ASP 音频接口编程实验八VPSS 视频接口编程实验九Resizer 模块实验
实验课3学时第一章概述
1 DSP概述
2 C6000基本知识和基本概念
3 哈佛结构和流水线操作
4 基本硬件结构
第二章仿真系统
1 仿真接口和仿真器
2 仿真软件CCS
3 仿真方法
第三章硬件结构
1中断
2定时器
3缓冲串口
4 EMIF接口
5 DMA
6 XBUF
7 HPI
第四章系统管理和编程工具
1 DVSDK 工具链讲解
2 DSPLINK/MEM管理机制讲解
3 DSP BIOS 的配置讲解
4 XDC工具讲解
实验课3学时实验一CCS配置和基本操作
实验二CCS 环境下DSP 端编程实验三I2C接口编程
实验四NOR FLASH 烧写
实验五NAND FLASH烧写
实验六DDR初始化与读写操作实验七ACPY3 实现DMA实验实验八配置工具链实验
实验九XDC工具实验
实验课3学时第五章语音信号系统及语音信号处理
1 语音信号的硬件采集系统
2 语音信号的采集和播放
3 语音信号的压缩和解压
4 语音信号的去噪
实验课3学时实验七音频采集与播放实验八视频采集与播放
实验课3学时了解CODEC ENGINE
1 Codec Engine 架构讲解
2 Codec Server讲解
3 算法封装流程讲解
4 算法标准(XDM/xDAIS)讲解
实验课3学时CODEC ENGINE实验
1 Codec Engine实验
2 Codec Server实验
3 xDAIS算法封装实验
4 H.264编码实验
音视频DRIVER实验
实验一音频Loopback 实验
实验二视频Loopback 实验
实验三音视频Loopback 实验
实验四网络摄像机实验。
【国家自然科学基金】_达芬奇_基金支持热词逐年推荐_【万方软件创新助手】_20140730
推荐指数 2 1 1 1 1 1 1 1 1 1
2011年 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22
2011年 科研热词 推荐指数 达芬奇技术 4 红外成像 2 电力检测 2 高清视频处理 1 颗粒界面 1 颗粒物质 1 静摩擦系数 1 达芬奇-s外科手术辅助系统 1 线性汇编 1 算法服务器 1 算法引擎 1 硬件设计 1 现场可编程门阵列 1 普胸手术 1 微创外科 1 嵌入式系统 1 实时监控 1 内窥镜 1 xdm标准算法 1 tms320dm6446 1 mpc8313处理器 1 avs 1
推荐指数 4 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
2014年 序号 1 2 3 4
2014年 科研热词 腹腔镜检查 肾肿瘤 肾切除术 机器人 推荐指数 1 1 1 1
2012年 序号 1 2 3 4 5 6 7 8
科研热词 h.264 达芬奇技术 视频编解码器 移植 嵌入式多核系统 会话初始协议 优化 x264
推荐指数 2 1 1 1 1 1 1 1
2013年 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45
2008年 序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
基于达芬奇平台的H.264视频流加密终端的设计
基于达芬奇平台的H.264视频流加密终端的设计
李丹;王健;季晓勇
【期刊名称】《电视技术》
【年(卷),期】2009(033)004
【摘要】设计了基于TI公司达芬奇芯片TMS320DM6446的H.264视频流选择加密终端.针对H.264视频编码结构的特点,提出一种基于数据分割模式的视频流选择加密策略,详细描述了终端的硬件系统和软件设计.实验结果表明,待加密的数据量大为减少,能够对CIF格式H.264视频流进行实时加密.
【总页数】3页(P33-35)
【作者】李丹;王健;季晓勇
【作者单位】南京大学,电子科学与工程系,江苏,南京,210093;南京大学,电子科学与工程系,江苏,南京,210093;南京大学,电子科学与工程系,江苏,南京,210093
【正文语种】中文
【中图分类】TP309.7
【相关文献】
1.基于达芬奇平台的视频混沌加密系统的设计 [J], 余攀;李文勋;张宝强
2.H.264滤波器在达芬奇平台下的优化设计 [J], 沈道宁;陈耀武
3.基于达芬奇平台的H.264视频编码器设计 [J], 韩文俊;任国强;吴钦章
4.基于达芬奇平台的H.264关键模块的优化 [J], 周凤;吴云;赵勇
5.基于DM6446达芬奇平台H.264编码的软件设计 [J], 费重程
因版权原因，仅展示原文概要，查看原文内容请购买。
达芬奇五年沉浮
达芬奇五年沉浮—嵌入式处理器架构之争决战2012来源：《电子工程专辑》博主 VampireDaVinci 在DM642时代，是“一招鲜，吃遍天”。
只有一颗处理器，无论客户做多少个产品线，多少种产品，只用维护一种开发环境和软件，只用保持为数不多的一个BOM 清单即可；可是到了达芬奇时代，DM644x算法买不起，自己做吧，还没做完，DM357出来了。
跟进TI的烈士们，累的跳楼的心都有了……芯片是产业链上游重要的一个环节，一颗小小的芯片具有极高的技术含量和价值，半导体行业每年都会有一个各大厂商营业额的排名，除去2009年，常年盘踞在前三名位置的分别是英特尔，三星半导体和德州仪器(TI)，英特尔凭借的是桌面处理器，三星半导体凭借的是其全面的存储器产品线，TI则是凭借模拟器件，嵌入式处理器和无线半导体这“三驾马车”。
(注：DLP应隶属于光电器件，所以未计入)终端是产业链中上游重要的一个环节，终端厂商用芯片设计出嵌入式硬件，并且基于该硬件开发相应的嵌入式软件，从而构成一个完整的嵌入式终端产品，形象的说就是一块电路板套一个外壳，这里面最重要的一个核心价值的产生就是附加在嵌入式可编程器件上的软件，成为嵌入式软件。
系统是产业链中下游重要的一个环节，系统厂商通过平台软件使得多个嵌入式终端通过互联网进行信息的传递，从而为最终用户提供产品和服务。
如在安防市场，视频服务器(DVS)，硬盘录像机(DVR)网络摄像机(IPNC)就是三种典型的嵌入式终端产品，平台软件则可以通过互联网和局域网管理多个嵌入式终端产品，形成一套基于视频单工传输基本功能的监控系统；如在通信市场，专用视频会议终端配合系统集成商提供的平台软件和MCU可以形成一套基于视频全双工的多点视频会议系统；如在手机市场，iPhone就是一种嵌入式终端产品，而苹果在线商店就是一个平台软件；如在广电市场，机顶盒就是嵌入式终端产品，结合运营商提供的云服务平台软件就可以玩3D游戏。
基于DM6446的人机交互指令处理子系统硬件设计
存储 器 ， 过 ＪＡ 通 Ｔ Ｇ接 口下 载程 序 到 Ｆ Ａ Ｈ 敏元 件将接 收到 的载波 频率 为 ３ｋ ｚ ＬＳ ８Ｈ 的脉冲 内， 在器件 内通 过软 件控 制程 序 的运行 ， 调制红外光信号转化为电信号 ，再由前置放 再 由 ＪＡ 接 口读 取片 内信息 ， 设计 者调试 使 用． 大器 和 自动增 益 控制 电路进 行 放大 处 理 ； ＴＧ 供 然 在本 设计 中 ， 选用 Ｍ Ｐ ３ Ｆ ２ ２ 片， 片 后通过 带通 滤波 器进 行滤 波 ，滤 波 后的信 号 Ｓ ４ ０ Ｉ ３ 芯 该单 机 的耗 电电流 在 ０１ ４ Ｏ Ａ之 间 ，因不 同 的 由解 调电路 进行 解调 ；最后 由输 出级 电路 进 ． ０ｕ ～ 工作 模式 而不 同 ， 中断请 求 将 Ｃ Ｕ唤 醒只 行反 向放 大输 出 。Ｔ Ｏ ３８０ 收 到高 频信 用 Ｐ Ｓ Ｐ ４４ 接 需要 ６ ｓ因此 本款单 片机 能在 低功耗 模式 下 号输 出为 低 电平 时确定 为数 据 ””反 之则 确 ｕ， ０， 具有 很好 的响应 实时 性 、 高 的处理 速度 ， 较 在 定为 数据 ””经 过解 调后 ， 号 由 Ｏ Ｔ引脚 １， 信 Ｕ ８ Ｈ 晶体 的驱动下 ，指令 周期 为 １５ ｓ Ｍ ｚ ２ｎ。此 输出 。硬件 电路如 图 ２ 。 外 ， 有 ６Ｋ的 Ｆ Ａ Ｈ程 序存储 空 间 ，０８ 还 ０ ＬＳ ２４Ｂ ￡ ～ 的 Ｒ Ｍ数 据存 储空 间 ， 持 Ｃ语 言和 汇编语 Ａ 支 言 ， 在线 串行 编 程 ， 发环 境 方便 高 效 ， 可 开 能 够很 好 的满 足 系统 的设 计要 。Ｍ Ｐ ３Ｆ ２２ Ｓ ４０ １３
～
在基 于达 芬奇 技术 的基础 上 ，交互 控 制 技 术支持 人机 交互 。交互 技术 的 功能 实现依 赖 于 对 用 户 指令 进 行 处理 以及 叠加 显示 字 符。 用户指 令处 理子 系统 由用 户指 令 的收发 模块 、 指令处 理模块 以及 用户 接 口组 成 。 收发 模块 完成用 户命 令 的发送 和接 收 ；指令 处理
Cadence实例教程-DSP
经典实例1——DSP数字视频处理系统随着科学技术的飞速发展，互动数字视频正逐渐进入人们的工作和生活，各种电子产品和嵌入式应用由于增加视频功能而提高了价值。
然而数字视频的实现又是十分复杂的事情，开发人员要花很长时间来熟悉多媒体的标准，这些标准又随着技术的发展在不停地改变。
已有的数字视频实现往往和特定的硬件平台和操作系统紧紧地联系在一起，使得开发人员只能使用手工编程，这是一个复杂、耗时且高成本的过程。
为了应对这种需求，2005年TI推出了DaVinci（达芬奇）技术，其应用目标就是数字视频。
它将固定功能器件的高效率和可编程器件的灵活性结合在一起，支持各种数字视频的终端设备，诸如视频电话、车载信息设施、IP机顶盒、视频会议系统、便携式媒体播放器、流媒体及数码相机等应用的理想处理器。
TI通过DaVinci技术提供了新的产品开发工具和支持，第1批处理器TMS320DM6446是采用精简指令集技术的ARM926EJ-S+、高性能TMS320C64x+DSP双核和高度集成的数字媒体处理器SoC，集成了为加速数字视频开发所专门设计的协处理器引擎。
它超越了传统的开发工具和应用支持，扩展到包含开发数字视频所需要的基本软件。
通过应用编程接口（API），开发人员可以直接调用已经编好并符合接口标准的DSP库程序。
17.1 整体设计规划本章将介绍基于TMS320DM6446处理器的数字视频处理系统的印刷电路板实例，综合印刷电路板设计的各个知识点。
TMS320DM6446处理器用于满足下一代嵌入式系统的网络多媒体的编解码处理应用，其编码能力是解码能力的2倍~3倍，适应各种格式的数字视频的采集和处理。
该处理器采用双核架构 ARM+DSP，其中ARM处理器采用ARM926EJ-S 核，工作主频为297 MHz；DSP处理器采用TI的高端DSP核C64x+，工作主频为594 MHz。
ARM926EJ-S是采用管道化流水线的32位的精简指令集处理器，可以执行32 bit/16 bit指令集，处理32 bit、16 bit和8 bit数据。
基于达芬奇(DaVinci)技术的H.264视频编码器原理及其开发
基于达芬奇(DaVinci)技术的H.264视频编码器原理及其开
发
胡海龙;陈前斌
【期刊名称】《中国有线电视》
【年(卷),期】2007(000)006
【摘要】介绍了H.264视频编解码标准的关键技术和新的数字媒体开发平台达芬奇(DaVinci)技术及其产品TMS320DM6446,以及利用DaVinci进行H.264视频编码器的设计和实现.
【总页数】6页(P557-562)
【作者】胡海龙;陈前斌
【作者单位】重庆邮电大学光互联网及无线信息网络研究中心,重庆,400065;重庆邮电大学光互联网及无线信息网络研究中心,重庆,400065
【正文语种】中文
【中图分类】TN94
【相关文献】
1.基于达芬奇技术的多路视频采集系统开发 [J], 谷庆广;罗文广;于静美
2.基于达芬奇技术的H.264视频编码器的实现 [J], 成嘉;张文雄;李善劲
3.基于DaVinci技术的H.264解码系统 [J], 代健美;耿华芳;刘作学
4.基于达芬奇平台的H.264视频编码器设计 [J], 韩文俊;任国强;吴钦章
5.基于达芬奇技术的H.264视频编码器的研究与实现 [J], 卢宁;柯熙政;贾贞
因版权原因，仅展示原文概要，查看原文内容请购买。
基于TMS320DM6446的视频会议终端硬件设计
文章 编 号 ： ０ ２ ８ ９ （ ０ ８ ０ — ０ ３ ０ １０ — ６ ２ ２０ ）３ ０ ９ — ２
基于 Ｔ Ｓ ２ Ｄ ４ ６的 Ｍ ３ ０ Ｍ６ ４
视频会议终端硬 件设计
唐健雄 ．陈 力
（ 春 工 业 大 学 计 算 机 科 学 与 工 程 学 院 ，吉林 长 春 １０ １ ） 长 ３ ０ ２
Ｄ ６４ Ｍ ４ ６中 的视 频 处 理 子 系统 有 两 个 接 口 ：视 频 前 端 输 入 （ Ｐ Ｆ 接 口和 视 频末 端 输 出 （ Ｐ Ｅ 接 口 。 ＶＦ） ＶＢ ）
Ａ Ｃ】 使得数字高清视频会议 系统成 为可能 ， Ｖ【 ， 数字 高清 视频会议 系统成为一种趋 势 。Ｈ． 具 有较高 的编码效 ２ ４ ６
率， 目前 主 流 处 理 器 可方 便 实 现 ＭＰ Ｇ ４和 Ｈ ２３的 实 Ｅ 一 ． ６
３ 视 频会 议 系统 设 计
３１ 终 端 硬 件 系统 设 计 ．
时编解码 ，但是对 于 Ｈ２ 高分辨率实 时编码仍然 十分 ． ４ ６
困难 。笔 者 使 用 Ｔ 基 于 达 芬 奇 技 术 的 Ｔ Ｓ ２ Ｄ ６ ４ 【 Ｉ Ｍ ３０ Ｍ ４６ 引 （ 下 简称 为 Ｄ ６ ４ ） 为 媒 体 处 理 器 ， 计 了 一 款 采 以 Ｍ ４６ 作 设 用 Ｈ２ 编 码 的 视 频 会 议 终 端 ， 有 操 作 简 单 、 清 晰 、 ． ４ ６ 具 高 实 时音 视 频 显 示 、 积小 、 于携 带 等 优 点 。 体 便
【 ｓｒｃ】Ｔ ｅ ｃｉ ＭＳ ２ Ｄ ４ ６ ｉ ｂ ｅ ｙ ｉ ｒｄ ｃｄ ａｄ ｉ ｕｅ ｏｒａｉ ｉ ｏｃｎｅｅｃ ｅｍ ｎｌｓｓ ｍ．Ｔ ｅ ｓｓ ｍ Ａｂｔａｔ ｈ ｈｐＴ ３０ Ｍ６ ４ ｓ ｒ ｆ ｎ ｏｕｅ ｎ ｓ ｓｄ ｔ ｅｌｅ ａ ｖ ｅ ｏｆｒｎｅ ｔ ｉａ ｙｔ ｉｌ ｔ ｚ ｄ ｒ ｅ ｈ ｙｔ ｅ
基于TMS320DM6446的H.264视频编码器的实现及优化
［ 中图分 类 号 ］ Ｔ Ｎ ９ １ ９ ［ 文献标 志 码 ］ Ａ ［ 文 章编 号 ］ １ ６ ７ ３— ８ ０ ０ ４ （ ２ ０ １ ３ ） ０ ５— ０ ｌ ｌ ３一 Ｏ ６
第３ ２卷
第 ５期
基于 Ｔ Ｍ Ｓ ３ ２ ０ Ｄ Ｍ ６ ４ ４ ６的 Ｈ ． ２ ６ ４ 视频编码器的实现及优化
宋 雪亚 ， 王 传 安
（ 安徽科技学院理学院 ，安徽 凤阳 ２ ３ ３ １ ０ ０ ）
［ 摘
要］ 文章为实现基于 Ｔ Ｍ Ｓ ３ ２ ０ Ｄ Ｍ ６ ４ ４ ６的 Ｈ ． ２ ６ ４ 视频编码 器的实时性能， 提 出一 系列优化
如 何将 繁冗 的 Ｈ ． ２ ６ ４编 码 算 法 移植 到 Ｄ Ｍ ６ ４ ４ ６ 中去． 本 文讨 论 的是 Ｈ． ２ ６ ４实 时编 码 的实现 ， 因
此 只对 Ｘ ２ ６ ４的基 本 档 次 （ ｂ ａ ｓ ｅ ｌ ｉ ｎ ｅ ｐ ｒ ｏ ｉ ｆ ｌ ｅ ） 的 移
植 做说 明． 移 植工 作 主要 分 ３个 步骤进 行 ： （ １ ） 提 取 出相关 代 码 ， 重新 建 立 起 程 序 框 架 ， 在 Ｖ Ｃ 下 编译 调试 通过 后 作 相 应 修 改 使 其 能 在 目标 编译
器Ｃ Ｃ Ｓ （ Ｃ ｏ ｄ ｅ Ｃ ｏ ｍｐ ｏ ｓ ｅ ｒ Ｓ ｔ ｕ ｄ ｉ ｏ ） 上编译通过 ； （ ２ ）
所以具 有专 用 集成 芯 片专 用 性 的一 面． 同时 ，
一种基于DSP平台的快速H.264编码算法的设计
一种基于DSP平台的快速H.264编码算法的设计视频压缩编码标准H.264／A VC是由ISO／IEC和ITU-T组成的联合视频专家组（JVT）制定的，他引进了一系列先进的视频编码技术，如4×4整数变换、空域内的帧内预测，多参考帧与多种大小块的帧间预测技术等，标准一经推出，就以其高效的压缩性能和友好的网络特性受到业界的广泛推崇。
特别是在2004年7月JVT组织做了重要的保真度范围扩展的补充后，更加扩大了标准的应用范围，但同时巨大的运算量却成为其广泛应用的瓶颈。
考虑到H.264协议实现的复杂度，本文的思路是：一方面提高硬件处理速度和能力，采用TI公司最新的数字媒体处理器Davinci TMS320DM6446 DSP芯片作为H.264编码器实现的硬件平台，另一方面提高算法效率。
最后提出一个基于这个芯片的嵌入式H.264编码器的设计方案。
1 硬件平台1.1 Davinci DM6446芯片介绍DM6446采用DSP+ARM的双内核结构（内核图见图1），其中的DSP芯片的CPU 时钟频率可达594 MHz，ARM的引入可以释放DSP在控制方面的部分功能，使DSP专门进行数据处理的工作。
芯片采用增强型的哈佛结构总线，其CPU内部有2个数据通道，8个32 b的功能单元，2个通用寄存器组（A和B），可同时执行8条32 b长指令。
如果能充分利用这8个功能单元，总字长为256 b的指令包同时分配到8个并行处理单元，在完全流水的情况下，该芯片的指令吞吐量将达到594×8=4 752 MIPS。
处理器具有双16 b扩充功能，芯片能在一个周期内完成双16 b的乘法、加减法、比较、移位等操作。
该芯片内部支持两级Cache，其中第一级32 kB的程序缓存器L1P，80 kB的数据缓存器L1D，而第二级的Cache 大小是可配置的64 kB，芯片自动完成这两级Cache之间数据一致性的维护。
有了这两级Cache的支持将使CPU的执行速度大大加快。
基于TMDXEVM6446的网络视频监控系统
技术创新《微计算机信息》(嵌入式与SOC)2010年第26卷第5-2期嵌入式系统应用基于TMDXEVM6446的网络视频监控系统Video Surveillance System based on TMDXEVM6446(清华大学)管鹏叶朝辉杨士元GUAN Peng YE Zhao-hui YANG Shi-yuan摘要:网络视频监控系统是集视频编解码和流媒体传输技术为一体的综合系统,提供了实时快捷的监控服务,近年来得到越来越广泛的应用。
本文详细介绍了H.264/AVC视频编码新标准在TMDXEVM6446平台上的移植和优化,并完成了基于H.264编解码的网络视频监控系统完整的设计与实现。
关键词:视频监控;H.264编码;TMDXEVM6446平台;流媒体传输中图分类号:TP316.2;TP316.81;TN919.81文献标识码:AAbstract:Network Video Surveillance System is an integrated system that combines video encoding/decoding with streaming media transferring technology for rapid,real-time monitoring,and its utility and reach are expanding.The transplantation and optimization process of the H.264video encoding algorithm on TMDXEVM6446platform will be described in detail.A fully integrated network video surveillance system is designed and implemented based on H.264encoding/decoding.Key words:Video Surveillance;H.264encoding;TMDXEVM6446;Streaming media transferring文章编号:1008-0570(2010)05-2-0026-021引言伴随着电子和计算机技术的飞速发展,以及数字通信和音视频编解码技术的不断更新,丰富多彩的数字多媒体应用越来越广泛。