实验六：帧同步
帧同步与网同步
一、帧同步1、帧同步定义：是建立在位同步的基础之上。
由于在传输中每帧所包含的码元、码字的数目和次序等都是预先约定的，所以帧同步实际上就是确定每帧的起始位置。
确定了帧的起始位置后，就可以根据预定的码帧结构来确定帧的长度和其中各码字的位置了。
2、对帧同步系统的要求1）同步捕捉（同步建立）的时间要短因为每帧中包含有很多信息。
一旦失去帧同步就会丢失许多信息。
为此，要求帧同步系统在开始工作或失步后，要能在很短时间内捕捉到同步码组，从而建立同步，这一时间称捕捉时间。
一般来讲，对话音通信的捕捉时间要求不大于100ms，对数据通信的捕捉时间要求不大于2ms。
2）帧同步要稳定可靠一旦建立同步状态后，系统不能因信道的正常误码而失步，即帧同步系统要具有一定的抗干扰能力。
由于信号在传输过程中不可避免地会出现误码，若只是偶然一次同步丢失就宣布失步而重新进行同步搜索（从同步态进入捕捉态），则正常的通信会被中断。
因此，一般规定帧同步信号丢失的时间超过一定限度时，才宣布失步，然后再进行同步搜索，这段时间称作前方保护时间。
另一方面，在信息码流中，随机地形成帧同步信号也是完全可能的。
因此，也不能一经发现符合帧同步码组的信号就宣布进入了同步态。
只有当帧同步信号连续来了几帧或一段时间后，同步系统才可发出指令，并进入同步状态。
这段时间称为后方保护时间。
3）帧同步码组的长度越短越好帧同步码在每一帧中都占用一定的长度，同步码越长，传送有用信息的效率就越低，所以在保证同步性能的前提下，帧同步码应该越短越好。
3、帧同步的实现方法1）起止式同步法起止式同步法的典型应用是电传机通信。
电传机通信中用5 个码元表示一个阿拉伯数字。
在每个数字开始时，先发送一个码元宽度的负值脉冲，再传送5 个码元的有用信息，接着再发送一个宽度为1.5 个码元的正值脉冲，如图7 所示。
开头的负值脉冲称为“起脉冲”，末尾的正值脉冲称为“止脉冲”，它们起着同步作用。
接收端根据1.5 个码元宽度的正电平第一次转换到负电平这一特殊规律，确定一个数字的起始位置，从而实现了帧同步。
实验六 PCM编译码及A
（2）将信号源频率从50Hz增加到4000Hz，用示波器接模块1的音频输出2，观测信号的幅频特性。
注：频率改变时可根据实验需求自行改变频率步进，例如50Hz~250Hz间以10Hz率为步进，超过250Hz后以100Hz的频率为步进。
思考：W681512PCM编解码器输出的PCM数据的速率是多少？在本次实验系统中，为什么要给W681512提供64KHz的时钟，改为其他时钟频率的时候，观察的时序有什么变化？答：速率为2.045MHZ认真分析W681512主时钟与8KHz帧收、发同步时钟的相位关系。
答：主时钟与8KHz帧收同步时钟，8KHz收同步时钟的周期为125us，第n个帧同步信号与主时钟相位相同，第n+1个与主时钟相位相反。
实验项目二PCM编码规则验证注意，记录波形后不要调节示波器，因为正弦波的位置需要和编码输出的位置对应。
（2）在保持示波器设置不变的情况下，以FS为触发观察PCM量化输出，记录波形。
（3）再以FS为触发，观察并记录PCM编码的A律编码输出波形，填入下表中。
整个过程中，保持示波器设置不变。
（4）再把3号模块设置为【μ律编码观测实验】，重复步骤（1）（2）（录μ律编码相关波形。
A律波形：帧同步信号：编码输入信号：PCM量化输出信号：PCM编码输出信号：编码输入信号：PCM量化输出信号：PCM编码输出信号：（5）对比观测编码输入信号和译码输出信号。
2、用示波器观测FS信号与编码输出信号，并记录二者对应的波形。
思考：为什么实验时观察到的PCM编码信号码型总是变化的？答：PCM是数字编码。
它将每个通道的指令数字化了，所以用示波器会看到这各编码总是在变化中的。
实验项目四PCM编码A/μ律转换实验概述：该项目是对比观测A律PCM编码和μ律PCM编码的波形，从而了解二者区别与联系。
1、关电，按表格所示进行连线。
源端口目的端口连线说明5、设置主控菜单，选择【μ转A律转换实验】，并将1号模块对应设置成A 然后按上述步骤观测实验波形情况。
帧同步 ppt
第六小组
BJTU SCHOOL OF SCIENCE
小组分工情况
BJTU SCHOOL OF SCIENCE
目 录 / contents
3
BJTU SCHOOL OF SCIENCE
01 02 03 04
帧同步的定义
帧同步系统的要求 帧同步的方法 帧同步系统的性能
1 帧同步的定义
4
BJTU SCHOOL OF SCIENCE
15
BJTU SCHOOL OF SCIENCE
这是PCM30/32基群的帧结构分配图。在两个相邻抽 样值间隔中，分成32个时隙，其中30个时隙用来传送30路 电话，一个时隙即TS0用来传送帧同步码，另一个时隙即 TS16用来传送标志性号码。
PCM30/32路帧同步系统
16
BJTU SCHOOL OF SCIENCE
巴克码
9
BJTU SCHOOL OF SCIENCE
巴克码是一种具有特殊规律的二进制码组，它是一个非周 期序列，每个码元可能取值+1或者-1。它的局部自相关函 数为：
c j xi xi j i 1
l i
l 0或 1 0
j0 0 jl j l
3.2 集中插入同步法
8
BJTU SCHOOL OF SCIENCE
帧同步码
信息码 帧
集中插入方式
要求： 定义：将帧同步码以集中的的形式插入到信息码流中， ①在接受端进行同步传输时出现伪同步的可能性 通常集中插入在一帧的开始。在接收端只要检测出同步 尽量小； 码的位置，就可以识别出帧的开头。从而确定各路信息 ②码组具有尖锐的自相关函数； 码组的位置。这种方法的优点是能较迅速的建立帧同步。 ③识别器要尽量简单。
移动通信课程设计——帧同步提取
课程设计报告课题名称帧同步提取学院专业班级学号姓名指导教师定稿日期： 2014 年 06月13 日目录摘要 (1)一、前言 (2)1.1 CDMA帧同步背景 (2)二、帧同步提取基本原理 (3)2.1 CDMA含义 (3)2.2基本原理 (3)2.2.1发端用户数据成帧 (3)2.2.2 收端帧同步提取 (3)三、帧同步提取设计 (6)3.1课程设计分析 (6)3.2帧同步提取测试设计步骤 (7)3.2.1实验箱设置 (7)3.2.2“发端数据成帧”测量步骤 (7)3.3单片机程序流程图如下 (9)四、帧同步提取测试结果 (10)4.1课程设计实物链接图 (10)4.2“发端数据成帧”实验过程 (10)4.3实测收端帧同步误码： (11)五、课设总结 (12)参考文献 (13)附录（源程序） (14)摘要在当今这个信息高速发展的时代，移动通信已经成为生活中不可或缺的一部分。
在移动环境下点对点的传输问题已经得到解决，那么对于给定资源应该采用什么多址技术使得有限的资源能传输更大容量的信息？移动通信系统的发展经历了第一代模拟移动通信系统、第二代数字移动通信系统和第三代移动通信系统（IMT-2000）。
第一代移动通信系统包括AMPS、TACS和NMT等体制。
第二代数字移动通信系统包括GSM、IS-136(DAMPS)、PDC、IS-95等体制。
一个典型的数字蜂窝移动通信系统包括：移动台（MS）、基站分系统（BSS）、移动交换中心（MSC）、原籍（归属）位置寄存器（HLR）、访问位置寄存器(VLR)、设备标识寄存器（EIR）、认证中心（AUC）和操作维护中心（OMC）。
而这其中，多址技术便主要解决众多用户如何高效共享给定频谱资源的问题。
常规的多址方式有三种：频分多址（FDMA）、时分多址（TDMA）和码分多址（CDMA）。
数字通信时，一般总是以一定数目的码元组成一个个的“字”或“句”，即组成一个个的“群”进行传输，因此群同步信号的频率很容易由位同步信号经分频而得出，但是每群的开头和末尾时刻却无法由分频器的输出决定。
时分复用及帧同步
时分复用及帧同步2.1.1 时分复用/解复用（TDM ）实验一、实验目的 1. 掌握时分多路复用的概念 2. 了解本实验中时分复用的组成结构二、实验仪器1. RZ9681实验平台2. 实验模块： ∙ 主控模块∙ 基带数据产生与码型变换-A2 ∙ 信源编码与时分复用模块-A3 ∙ 信源译码与时分解复用模块-A6 3. 100M 双通道示波器 4. 信号连接线5. PC 机（二次开发）三、实验原理 时分复用是将整个信道传输信息的时间划分成不同时隙，利用不同的时隙来传输不同信号，以扩大传输容量和提高传输效率。
3.1 数字复接 数字复接技术是把两个或两个以上的低速信号按照时分复用的方式合并成一个高速信号。
按帧复接是指将每一路并行数据的每一帧按照信道的顺序循环逐一排列，得到一路的串行数据。
按照按帧复接的方式，每次复接一路信号的一帧数据，因此复接时不会破坏原来各个帧的自身内部的顺序，有利于交换。
准同步复接指各并行信道使用各自的时钟，但各支路的时钟被限制在一定的容差范围内。
这种复接方式在复接前必须将各支路的码速都调整到统一的规定值后才能复接。
在这种复接方式中需要进行码速调整。
本实验中数字复接系统方框图，如下图所示：图1 时分复用解复用方框图本实验中同步复接的帧结构如下图所示：发定时调 整复 接收定时分 接恢复同 步PCM 8bit CVSDPCM 8bit CVSD帧头PCM 8bit CVSD一帧4路数据图2 时分复用帧结构在本实验中，一帧分为四个时隙，第一个时隙传输一个8bit 的帧头，用于同步以及确定每一帧的起始点；第二个时隙传输PCM 的8bit 的量化信号，第四个时隙传输CVSD 的量化信号，但由于采样值不是固定的，因此每一帧传送的PCM 和CVSD 的信号都是不同的；第三个时隙传输一个8bit 的自定的数据，可以通过解复用模块A6的8个LED 的亮灭来观察。
一帧高速串行数据的传输速率为256Kb s ⁄，由于在一帧中有4个时隙，因此每一路低速并行数据的传输速率为256Kb s ⁄÷4=64Kb s ⁄。
波同步技术位同步技术群同步帧同步技术网同步技术
完整ppt课件
40
（3）码速调整法
完整ppt课件
5
同步信号的获取方式
❖ 同步也是一种信息，按照传输同步信息方式的不同，
❖
由发送端发送专门的同步信息，接收端把这个专门的同 步信息检测出来作为同步信号的方法，称为外同步法。
❖ 自同步法
发送端不发送专门的同步信息，接收端设法从收到的信 号中提取同步信息的方法，称为自同步法。
完整ppt课件
❖ （a）基带信号x(t)频谱函数
❖ （b）对x(t)进行相关编码得到的频谱函数
❖ （c）双边带调制后得到的频谱函数
完整ppt课件
12
插入导频
双边带调制系统发送端电路框图
❖ 码变换器将Sd(t)频谱中的直流和相邻的低频信号滤掉或衰减 ❖ 经低通滤波器加给环行调制器，由带通滤波器取出上、下边
带送给加法器。 ❖ 同时送给加法器的还有载波移相90°的Acsinωct。（发送端
28
3 群同步（帧同步）技术
❖ 在计算机数据通信系统中，接收端为了正确 恢复所传输的内容，必须知道每个码元序列 的起始与结束位置。由于数据的信号结构是 遵照通信协议事先规定好的，因此在接收端 很容易得到一帧信息。为了实现群同步，要 在数据序列中插入特殊的同步码或同步字符。
完整ppt课件
29
群同步系统的要求
完整ppt课件
3
群同步（帧同步）
❖ 对于数字信号传输来说，数字信号是按照一 定数据格式传送的，一定数目的信息码元组 成一个“字”，若干个“字”组成一“句”， 若干“句”构成一帧，从而形成群的数字信 号序列。
帧同步
在数字通信网中,为了提高传输效率,常常需要将若干路低速数字信号合并成一路高速数字信号,以便通过高速信道进行传输.实现此功能的设备称为数字复接系统.数字复接系统包括发送端和接收端两部分,通常称为复接器和分接器.为了使分接器的帧状态相对于复接器的帧状态获得并保持相位关系,以便正确地实施分接,数字复接系统在发送端把低速数字信号合并为高速信号的同时,往往还要插入用于同步的帧同步码;而在接收端,分接器要把发送端数字信号中的帧同步码检测出来并去除,然后才能分解为原来的支路数字信号,其中完成帧同步码检出这一功能的单元称为数字复接系统的帧同步器.在合路数字信号中,帧同步码能否被准确识别直接决定了能否正确的分接出各个支路信号.目前,FPGA已在通信领域得到了广泛应用,这也为数字复接技术提供了灵活且可移植的设计方法.本文将介绍数字复接系统中帧同步器的工作原理和FPGA的设计流程,同时将给出具体实现方法以及设计中需要注意的问题.1 帧同步器原理图1是笔者设计的一种数字复接系统接收端的原理框图.其中,定时发生器为帧同步系统提供帧定位标志信号;帧同步系统用来检测所传输数据码流中的帧同步码;比特分接电路用于把串行数据转换成并行数据;告警优先电路用来指示当前系统处于同步状态还是失步状态.在复接系统的发送端,可以将帧同步码集中插在每帧的开头位置;也可以将其分散插在各个支路的前面.前者称为帧同步码集中插入法,后者称为分散插入法.图2所示是使用集中插入法时,接收端帧同步器的原理框图.通常帧同步电路有两种状态,同步未建立时系统处于搜捕态,建立后则处于保持态;保持态下的同步保护措施称为前方保护,搜捕态下的同步保护措施称为后方保护.帧同步系统电路设计的原则是:同步建立时,假同步概率要小;同步建立后,漏同步概率要小.图2中的帧同步器前端是由8位移位寄存器组成的帧同步码检测电路,当输入码流中无同步码组时,检测电路输出始终为1,这时定时发生器关闭,比较/计数电路(由a、b、c、d四个D触发器组成)不工作,系统处于搜捕态;一旦在输入码流中检测到同步码组,检测电路输出就为0,定时发生器开始产生比较/计数电路的计数时钟,计数器开始后方保护计数;如果随后在规定时刻上又连续α-1次(图中α=3)检测到帧同步码组,则系统同步,帧同步器进入保持态.在同步保持状态下,一旦帧同步码检测电路在规定时刻有一次未发现帧同步码,步码检测电路将继续搜捕,直至检测到真正的帧同步码为止.2.4 比较/计数电路计数电路用于完成搜捕态与保持态下的计数.搜捕态下,当帧同步码检测电路连续3α=3 次捕获到同相位的正确帧同步码时,帧同步器将进入保持态;而在保持态下,如果帧同步码检测电路连续4(β=4)次未检测到帧同步码,帧同步器将进入搜捕态.程序如下(其中,比较/计数电路计数时钟clk_yf5由帧定位标志信号f8和时钟clk产生,yf2为输出保持结果,yf3为输出搜捕结果):3 设计中需要注意的问题设计中要严格控制定时发生器产生时钟clk_yf5的宽度,以避免出现不定状态.如果帧定位标志信号f8与帧同步检出电路都是由时钟clk的上升沿或下降沿产生的,那么clk_yf5脉冲中就会出现一小段不定状态,而在这段时间里帧同步系统是不能正常工作的.所以,帧定位标志信号f8由时钟clk的下降沿触发产生,帧同步检出电路则由时钟clk的上升沿触发,这样便可以得到一半码元宽度的时钟clk_yf5脉冲,且脉冲中不存在不定状态.设计中应多采用同步时序电路来实现各个进程模块的功能,以免电路中产生毛刺.。
时分多路复用系统中的帧同步
时分多路复用系统中的帧同步1.帧同步的概念数字信号序列常常以字或帧的方式传输。
在PCM30/32路系统中，在一个抽样周期内，要依次发送出CH1~CH30路的话音信号，构成一帧。
为了在接收端能够识别出每一帧的起止位置，在发送端必须提供每帧的起止标志。
帧同步的目地是要求收端与发端相应的话路在时间上要对准，就是要从收到的信码流中分辨出哪8位是一个样值的码字，以便正确的解码；还要能分辨出这8位码是哪一个话路以便正确分路。
这相当于收、发两端的高速电子开关k1，k2的旋转起始位置一样。
为了要做到帧同步，要求在每个帧的第一个时隙位置安排标志码，即帧同步码，以使接收端能识别判断帧的开始位置是否与发端的位置相对应。
因为每一帧内各信号的位置是固定的，如果能把每帧的首尾区分出来，就可以正确区分每一路信号，即实现帧同步。
2. 帧同步电路的工作原理PCM复用系统为了完成帧同步功能，在接收端还需要有两种装置：一是同步码识别装置，二是调整装置。
同步码识别装置用来识别接收的PCM信号序列中的同步标志码位置；调整装置，当收、发两端同步标志码位置不对应时，需对收端开展调整以使其两者位置相对应。
这些装置统称为帧同步电路。
3. 帧同步系统中的保护电路为了减少系统工作中出现假失步的现象，防止误判，一般系统中并不是将一次比较结果就作为是否失步的判决依据，而是连续观察几次比较结果，如果几次都不能对准信号序列中的同步码时才确认为是失步。
将多次比较结果作为判决依据是通过保护电路来实现的。
4. 对帧同步系统的要求以及有关问题的讨论对帧同步系统要求是：（1）同步性能稳定，具有一定的抗干扰能力；（2）同步识别效果好（3）捕捉时间短（4）构成系统的电路简单上述几项性能与同步码型的选择、帧同步码的插入方式、帧同步码的识别检出方式、同步捕捉方式以及保护电路的设计等因素有关。
下面分别开展讨论。
①帧同步码的选择②帧同步码插入的方式③帧同步码的识别检出方式④同步捕捉方式所谓帧同步码插入的方式是指在发送端同步码是怎样与信息码合成的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 / 6
实验六：
帧同步
一、实验目的
1.掌握xx码识别原理。
2.掌握同步保护原理。
3.掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容
1.观察帧同步码无错误时帧同步器的维持态。
2.观察帧同步码有一位错误时帧同步器的维持态和捕捉态。
3.观察同步器的假同步现象和同步保护作用。
三、基本原理
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一
定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步识
别码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块
的原理框图如图6-1所示，电原理图如图6-2所示（见附录），其内部只使用
+5V电压。
从总体上看，本模块可分为巴克码识别器及同步保护两部分。巴克码识别
器包括移位寄存器、相加器和判决器，图6-1中的其余部分完成同步保护功
能。
移位寄存器由两片74175组成，移位时钟信号是位同步信号。当7位巴克
码全部进入移位寄存器时，U50的Q
1、Q
2、Q
2 / 6
3、Q4及U51的Q
2、Q
3、Q4都为1，它们输入到相加器U52的数据输入端D0~D6，U52的输出端
Y
0、Y
1、Y2都为1，表示输入端为7个1。若Y2Y1Y0=100时，表示输入端有4个
1，依此类推，Y2Y1Y0的不同状态表示了U52输入端为1的个数。判决器U53
有6个输入端。IN
2、IN
1、IN0分别与U52的Y
2、Y
1、Y0相连，L
2、L
1、L0与判决门限控制电压相连，L
2、L1已设置为1，而L0由同步保护部分控制，可能为1也可能为0。在帧
同步模块电路中有三个发光二极管指示灯P
1、P
2、P3与判决门限控制电压相对应，即从左到右与L
2、L
1、L0一一对应，灯亮对应1，灯熄对应0。判决电平测试点TH就是L0信
号，它与最右边的指示灯P3状态相对应。当L2L1L0=111时门限为7，三个灯全
亮，TH为高电平；当L2L1L0=110时门限为6，P1和P2亮，而P3熄，TH为低
3 / 6
电平。当U52输入端为1的个数（即U53的IN2IN1IN0）大于或等于判决门限于
L2L1L0，识别器就会输出一个脉冲信号。
当基带信号里的帧同步码无错误时(七位全对)，把位同步信号和数字基带信
号输入给移位寄存器，识别器就会有帧同步识别信号GAL输出，各种信号波形
及时序关系如图6-3所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对
齐。
图中还给出了÷24信号及帧同步器最终输出的帧同步信号FS-OUT，FS-OUT
的上升沿稍迟后于GAL的上升沿。
图6-3帧同步器信号波形
÷24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期
相同（因为一帧24位是确定的），但其相位不一定符合要求。当识别器输出一
个GAL脉冲信号时（即捕获到一组正确的帧同步码），在GAL信号和同步保护
器的作用下，÷24电路置零，从而使输出的÷24信号下降沿与GAL信号的上升沿
对齐。÷24信号再送给后级的单稳电路，单稳设置为下降沿触发，其输出信号的
上升沿比÷24信号的下降沿稍有延迟。
同步器最终输出的帧同步信号FS是由同步保护器中的与门3对单稳输出的
信号及状态触发器的Q端输出信号进行“与”运算得到的。
电路中同步保护器的作用是减小假同步和漏同步。当无基带信号输入（或
虽有基带信号输入但相加器输出低于门限值）时，识别器没有输出（即输出为
0），与门1关闭、与门2打开，单稳输出信号通过与门2后输入到÷3电路，÷3
电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无输出信号，此
时Q的高电平把判决器的门限置为7（P3灯亮）、且关闭或门、打开与门1，
同步器处于捕捉态。只要识别器输出一个GAL信号（因为判决门限比较高，这
个GAL信号是正确的帧同步信号的概率很高），与门4就可以输出一个置零脉
冲使÷24分频器置零，÷24分频器输出与GAL信号同频同相的的周期信号（见图
6-3）。识别器输出的GAL脉冲信号通过与门1后使状态触发器置“1”，从而打开
与门3，输出帧同步信号FS-OUT，同时使判决器门限降为6（P3灯熄）、打开
或门、同步器进入维持状态。在维持状态下，因为判决门限较低，故识别器的
4 / 6
漏识别概率减小，假识别概率增加。但假识别信号与单稳输出信号不同步，故
与门
1、与门4不输出假识别信号，从而使假识别信号不影响÷24电路的工作状
态，与门3输出的仍是正确的帧同步信号。
实验中可根据判决门限指示灯P3判断同步器处于何种状态，P3亮为捕捉
态，P3熄为同步态。
在维持状态下，识别器也可能出现漏识别。但由于漏识别概率比较小，连
续几帧出现漏识别的概率更小。只要识别器不连续出现三次漏识别，则÷3电路
不输出脉冲信号，维持状态保持不变。若识别器连续出现三次漏识别，则÷3电
路输出一个脉冲信号，使维持状态变为捕捉态，重新捕捉帧同步码。
不难看出，若识别器第一次输出的脉冲信号为假识别信号（即首次捕获到
的是信息数据中与帧同步码完全相同的码元序列），则系统将进入错误的同步
维持状态，由于本实验系统是连续传输以一帧为周期的周期信号，所以此状态
将维持下去，但在实际的信息传输中不会连续传送这种周期信号，因此连续几
帧都输出假识别信号的概率极小，所以这种错误的同步维持状态存在的时间是
短暂的。
当然，同步保护器中的÷3电路的分频比也可以设置为其它值，此值越大，
在维持状态下允许的识别器的漏识别概率也越大。
在维持态下对同步信号的保护措施称为前方保护，在捕捉态下的同步保护
措施称后方保护。本同步器中捕捉态下的高门限属于后方保护措施之一，它可
以减少假同步概率，当然还可以采取其它电路措施进行后方保护。低门限及÷3
电路属于前方保护，它可以保护已建立起来的帧同步信号，避免识别器偶尔出
现的漏识别造成帧同步器丢失帧同步信号即减少漏同步概率。同步器中的其它
保护电路用来减少维持态下的假同步概率。
四、实验步骤
本实验使用数字信源单元及帧同步单元。
5 / 6
1、熟悉帧同步单元的工作原理，将信源单元的NRZ-OUT、BS-OUT分别与
帧同步单元的S-IN、BS-IN对应相连，接通实验箱电源。
2、观察同步器的维持态（同步态）
将数字信源单元的K1（左边的8位微动开关）置于×111 0010状态(110010
为帧同步码，×是无定义位，可任意置“1”或置“0”)，K2置为1000 00状态、K3
则置为全0状态，示波器CH1接信源单元的NRZ-OUT，CH2分别接帧同步单元
的GAL、÷
24、TH及FS，观察并纪录上述信号波形以及与NRZ-OUT的相位关系（注
意：
TH为0电平，帧同步模块的P3指示灯熄，P
1、P2亮，表示识别门限为6）。使信源的帧同步码（注意是K1的第2位
到第8位）中错一位，重新观察上述信号，此时GAL、÷
24、TH、FS应不变。
使信源帧同步码再错一位重作上述观察。（此时同步器应转入捕捉态，仅
÷24波形不变，请根据原理框图分析思考此过程）。
3、观察同步器的捕捉态（失步态）
上步中电路已经由同步态变为捕捉态，示波器仍观察÷24信号，此时断开电
源，再接通电源，可看到÷24波形的下降沿已不再对准第一个数据位（相位随
机），观察其他信号可见TH为高电平，FS无输出。将信源K1从刚才错两位状
态还原为仅错一位状态，观察÷24信号相位是否变化。再将信源K1还原为正确
的帧同步码(×)，观察÷24信号相位是否变化。分析÷24信号相位变化原因，从而
理解同步器从失步态转为同步态的过程。
4、观察识别器假识别现象及同步保护器的保护作用。
上步中同步器转为同步状态后，使信源单元的K2或K3中出现状态（与状
态有一位不同的状态也可），示波器CH1接NRZ-OUT，CH2分别接GAL和FS，
观察识别器假识别现象，理解同步保护电路的保护作用。
6 / 6
五、实验结果讨论
1.根据实验结果，画出同步器处于同步状态及失步状态时同步器各点波形。
2.本实验中同步器由同步态转为捕捉态时÷24信号相位为什么不变？
3.答：
因为判决器无输入，与门4无输出，故24分频电路无复位脉冲，其输出的
24分频信号相位保持不变。
4.同步保护电路是如何使假识别信号不形成假同步信号的？
答：
假识别信号与或门输出信号不同步，与门1输出中无假识别信号。因而，
假识别信号不能通过与门4，所以单稳输出信号仅与负同步码对应的识别信号有
关，而与假识别无关，这样假识别信号就不能形成假同步信号。试设计一个后
方保护电路，使识别器连续两帧有信号输出且这两个识别脉冲的时间间隔为一
帧时，同步器由失步态转为同步态。