第3章组合逻辑电路
组合逻辑电路
Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑
第3章 组合逻辑电路(数电)
第3章 组合逻辑电路
I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 1 1 1 1 1 1 1 1 1 & & & & Y3 Y2 Y1 Y0
图3.7 二-十进制编码器
第3章 组合逻辑电路 由图3.7可以写出各输出逻辑函数式为:
Y3 I 9 I 8 Y2 I 7 I 6 I 5 I 4 Y1 I 7 I 6 I 5 I 4 Y0 I 9 I 7 I 5 I 3 I1
3.1.1 组合逻辑电路的分析方法 组合逻辑电路的特点： （１） 输出、输入之间没有反馈延迟通路。 （２） 电路中不含记忆元件。 图3.1是利用74LS148编码器监控8个房间的防盗报 警编码电路 。
第3章 组合逻辑电路
低电平有效的传感器 1 2 3 4 5 6 7 8 89C51 10 11 12 13 1 2 3 4 5 I0 I1 I2 I3 I4 I5 I6 I7 S 74LS148 9 A B 7 C 6 YEX 14 P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 空 微控制器 INT 0 反相驱动器 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 74LS240 D0 D1 D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 LED显示器 a b c d e f g dp
第3章 组合逻辑电路 例 1 分析如图3.2所示组合逻辑电路的功能。 解
（1） 写出逻辑表达式：
Y1 A B Y2 A B Y3 AB C Y A B AB C
第3章 组合逻辑电路 （2） 化简：
Y A B AB C AB ABC AB AC BC
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1
L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章 组合逻辑电路
例3.4.2.2 某组合逻 辑电路的真值表如表 4.2.4所示，试用译码器 和门电路设计该逻辑电路。 解： 写出各输出的最小项 表达式，再转换成与 非—与非形式:
1．七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章 组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解：（1）列出真值表：
第三章 组合逻辑电路
（2）由真值表写出各输出的逻辑表达式为：
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系
数字逻辑与计算机组成 第3章 组合逻辑电路
硬件资源：7个4输入与门、1个7输入或门
10
1.4 组合逻辑电路设计
利用布尔代数化简, 以减少逻辑门数和输入端数 X·Y+X·Y’=X
F = SN3N2N1N0(1,2,3,5,7,11,13) =N3’N0+N3’ N2’ N1 N0’+N3 N2’ N1 N0+N3 N2 N1’ N0
非法值 • 信号值不能被有效识别为高电平或低电平，处于不确定状态。 例如：下图中的信号X
不管A是0还是1，F结点都会同时 被高电平和低电平驱动，可能导 致在F结点处之间有较大电流流动 ，使电路发热而被损坏
16
1.5 无关项、非法值和高阻态
例：设计一个检测电路，当NBCD（8421）码数值大于5时，输出为1
最简输出表达式
函数转换：独立逻辑门、中间组件、可编程器件
画出逻辑电路图 逻辑器件的标准符号，输入、输出信号、器件标识
评价电路
电路分析：功能、缺陷、电气特性等
9
1.4 组合逻辑电路设计
例1：素数检测器的设计
列出真值表
• 4-bit input, N3N2N1N0
写出最小项表达式 F = SN3N2N1N0(1,2,3,5,7,11,13)
输出变量：故障信号F 正常工作为0，发生故障为1
故障状态 真 值 表 RY G F
0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11
13
1.4 组合逻辑电路设计
逻辑抽象结果
真值表
RY G F
000 1 001 0 010 0 011 1 100 0 101 1 110 1 111 1
每个输入端和输出端只有高电平、
组合逻辑电路
第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。
组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。
在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。
由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。
由此可知第二章中介绍的各种门电路都属于组合逻辑电路。
描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。
它们各有特点，又相互联系，还可以相互转换。
3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。
其特点是形式简单、书写方便，便于进行运算和转换。
但表达式形式不唯一。
2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。
其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。
真值表具有唯一性。
3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。
其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。
同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。
4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。
它实际上是真值表的特定的图示形式。
其特点是在化简逻辑函数时比较直观容易掌握。
卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
第3章 组合逻辑电路
F
&
&
&
&
A
B
C
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数（一个数，如果除了一和他本身还有 别的因数，这样的数叫做合数，与之相对的是质数）。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数 (4 、 6 、 8、 9) 时，输出 F 为 1，否则 F为 0。
毛刺
使用卡诺图判断一个组合逻辑电路是否存在着 竞争冒险的一般步骤是： • 先画出该电路逻辑函数的卡诺图； • 然后在函数卡诺图上画出与表达式中所有乘积项 相对应的卡诺圈； • 如果图中有相切的卡诺圈，则该逻辑电路存在着 竞争冒险。（“0”冒险是1构成的圈，“1”冒险是 0构成的圈。
所谓卡诺圈相切即两个卡诺圈之间存在不被同一卡 诺圈包含的相邻最小项。
产生冒险的原因
A
1
≥1
F=A+A=1 理想情况
以例说明
A A
F 实际情况
造成冒险的原因是由于A和 A到达或门的时间不同。
再举一例 A C B
1 & BC & AC ≥1
A B F=AC+BC C C AC BC F
(分析中略去与门和或门的延时）
产生冒险的原因 ： 电路存在由非门产生的互补信 号，且互补信号的状态发生变化 时有可能出现冒险现
有公用项
经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。
多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
即确定在什么情况下为逻辑1，从表3-1可以看出，当A=B 时，Z=0，当A≠B 时，Z=1。
什么情况下为逻辑0。
（2）根据逻辑功能列出真值表（3）根据真值表写出相应的逻辑表达式（4）对逻辑表达式进行化简，如命题对门的种类有特殊要求，还要对化简后的表达式进行变换（5）由最简表达式画出相应的逻辑电路图以上步骤可用图3-5框图表示图3-5 组合逻辑电路设计步骤框图现通过一些具体例子来阐明组合逻辑电路的设计方法【例3-3】设计一个三变量多数表决电路，用与非门实现。
解：（1）分析命题，设三变量为A、B、C作输入，输出函数为Y，对逻辑变量赋值，A、B、C同意为1，不同意为0，输出函数Y=1表示表决通过，Y=0表示不通过。
（2）根据题意列出真值表如表3-3所示表3-3 [例3-3]真值表A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1（3）写出表在式Y=A BC+A B C+AB C+ABC（4）化简Y利用卡诺图化简YY=AB+BC+AC由于题意指定用与非门，故变换表达式Y 成与非形式Y=AC BC AB ••（1） 画出逻辑电路，如图3-6所示图3-6用与非门实现表决电路【例3-4】设一个码组转换电器，将4位二进制码转换成4位格雷码。
解：（1）首先例出二进制码的格雷码的对照表，如表3-4所示：表3-4 [例3-4]真值表 A B C D W X Y Z 0000 0000 000 1 000 1 0010 001 1 001 1 0010 0100 0110 010 1 011 1 0110 010 1 011 1 0100 1000 1100 100 1 110 1 1010 111 1 101 1 1110 1100 1010 110 1 101 1 1110 100 1 111 1 1000 （2）写出表达式W=∑m （8、9、10、11、12、13、14、15）X=∑m（4、5、6、7、8、9、10、11）Y=∑m（2、3、4、5、10、11、12、13）Z=∑m（1、2、5、6、9、10、13、14）（3）化简W=A Z=A⊕B Y=B⊕C Z=C⊕D （4）画出逻辑电路，如图3-7所示图3-7 [例3-4]逻辑电路3.3编码器如果将“0”、“1”按一定的规律编排在一起，组成不同的代码，去反映不同的物理状态，且代码和物理状态有着一一对应的关系，这个过程称为编码，能完成编码任务的电路称编码器。
（一）普通编码器普通编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，即输入信号之间是有约束的。
２位二进制编码器:４个输入端，２个输出端，常称为４线—２线编码器。
（二）优先编码器——允许同时输入两个以上信号，并按优先级输出。
集成优先编码器举例——74LS 147（１０线-４线） 注意：该电路为反码输出。
EI 为使能输入端(低电平有效)，EO 为使能输出端(高电平有效) ，GS 为优先编码工作标志(低电平有效)。
编码器有如下特点：310I I Y +=321I I Y +=（1）这种编码器是以输入为“0”电平而实现编码的，其输出是8421的反码。
（2）编码器的输入端按高位优先排队，I9具有最高优先权，当I9为“0”时，不论其它输入端处于何状态，输出ABCD=“0110”，I7为“0”时，首先要看比I7高的I8，I9处于什么状态，比I7低位的不予考虑，看I8和I9均为“1”，则输出ABCD=“1000”。
（3）编码器的九个输入端I1～I9分别对应十进制数1—9，由于当I1～I9全为“1”时，ABCD=“1111”，相当于I0=“0”的情况，所以输入端I。
在实际电路中被省略了。
3.4 译码器译码是编码的逆过程，即把编码的特定含义“翻译”过来。
常用的译码器有二进制译码器、二—十进制译码器和显示译码器。
（一）、二进制译码器74LS138——3线—8线译码器国产3线—8线译码器74LS138逻辑图如图所示。
它由三个输入端A0、A1、A2和八个输出端0y～7y，它能将二进制代码按其原意翻译成相应的输出信号，输出端低电平表示有信号，高由平表示无信号。
由图3-10（a）所示逻辑图可写出各输出Y0=A2A1A0 Y4=A2A1A0Y1=A2A1A0 Y5=A2A1A0Y2=A2A1A0 Y6=A2A1A0Y3=A2A1A0 Y7=A2A1A0这样根据输出表达式写出其电路的真值表1.用二进制译码器设计组合电路当时，若将A2、A1、A0作为三个输入变量，输出恰好是8个最小项的反变量，利用附加的门电路就可以实现任何三变量的函数。
例题．利用74LS138实现Y=AB+BC+CA。
解：先将函数式转换成标准与或式令 A = A2，B=A1，C=A0再用摩根定理：2．译码器的扩展用两片74138扩展为4线—16线译码器3．用74LS138构成数据分配器数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。
用译码器设计一个“1线-8线”数据分配器由74LS138构成的一位数据分配器S为数据输入端D。
而将A2、A1、A0作为数据分配器的地如图3-8所示。
S1=1、3S=0、2址。
( 二)、二—十进制译码器74LS42是二—十进制译码器，输入为8421BCD 码，有10个输出，又叫4线—10线译码器，输出低电平有效。
74LS42符号如下图所示，功能表如下表所示。
（三）数字显示译码器1.常用显示器分类：A. 按显示方式分，有字型重叠式、点阵式、分段式等。
B. 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。
（1）七段式LED显示器（Light Emitting Diode LED）LED显示器有两种结构：2．七段显示译码器74LS4874LS48是一种与共阴极数字显示器配合使用的集成译码器。
3．液晶显示器件液晶显示器(Liguid Crystal Display,简称LCD)最大的优点是功耗小，每平方厘米的功耗不到1μW，它的工作电压也很低，在1V以下也可以工作。
因此，它在便携式的仪器、仪表得到广泛应用。
液晶显示器也使用了七段字符显示，其公共极也叫背电极，图3-11是a段的简单驱动电路，其他段的驱动电路与a段完全一样。
ucom是加在公共极(COM)的脉冲信号，A=0时，两个电极间电压ua=0，a段不显示，A=1时，两个电极间电压ua为交变电压，a段显示。
4．字符显示译码器74LS48是一个BCD—七段译码LED驱动器74LS48的逻辑功能：（1）正常译码显示。
LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。
（2）灭零。
当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的a～g输出全0，使显示器全灭；所以RBI称为灭零输入端。
（3）试灯。
当LT=0时，无论输入怎样，a～g输出全1，数码管七段全亮。
由此可以检测显示器七个发光段的好坏。
LT称为试灯输入端。
（4）特殊控制端BI/RBO。
BI/RBO可以作输入端，也可以作输出端。
作输入使用时，如果BI=0时，不管其他输入端为何值，a～g均输出0，显示器全灭。
因此BI称为灭灯输入端。
作输出端使用时，受控于RBI。
当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。
所以，RBO 又称为灭零输出端。
将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。
3.5 加法器 3.5.1半加器不考虑低位进位的加法器称半加器。
设A 为被加数，B 为加数。
本位和为S ，本位进位为C ，根据半加器的概念得出半加器的真值表如表3-9所示。
由真值表可得出本位和S ，本位进位C 的表达式 S=A B+A B =A ⊕B C=AB表3-9 半加器真值表实现半加器运算的逻辑电路，如图3-17（a ）所示，b 图为半加器的符号。
图3-17半加器3.5.2全加器半加器只是解决了两个一位二进制数相加，没有考虑来自低位的进位。
如果要多位二进制数相加，必须同时考虑来自低位的进位，这种加法器称全加器。
全加器真值表如表3-10所示，Ai 为被加数；Bi 为加数；本位和Si ；进位Ci ，低位进位Ci-1。
A B S C 0 0 1 10 1 0 10 1 1 00 0 0 1根据全加器的概念得出全加器真值表如表3-10所示：由真值表写出：S=i A i B Ci-1+i A Bi i C-1+Ai i B C i-1+AiBiCi-1=A⊕B⊕CCi= Ci-1（Ai⊕Bi）+ AiBi根据表达式画出全加器逻辑图如图3-18（a）所示，图3-18（b）是全加器的符号（a）逻辑图3-18全加器（b）符号图3-18 全加器电路3.5.3多位数的加法在清楚了一位数的全加器原理后，多位二进制的相加如图3-19所示，设被加数A=A3A2A1A0，加数为B=B3B2B1B0图3-19 四位数全加器3.6数据选择器和分配器3.6.1数据选择器数据选择器又称多路开关，它的功能是从多路输入数据中按照不同的地址选择其中的一路作为输出。