单片机——第二章 MCS-51系列单片机的硬件结构
合集下载
单片机第二章MCS-51系列单片机硬件结构
3. P1口（P1.0~P1.7，1脚~8脚）
P1口仅用作I/O使用，它也是自带上拉电阻的8 位准双向I/O接口，每一位可驱动4个LSTTL负载。 当P1口作为输入接口时，应先向口锁存器写“1”。 4. P3口（P3.0~P3.7，10脚~17脚）
除了和P1口的功能一样外， P3口的每一引脚还具有第二功能。
第二章 单片机的硬件结构
2.1 MCS-51单片机的总体结构
2.2 微处理器 2.3 MCS-51存储器 2.4 MCS-51基本电路及引脚电路 2.5 实例演练
2.1MCS-51单片机的总体结构
一，8031芯片实照
二，MCS-51单片机外形是一个40脚的双列直插式集成块：
P10 P1.1 P12 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 Vss 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/VPP ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
ALE地址锁存使能信号输出端。存取 片外存储器时，用于锁存低8位地址。 PROG是对于EPROM型单片机，在 EPROM编程期间，此引脚用于输入编 程脉冲。
ALE/ PROG (30脚)
控制 引脚
第2章 MCS-51单片机的硬件结构
1．P0口的结构 ． 口的结构
读锁存器 地址/数据 控制 VCC T1 内部总线 D Q Q MUX T2
写锁存器 CL
P0.X 锁存器
读引脚
图2-3 P0口的一位结构图
P0.X
2．P1口的结构
读锁存器 VCC 内部上拉电 阻 D P1.X
内部总线
Q P1.X 写锁存器 CL 锁存器 Q
T
读引脚
返回本节
2.1.2 MCS-51单片机硬件结构特点 单片机硬件结构特点
1．内部程序存储器 （ ROM）和内部数据存储 ． 内部程序存储器（ ） 所示） 器（RAM）容量（如表 所示）。 ）容量（如表2-1所示 2．输入/输出（I/O）端口 ．输入 输出（ ） 输出 3． 外部程序存储器和外部数据存储器寻址空 ． 间 4．中断与堆栈 ． 5．定时 计数器与寄存器区 ．定时/计数器与寄存器区 6．指令系统 ．
256B
返回本节
2.1.3 MCS-51单片机内部结构 单片机内部结构
1．运算器 ． 运算器由8位算术逻辑运算单元 位算术逻辑运算单元ALU 运算器由 位算术逻辑运算单元 ）、8位累加器 （Arithmetic Logic Unit）、 位累加器 ）、 位累加器ACC ）、8位寄存器 （Accumulator）、 位寄存器 、程序状态字 ）、 位寄存器B、 寄存器PSW（Program Status Word）、 位暂 ）、8位暂 寄存器 （ ）、 存寄存器TMP1和TMP2等组成 等组成。 存寄存器TMP1和TMP2等组成。 2．控制器 ． 主要由程序计数器PC、 指令寄存器IR、 主要由程序计数器 、 指令寄存器 、 指令 译码器ID、堆栈指针SP、数据指针DPTR、时 译码器 、 堆栈指针 、 数据指针 、 钟发生器及定时控制逻辑等组成。 钟发生器及定时控制逻辑等组成。
单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、
第二章--MCS-51单片机的结构
基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。
第2章MCS-51系列单片机的基本硬件结构
EPROM 4KB 128B+SFR 8×4 FLASH 4KB 128B+SFR 8×4 15
89C2051 FLASH 2KB 128B+SFR 8XC52 8K
256B+SFR 8×6
增强多功 能型
2.1.1
MCS-51单片机内部方框图
控制器
运算器
时钟电路
4KROM 程序存储器
256BRAM 数据存储器
第2章 单片机的基本硬件结构
2.1 MCS-51单片机的主要性能和特点 2.1.1 MCS-51单片机内部方框图 2.1.2 MCS-51单片机的引脚定义 2.2 MCS-51单片机的存储器的配置 2.3 输入/输出端口 2.4 震荡器、时钟电路和CPU的时序 2.5 80C51单片机最小系统
2.1 MCS-51单片机的主要性能和特点
Vcc(+5V--- 40脚)和Vss(GND 20脚);
（2）外接晶振引脚： XTAL1（19脚）、XTAL2（18脚） 只要在这两脚之间接入一个晶体震荡器，单 片机就可以以此晶振频率开始工作。常用的晶 振频率有0-24M. （3） 控制或与电源复用引脚：
RST/Vpd、ALE/PROG、/PSEN和Vdd
字节地址
47 3F 37 2F 27 1F 17 0F
位 地 址
20H
07
字节地址和位地址是靠不同类型的指令来 区分的。如：
MOV A， 20h ； 将RAM的20单元内容送累加器A； MOV C ，20h ；
将RAM位寻址区中20H位送CY中。
（4） 特殊功能寄存器 SFR
• 特殊功能寄存器SFR
位时，SP被初始化为07H，既堆栈底部被
第2章 MCS-51单片机结构与时序_110905
2.3.1 运算部件及专用寄存器组 2.3.2 控制部件及振荡器 2.3.3 单片机工作的基本时序
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
2.3.1 运算部件及专用寄存器组
运算部件以算术逻辑单元ALU为核心，包括一个位处理器和 两个8位暂存寄存器（不对外开放），它能实现数据的算术运 算、逻辑运算、位变量处理和数据传输操作。 累加器ACC 寄存器B 专用寄存器组 程序状态字PSW 程序计数器PC 堆栈指针SP 数据指针寄存器DPTR
锁 存 器
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 VCC VSS
地 址 总 线 (AB)
数 据 总 线 (DB)
VCC VSS
ห้องสมุดไป่ตู้(a)
(b)
MCS-51系列单片机引脚及总线结构
2.3 微 处 理 器
Program State Word
accumulator
ALU －－Arithmetic and Logic Unit
图2.1 MCS-51单片机内部结构框图
1．算术逻辑单元ALU与累加器ACC、寄存器B
算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加 1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进 行逻辑"与"、"或"、"异或"、循环移位、求补、清零等逻辑运 算，并具有数据传输、程序转移等功能。 累加器(ACC，简称累加器A，地址E0H)为一个8位寄存器， 它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的 操作数多来自于A，运算结果也常送回A保存。 寄存器B（地址F0H ）是为ALU进行乘除法运算而设置的。 若不作乘除运算时，则可作为通用寄存器使用。
第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。
第2章 MCS-51单片机的硬件结构
CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .
第二章 MCS-51系列单片机结构与工作
• （1）地址总线（AB）：地址总线为16位，可寻址范围为 216=64KB。16位地址总线由并口P0经地址锁存器提供低8位地址 （A0至A7）；并口P2直接提供高8位地址（A8至A15）。由于P0口 还要作数据总线，只能分时用作低8位地址线，所以P0输出的低8位 地址必须用锁存器锁存。锁存器的锁存控制信号为ALE输出信号。P2 口具有输出锁存功能，所以不需外加锁存器。 • （2）数据总线（DB）：数据总线为8位，由并口P0提供，用于单片 机与外部存储器和I/O设备之间传送数据。P0口为三态双向口，可以 进行双方向的数据传送。 • （3）控制总线（CB）：由并口P3的第二功能状态和4根独立控制线 RESET、EA、ALE、PSEN组成。
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。
第二章.MCS-51单片机结构和原理
* 由于T1的作用，不需外接上拉电阻。
②输入数据
类似于读引线
控制：C=0，MUX下通，与门4输出为0。T1截止，预臵Q=1， T2截止。 P0.X→三态门2→内总线
二、P1口
通用8位准双向端口。 ⑴ 输出：Q→FET（反相）→P1.X
* 有内部上拉电阻，不必外接。
⑵ 输入： 读引线：预臵Q=1，FET截止，P1.X→下三态门→内部总线 读锁存器：Q→上三态门→内部总线
3
ATmega8 RISC,SPEED,power,a/d,spi,i2c,uart,pwm,内时钟 C8051F310 debug,speed,power,ram,外设 PIC16F87X 指令，存储器，外设，a/d
MC68HC908JB16 i/o,usb,mul&div
ADuC812 12bit a/d 凌阳SPCE061A
㈢.P2.0－P2.7：P2端口
⑴.无外存：通用准8位双向I／O口（有内部上拉电阻）
⑵.有外存：地址总线高8位
*EPROM编程时，接收地址高8位
㈣.P3.0－3.7：P3端口
⑴.通用8位准双向I／O口（有内部上拉电阻）
⑵.专用功能：
串行口： P3.0－RXD，接收 P3.1－TXD， 发送 中断申请：P3.2－ INT0 P3.3－INT1 CTC： P3.4－T0 ， CTC0时钟输入 P3.5－T1 ， CTC1时钟输入 读写控制： P3.6－ WR， 外部RAM写 P3.7－ RD， 外部RAM读.
三. I／O接口电路：
并行口：4个8位端口 P0－P3，32根I／O线 串行口：1个
四．CTC：
16位CTC 2个／3个（52）
五.中断功能：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P1.5
P2.5
P1.4
P2.4
P1.3
P2.3
P1.2
P2.2
1 2 3
40
VCC
39
P0.0
38
P0.1
P1.1
P2.1
用
P1.0 8051 P2.0
户
8751 P0.7
4
37
P0.2
5
36
P0.3
I/O
P0.6
P3.0 8031 P0.5
锁
6
35
P0.4
7
34
P0.5
P3.1
P0.4
P3.2
P0.3
(3) P2口(21~28脚)：P2.0~P2.7统称为P2口，一般可作为准 双向I/O口使用；在接有片外存储器或扩展I/O口且寻址范围超 过256字节时，P2口用作高8位地址总线。
(4) P3口(10~17脚)：P3.0~P3.7统称为P3口。除作为准双向 I/O口使用外，还可以将每一位用于第二功能，而且P3口的每一 条引脚均可独立定义为第一功能的输入输出或第二功能。P3口 的第二功能如表2.1所示。
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/V PD RXD 、P3.0 TXD、P3.1 INT0、P3.2 INT1、P3.3 T0、P3.4 T1、P3.5 WR、P3.6 RD、P3.7 XTAL2 XTAL1 VSS
P1.7
P2.7
P1.6
P2.6
存
8
33
P0.6
P3.3
P0.2
器
9 8051 32
P0.7
P3.4
P0.1
10 8751 31
EA/V PP
控
11 8031 30
12
29
ALE/P ROG PSEN
制 总
P3.5
P0.0
P3.6
ALE
P3.7
13
28
P2.7
14
27
P2.6
15
26
P2.5
16
25
P2.4
17
24
P2.3
线
PSEN
(3) RST/VPD(9脚)：RST即为RESET，VPD为备用电源。该 引脚为单片机的上电复位或掉电保护端。当单片机振荡器工作时， 该引脚上出现持续两个机器周期的高电平，就可实现复位操作， 使单片机回复到初始状态。上电时，考虑到振荡器有一定的起振 时间，该引脚上高电平必须持续10 ms以上才能保证有效复位。
2.1 MCS-51系列单片机简介
MCS-51系列单片机已有十多种产品，可分为两大系列： 51子系列和52子系列。
51子系列主要有8031、8051、8751三种机型。它们的指 令系统与芯片引脚完全兼容。从表1.1中可以看出，它们的差 别仅在于片内有无ROM或EPROM。
52子系列主要有8032、8052、8752三种机型。从表1.1中 可以看出，52子系列与51子系列的不同之处在于：片内数据 存储器增至256字节；片内程序存储器增至8 KB (8032无)；有 3个16位定时/计数器，6个中断源。其它性能均与51子系列相 同。
2.2 MCS-51系列单片机内部结构与外部引脚说明 2.2.1 内部结构框图
MCS-51系列单片机的内部结构框图如图2.1所示。
从图2.1中可看出，MCS-51单片机组成结构中包含运算器、 控制器、片内存储器、4个I/O口、串行口、定时器/计数器、中 断系统、振荡器等功能部件。图中SP是堆栈指针寄存器，PC是 程序计数器，PSW是程序状态字寄存器，DPTR是数据指针寄 存器。
图2.1 MCS-51单片．主电源引脚 VCC(40脚)：接+5 V电源正端。 VSS(20脚)：接+5 V电源地端。 2．外接晶体引脚 XTAL1(19脚)：接外部石英晶体的一端。在单片机内部， 它是一个反相放大器的输入端，这个放大器构成了片内振荡 器。当采用外部时钟时，对于HMOS单片机，该引脚接地； 对于CHMOS单片机，该引脚作为外部振荡信号的输入端。
D0
VCC VSS
3．输入 / 输出引脚
(1) P0口(39~32脚)：P0.0~P0.7统称为P0口。在不接片外存储 器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存 储器或扩展I/O口时，P0口分时复用为低8位地址总线和双向数据 总线。
(2) P1口(1~8脚)：P1.0~P1.7统称为P1口，可作为准双向I/O 口使用。对于52子系列，P1.0与P1.1还有第二功能：P1.0可用作 定时器/计数器2的计数脉冲输入端T2，P1.1可用作定时器/计数器 2的外部控制端T2EX。
对于片内含有EPROM的机型，在编程期间，该引脚用作编 程脉冲PROG的输入端。
(2) PSEN(29脚)：片外程序存储器读选通信号输出端，低电 平有效。当从外部程序存储器读取指令或常数期间，每个机器周 期该信号两次有效，以通过数据总线P0口读回指令或常数。在访 问片外数据存储器期间，PSEN信号将不出现。
WR 外部数据存储器写选通信号输出端，低电平有效
RD
4．控制线
(1) ALE/PROG(30脚)：地址锁存有效信号输出端。ALE在每 个机器周期内输出两个脉冲。在访问片外程序存储器期间，下降 沿用于控制锁存P0输出的低8位地址；在不访问片外程序存储器 期间，可作为对外输出的时钟脉冲或用于定时目的。但要注意， 在访问片外数据存储器期间，ALE脉冲会跳空一个，此时作为时 钟输出就不妥了(详见2.3.3节CPU时序)。
(CB)
EA
ALE
RST
18
23
P2.2
19
22
P2.1
20
21
P2.0
VCC
VSS
(a) (b)
图2.2 MCS-51系列单片机引脚及总线结构
A15
A14
A13
A12
A11
A10 地
A9
A8
址
A7
总
A6
线
A5
(AB)
A4
A3
A2
A1
A0
D7 D6 数 D5 据 D4 总 D3 线 D2 D1 (DB)
表2.1 P3口第二功能表
引脚 P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7
第二功能
RXD 串行口输入端
TXD 串行口输出端 INT0 外部中断0请求输入端，低电平有效 INT1 外部中断1请求输入端，低电平有效 T0 定时器/计数器0计数脉冲输入端
T1
定时器/计数器1计数脉冲输入端
第2章 MCS-51系列单片机的硬件结构
2.1 MCS-51系列单片机简介 2.2 MCS-51系列单片机内部结构与外部引脚说明 2.3 微处理器 2.4 存储器 2.5 并行输入/输出接口 2.6 定时器/计数器 2.7 串行输入/输出口 2.8 MCS-51单片机的中断系统 2.9 复位状态及复位电路