以太网物理层信号检验与分析
以太网物理层信号测试与分析
1 物理层信号特点
以太网对应OSI七层模型的数据链路层和物理层，对应数据链路层的部分又分为逻辑链路控制子层(LLC)和介质访问控制子层(MAC)。MAC与物理层连接的接口称作介质无关接口（MII）。物理层与实际物理介质之间的接口称作介质相关接口（MDI）。在物理层中，又可以分为物理编码子层（PCS）、物理介质连接子层（PMA）、物理介质相关子层（PMD）。根据介质传输数据率的不同，以太网电接口可分为10Base-T，100Base-Tx和1000Base-T 三种，分别对应10Mbps，100Mbps和1000Mbps三种速率级别。不仅是速率的差异，同时由于采用了不同的物理层编码规则而导致对应的测试和分析方案也全然不同，各有各的章法。下面先就这三种类型以太网的物理层编码规则做一分析。
1、1 10Base-T 编码方法
10M以太网物理层信号传输使用曼彻斯特编码方法，即“0”=由“+”跳变到“-”，“1”=由“-”跳变到“+”,因为不论是”0”或是”1”,都有跳变,所以总体来说,信号是DC平衡的, 并且接收端很容易就能从信号的跳变周期中恢复时钟进而恢复出数据逻辑。
图1 曼彻斯特编码规则
1、2100Base-Tx 编码方法
100Base-TX又称为快速以太网，因为通常100Base-TX的PMD是使用CAT5线传输，按TIA/EIA-586-A定义只能达到100MHz，而当PCS层将4Bit编译成5Bit时，使100Mb/s 数据流变成125Mb/s数据流，所以100Base-TX同时采用了MLT-3（三电平编码）的信道编码方法，目的是使MDI的5bit输出的速率降低了。MLT-3定义只有数据是“1”时，数据信号状态才跳变，“0”则保持状态不变，以减低信号跳变的频率，从而减低信号的频率。
图2 MLT-3编码规则
100Base-Tx的MAC层在数据帧与帧之间，会插入IDEL帧（IDEL=11111），告诉网上所连接的终端，链路在闲置但正常的工作状态中（按CSMA/CD，DTE数据终端机会检测链路是否空闲，才会发送数据）。事实上链路绝大部分时间，以IDEL“11111”为主，
5Bit IDLE“11111”若每个“1”都跳变的话，MDI信号的频率将会是125MHz，但是经过MLT-3编码后，原来的125MHz变成31.25MHz的信号，使频率变成原来的1/4。FCC 要求以太网不能产生过大的EMI，因为链路绝大部分时间是传输IDEL，MLT-3编码会使频率集中在31.25MHz范围，因此，在MLT-3编码前，PCS层会对数据流进行伪随机的Scrambling扰码，使“11111”分散，同时将能量与频谱扩散。
1、31000Base-T 以太网编码方法
1000Base-T在物理层使用5电平4D-PAM编码，每个电平表示5符号-2,-1,0,1,2中的一个符号，每个符号代表2比特信息(其中4电平中每个电平代表2比特位,分别表示00，01，10，11，还有一个电平表示前向纠错码FEC)，这比二电平编码提高了带宽利用率，并能把波特率和所需信号带宽减为原来的一半（125Mbps）。但多电平编码需要用多位A/D，D/A转换，采用更高的传输信噪比和更好的接收均衡性能。
五个符号与电平的映射关系为:-2->-1, -1->-0.5, 0->0, 1->0.5, 2->1。
图3 4D-PAM编码规则
1000Base-T采用了UTP里所有的4对线，并且同时收发，在全双工的模式下，加上使用4D-PMA5编码方法实现1000MB/s的数据传输率。每对线的数据率为100Mb/s，经8b/10b编码后变为125Mb/s。每个Baud波特码元代表两个比特的信息，4对线的总带宽为
?125Mb/s x2 x4=1000Mb/s
所以，尽管是千兆速率，但实际上对示波器的带宽要求只需能高保真采集125MHz信号即可，原因就是每对线上实际传输率是125Mbps。
2 测试参数说明
负责制定以太网标准化规范的是IEEE学会下属的802.3委员会，该规范的一部分内容就是标准测试流程，包括需要分析的参数集、测试工具的使用、结果如何判定等，目的是保证世界上各个不同厂家生产的以太网产品能满足“互操作性”。三种速率以太网物理层由于编码方法不同，自然而然也就有完全不同的测试规程。下面逐一解释标准测试集中各参数的具体含义。
2、1 10 Base-T测试项目
1 DOV Mask and Voltage Test（差分输出电压的模板以及电压测试）
?DOV Mask MAU Ext for external MAU testing ( MAC 模块与PHY模块分离情况下的差分输出电压模板测试）
?DOV Mask MAU Ext Inv for external MAU testing of the negative-going pulses ( MAC 模块与PHY模块分离情况下的差分输出电压负脉冲模板测试）
?DOV Mask MAU for internal MAU testing ( MAC 模块与PHY模块集成情况下的差分输出电压负脉冲模板测试）
?DOV Mask MAU Inv for internal MAU testing of the negative-going pulses( MAC 模块与PHY模块集成情况下的差分输出电压负脉冲模板测试）
2 Link Test Pulse Mask (链接脉冲测试)
?Link Test Pulse head Mask （链接脉冲帧头模板测试）
?Link Test Pulse tail Mask （链接脉冲帧尾模板测试）
3 TP_IDL Mask Test （空闲信号模板测试）
?TP_IDL Head Mask(空闲信号帧头模板测试）
?TP_IDL Tail Mask (空闲信号帧尾模板测试）
4 Output Timing Jitter (输出抖动测试)
?Output Timing Jitter 8 BT （触发点后8 bit的抖动测试）
?Output Timing Jitter 8 BT （触发点后8.5 bit的抖动测试）
2、2 100Base-Tx测试项目
1 Mask Test (眼图/模板测试）
2 Jitter（抖动测试）
3 Duty cycle distortion （占空比失真）
4 Amplitude, Symmetry, and Overshoot（信号幅度，对称性，以及过冲测试）
5 Rise and Fall Time（信号上升，下降时间测试）
3 1000Base-Tx测试项目
测试模式1：模板测试、峰值电压测试、衰落测试
模式1信号是由+2，然后接着127个0，-2，然后接着127个0，+1，然后接着127个0，-1，然后接着127个0，接着是128个+2，128个-2，128个+2，128个-2，最后是1024个0。
验证的目的是：
?接口有否驱动足够的能量将信号传送100米距离。
?上升时间是否足够快得以实现快速的数据交换
?接口有否发射过多的EMI，?超过FCC Class A的要求
?信号是否对称，?即A与B，? C与D是否对称
图4 模式1各点示意图
4 对测试模式1信号的F点500nS后的G点以及H点500nS后的J点，测量他们的电压验证插入磁损耗是否过大。规范要求，G点的幅度需要大于73.1% F点的幅度，同样J 点的幅度需要大于73.1%H点的幅度。
5 测试模式2：主模式抖动
6 测试模式3：从模式抖动
7 测试模式4：波形失真测试、共模输出电压
3、测试配置
3、1 示波器的选择
·10/100M 以太网电口测试
要求示波器带宽高于400MHz，支持型号有力科WaveRunnerXi-A，WavePro7Zi，WaveMaster8Zi。
·1000M 以太网电口测试
每路数据线传输速率是125Mbps；
示波器主机带宽至少为1GHz；
支持型号包括WaveRunner 104Xi-A,204Xi-A；WavePro7Zi，WaveMaster8 Zi。
3、2 测试夹具
测试夹具的主要功能是将双绞线信号转换成示波器能够直接识别的探头或通道信号。
力科为测试工程师提供的新型以太网测试夹具TF-ENET-B,具有优势特性包括：
·同时支持10/100/1000Mbps三种以太网速率级别
·免探头设计，只需使用SMA线缆，降低费用，操作便利
·高信号质量转发，支持全部以太网测试项目
图5 无需探头的TF-ENET-B测试夹具
3、3 测试激励生成
802.3标准委员会规定，完全测试以太网必须DUT(被测设备)发出专门的测试报文，物理层PHY芯片内部都有测试寄存器。底层驱动设计工程师通过编程置位此寄存器，PHY芯片就会向UTP线路上发出特定的测试序列报文。有些厂商，比如Intel和Realtek公司提
供高层应用软件，允许测试人员能够直接操作以Intel(或RealTek)以太网芯片为核心处理单元的网卡，并驱动该网卡发送特定测试序列报文到双绞线，示波器采集这种测试序列并加以后处理与分析！
4. 力科以太网物理层测试方案
力科的以太网物理层信号测试和分析解决方案包括全系列带宽的数字示波器、串行数据分析仪、测试夹具和功能强大、易于使用的QualiPHY软件包，其具有的优势特性包括：
4.1、用户可定制测量项目
完整的一致性测试包含十几个甚至几十个项目，但不是每次测试都要遍历全部项目。
图6 100Base-Tx测试项目定制窗口
QualiPHY软件支持用户可定制化测试项目，可以选择单个或多个项目分别测试，从而大大提高了灵活性。图5描述的是100Base-T测试项目定制窗口。
4.2、自动化测试
根据选择好的测试项目，QualiPHY随即展开一系列自动化测试过程：自动设置示波器工作参数包括采样率、存储深度、采集时间、纵轴刻度、触发电平等；自动定义测量参数；自动调用第三方软件如Matlab对波形运算，自动分析波形和测量结果，自动输出分析结果，整个测试过程完全是自动化的，无需任何人工干预。在测试过程中会同步显示测试状态和过程提示。
4.3、图表化提示
QualiPHY软件的用户界面设计非常人性化和直观实用，它会以图表化的方式显示出一致性测试的每个环节中测试夹具、示波器主机和DUT三者之间的拓扑关系，使用者无需记忆，就能正确设置测试环境。下图7清晰显示了100Base-T测试中的夹具、DUT和示波器连接关系。
图7 100Base-T测试连接示意图
4.4、自动分析测量数据
示波器采集波形并按规程测量参数后，QualiPHY软件会自动将其与标准值做对比，并输出此参数通过或失败的结论。下图8展示了QualiPHY软件包对上升时间分析的结果，实际测量值为4.323ns，802.3标准合格范围是3ns到5ns，显然此参数测试通过。
图8 QualiPHY自动分析上升时间
4.6、自动输出报告
QualiPHY软件在完成所有指定项目的测量和分析任务后，会自动生成美观、实用、符合标准规范的测试报告，如图9所示，报告格式可以选择是XML、HTML或PDF格式。节省了编写测试报告的时间，工程师就可以把更多精力放在产品设计上，而不是测试上。
图9 QualiPHY软件自动生成100Base-T一致性测试报告
5、结束语
美国力科公司推出的QualiPHY自动化一致性测试软件，运行在中高端数字示波器或串行数据分析仪上，针对以太网物理层一致性测试的流程特点，提供了易用操作和人性化的操作界面，全面而丰富的软件功能，有效降低了工程师操作仪器的复杂度，提高了测试效率，从而使得一致性测试成为一件非常有趣的工作，而非枯燥无味的任务。
以太网标准和物理层及数据链路层专题
资料编码产品名称 使用对象产品版本 编写部门资料版本 以太网标准和物理层、数据链路层专题 拟制：日期： 审核：日期： 审核：日期： 批准：日期： 华为技术有限公司 版权所有侵权必究 修订记录 日期修订版本作者描述
目录 1 以太网标准 5 1.1 以太网标准 5 1.2 IEEE标准 5 1.3 物理层 8 1.3.1 以太网接口类型 8 1.3.2 电口 8 1.3.3 光口 11 1.4 FE自协商 12 1.4.1 自协商技术的功能规范 13 1.4.2 自协商技术中的信息编码 14 1.4.3 自协商功能的寄存器控制 16 1.4.4 GE自协商 18 1.5 物理层芯片和MAC层芯片接口简介 19 1.5.1 MII 19 1.5.2 MDIO管理寄存器 20 1.5.3 RMII 20
1.5.4 SMII 21 1.5.5 SS－SMII 21 1.5.6 GMII 22 1.5.7 TBI 22 2 以太网数据链路层 23 2.1 以太网的帧格式 23 2.2 以太网的MAC地址 25 2.3 CSMA/CD算法 26 2.3.1 CSMA/CD发送过程 27 2.3.2 CSMA/CD如何接收 28 2.4 半双工以太网的限制 31 2.5 以太网流量控制 34 2.5.1 反压（Backpressure） 34 2.5.2 PAUSE 流控 34 关键词： 以太网物理层数据链路局域网城域网协议标准祯结构
摘要： 本文详细地阐述了以太网的标准，以太网在各个传输层面的具体结构和工作方式以及控制方式。 缩略语清单： 无。 参考资料清单 无。 以太网标准和物理层、数据链路层专题 1 以太网标准 1.1 以太网标准 局域网(LAN)技术用于连接距离较近的计算机，如在单个建筑或类似校园的集中建筑中。城市区域网(MAN)是基于10－100Km的大范围距离设计的，因此需要增强其可靠性。但随着通信的发展，从技术上看，局域网和城域网有融合贯通的趋势。 1.2 IEEE标准 IEEE是电气和电子工程师协会（Institute of Electrical and Electronics Engineers）的简称，IEEE组织主要负责有关电子和电气产品的各种标准的制定。IEEE于1980年2月成立了IEEE 802委员会，专门研究和指定有关局域网的各种标准。IEEE 802委员会由6个分委员会组成，其编号分别为802.1
第二、三章 以太网标准和物理层
修订记录 第二章以太网标准 目标： 了解以太网标准结构。 熟悉各以太网标准定义的内容 一、以太网标准 局域网(LAN)技术用于连接距离较近的计算机，如在单个建筑或类似校园的集中建筑中。城市区域网(MAN)是基于10－100Km的大范围距离设计的，因此需要增强其可靠性。但随着通信的发展，从技术上看，局域网和城域网有融合贯通的趋势。 IEEE是电气和电子工程师协会（Institute of Electrical and Electronics Engineers）的简称，IEEE组织主要负责有关电子和电气产品的各种标准的制定。 IEEE于1980年2月成立了IEEE 802委员会，专门研究和指定有关局域网的各种标准。IEEE 802委员会由6个分委员会组成，其编号分别为802.1至802.6，其标准分别称为标准802.1至标准802.6，目前它已增加到12个委员会，这些分委员会的职能如下： ·802.1--高层及其交互工作。提供高层标准的框架，包括端到端协议、网络互 连、网络管理、路由选择、桥接和性能测量。 ·802.2--连接链路控制LLC，提供OSI数据链路层的高子层功能，提供LAN 、 MAC子层与高层协议间的一致接口。 ·802.3--以太网规范，定义CSMA/CD标准的媒体访问控制（MAC）子层和物理 层规范。 ·802.4--令牌总线网。定义令牌传递总线的媒体访问控制（MAC）子层和物理 层规范。 ·802.5--令牌环线网，定义令牌传递环的媒体访问控制（MAC）子层和物理层 规范。 ·802.6--城域网MAN，定义城域网（MAN）的媒体访问控制（MAC）子层和物理
RMII模式以太网PHY芯片DP83848C的应用
引言 DP83848C是美国国家半导体公司生产的一款鲁棒性好、功能全、功耗低的10／100 Mbps单路物理层(PHY)器件。它支持MII(介质无关接口)和RMII(精简的介质无关接口)，使设计更简单灵活；同时，支持10BASE～T和100BASE-TX以太网外设，对其他标准以太网解决方案有良好的兼容性和通用性。 MII(Medium Independent Interface)是IEEE802．3u规定的一种介质无关接口，主要作用是连接介质访问控制层(MAC)子层与物理层(PH-Y)之间的标准以太网接口，负责MAC 和PHY之间的通信。由于MII需要多达16根信号线，由此产生的I／O口需求及功耗较大，有必要对MII引脚数进行简化，因此提出了RMII(Reduced Medium Independent Interface，精简的介质无关接口)，即简化了的MII。 1 硬件设计 1．1 电路设计 DP83848C的收发线路各是一对差分线，经过变比为1：1的以太网变压器后与网线相连。以太网变压器的主要作用是阻抗匹配、信号整形、网络隔离，以及滤除网络和设备双方面的噪音。典型应用如图1所示。 图2是DP83848C与MAC的连接电路。其中，Xl为50 MHz的有源振荡器。
1．2 PCB布局布线 布局方面，精度为1％的49．9 Ω电阻和100 nF的去耦电容应靠近PHY器件放置，并通过最短的路径到电源。如图3所示，两对差分信号(TD和RD)应平行走线，避免短截，且尽量保证长度匹配，这样可以避免共模噪声和EMI辐射。理想情况下，信号线上不应有交叉或者通孔，通孔会造成阻抗的非连续性，所以应将其数目降到最低；同时，差分线应尽可能走在一面，且不应将信号线跨越分割的平面，如图4所示。信号跨越一个分割的平面会造成无法预测的回路电流，极可能导致信号质量恶化并产生EMI问题。注意，图3和图4中，阴影部分为错误方法。 2 RMll模式描述 RMII模式在保持物理层器件现有特性的前提下减少了PHY的连接引脚。
以太网信号质量问题之收发器驱动偏置电阻的处理
以太网信号质量问题之收发器驱动偏置电阻的处理 一前言 对于系统设计人员来说，模数混合电路中最困难的地方在于模拟部分的设计，其中最具代表性的就是我们经常要面对的物理层收发器(PHY)及其收发回路和匹配网络的设计。即使对于应用比较成熟的以太网物理层设计而言，DA C驱动电流的基准偏置，差分信号线对的走线，乃至于匹配电阻的位置，都有可能影响到其物理层的信号质量并通过接口技术指标测试暴露出来。 二以太网口信号质量测试分析 1 100Base-TX接口测试环境及其设置 100Base-TX接口测试原理 100Base-TX接口的测试采用业内比较通用的诱导发包的
方法来引导DUT发出扰码后的IDLE进行测试，更多细节请参考美国力科公司《Ethernet solution-QualiPHY》专项技术文档， 测试设备： 测试拓扑如图1：
图1 Ethernet接口指标测 试连接框图 2 测试中出现的问题 本次测试将主要验证产品上4个以太网100Base-TX接口的技术指标。对于其中比较直观的100Base-TX物理层的眼图模板，《ANSI+X3_263-1995》标准中有着明确的眼图模板定义见图2。 图2 100Base-TX 眼图模板 关于100Base-TX接口技术指标的测试方法，《IEEE Std 802.3-2000》标准中也有详细的说明，工程师按照诱导发包的测试方法进行了网口眼图的测试，测试过程中
发现测试网口出现了信号波形碰触模板的问题，波形见图3： 图3 以太网口测试眼图_FAIL 3 问题分析解决 从眼图初步分析来看，发送信号的幅度应该是满足要求的。但是可以明显的发现信号边沿还是比较缓，而且从单个波形来看边沿有不单调的问题。方案的原厂是一家通讯业内专注于IP宽带解决方案的国际型大公司，其以太网模块部分应该经过详细验证过。最大的可能是二次开发过程中板级系统设计时的一些关键技术参数的配合问题。工程师在进行了信号幅度以及上升下降时间等细节指标的
以太网物理层信号测试与分析报告
以太网物理层信号测试与分析 1 物理层信号特点 以太网对应OSI七层模型的数据链路层和物理层，对应数据链路层的部分又分为逻辑链路控制子层(LLC)和介质访问控制子层(MAC)。MAC与物理层连接的接口称作介质无关接口（MII）。物理层与实际物理介质之间的接口称作介质相关接口（MDI）。在物理层中，又可以分为物理编码子层（PCS）、物理介质连接子层（PMA）、物理介质相关子层（PMD）。根据介质传输数据率的不同，以太网电接口可分为10Base-T，100Base-Tx和1000Base-T三种，分别对应10Mbps，100Mbps和1000Mbps三种速率级别。不仅是速率的差异，同时由于采用了不同的物理层编码规则而导致对应的测试和分析方案也全然不同，各有各的章法。下面先就这三种类型以太网的物理层编码规则做一分析。 1、1 10Base-T 编码方法 10M以太网物理层信号传输使用曼彻斯特编码方法，即“0”=由“+”跳变到“-”，“1”=由“-”跳变到“+”,因为不论是”0”或是”1”,都有跳变,所以总体来说,信号是DC平衡的, 并且接收端很容易就能从信号的跳变周期中恢复时钟进而恢复出数据逻辑。 图1 曼彻斯特编码规则 1、2100Base-Tx 编码方法 100Base-TX又称为快速以太网，因为通常100Base-TX的PMD是使用CAT5线传输，按TIA/EIA-586-A定义只能达到100MHz，而当PCS层将4Bit编译成5Bit时，使100Mb/s数据流变成125Mb/s数据流，所以100Base-TX同时采用了MLT-3（三电平编码）的信道编码方法，目的是使MDI的5bit输出的速率降低了。MLT-3定义只有数据是“1”时，数据信号状态才跳变，“0”则保持状态不变，以减低信号跳变的频率，从而减低信号的频率。
100G以太网物理层研究及关键模块ASIC实现.doc
100G以太网物理层研究及关键模块ASIC实现以太网以其成本低、可靠性高、安装维护简单等优点而成为普遍采用的网络技术。随着互联网技术的不断发展和用户数量的不断增加,用户对数据传输和接入带宽的需求将越来越大。为了满足快速增长的带宽需求,以太网必须向更高速度进发。 早在2010年,40G/100G以太网的标准IEEE802.3ba就获得了批准,紧接着在2013年新标准IEEE802.3bmTM/D1.1又获得通过,目前针对400G以太网的 IEEE802.3bs标准也即将颁布。因此,对高速以太网的物理层实现的研究具有重要的理论和实际意义。本文首先从IEEE802.3ba和IEEE802.3bmTM/D1.1两个标准入手,简要地介绍了它们所定义的100GE物理层体系结构和物理编码子层(PCS)的功能实现,确定需要完成的100GE发送端PCS及其时钟两电路的设计指标。 由于PCS时钟电路是基于全数字锁相环(ADPLL)结构,所以又介绍了ADPLL 的基本概念、基本原理、常用的结构和主要噪声源及噪声源对抖动的影响。然后对100G以太网物理层进行了研究,根据IEEE802.3ba和IEEE802.3bmTM/D1.1及设计指标,确定了 100GE物理层系统架构方案,其中电气接口采用4×25Gbps。并基于0.18μmCMOS工艺采用半定制设计方法完成了 100GE发送端物理编码子层(PCS)电路的设计,其中包括64B/66B编码器、256位并行扰码器、多通道分发电路和66:8变速箱。 针对PCS电路工作频率高的特点,本文对电路结构进行了优化并采用流水线方法设计和实现。其中,对于64B/66B编码器,首先详细地分析了64B/66B编码器的编码原理,然后根据编码原理设计出优化64B/66B编码器的结构,保证了其工作速度满足要求。为了提高扰码器的工作速度,设计了 256位并行扰码器,并对
以太网接口PCB设计经验分享
以太网口PCB布线经验分享 目前大部分32 位处理器都支持以太网口。从硬件的角度看，以太网接口电路主要由 MAC 控制器和物理层接口（Physical Layer ，PHY ）两大部分构成，目前常见的以太网接口 芯片，如LXT971 、RTL8019 、RTL8201、RTL8039、CS8900、DM9008 等，其内部结构也 主要包含这两部分。 一般32 位处理器内部实际上已包含了以太网MAC 控制，但并未提供物理层接口，因此，需外接一片物理层芯片以提供以太网的接入通道。 常用的单口10M/100Mbps 高速以太网物理层接口器件主要有RTL8201、LXT971 等，均提供MII 接口和传统7 线制网络接口，可方便的与CPU 接口。以太网物理层接口器件主 要功能一般包括：物理编码子层、物理媒体附件、双绞线物理媒体子层、10BASE-TX 编码/ 解码器和双绞线媒体访问单元等。 下面以RTL8201 为例，详细描述以太网接口的有关布局布线问题。 一、布局 CPU M A RTL8201 TX ± 变 压 RJ45 网口 器 C RX± 1、RJ45和变压器之间的距离应当尽可能的缩短. 2、RTL8201的复位信号Rtset 信号（RTL8201 pin 28 ）应当尽可能靠近RTL8021,并且，如果可能的话应当远离TX+/-,RX+/-, 和时钟信号。 3、RTL8201的晶体不应该放置在靠近I/O 端口、电路板边缘和其他的高频设备、走线或磁性 元件周围. 4、RTL8201和变压器之间的距离也应该尽可能的短。为了实际操作的方便，这一点经常被放弃。但是，保持Tx±, Rx±信号走线的对称性是非常重要的，而且RTL8201和变压器之间的距离需要保持在一个合理的范围内，最大约10~12cm。 5、Tx+ and Tx- (Rx+ and Rx-) 信号走线长度差应当保持在2cm之内。 二、布线 1、走线的长度不应当超过该信号的最高次谐波( 大约10th) 波长的1/20 。例如：25M的时钟走线不应该超过30cm，125M信号走线不应该超过12cm (Tx ±, Rx ±) 。 2、电源信号的走线( 退耦电容走线, 电源线, 地线) 应该保持短而宽。退耦电容上的过孔直径 最好稍大一点。 3、每一个电容都应当有一个独立的过孔到地。 4、退耦电容应当放在靠近IC的正端（电源），走线要短。每一个RTL8201 模拟电源端都需要退耦电容(pin 32, 36, 48). 每一个RTL8201 数字电源最好也配一个退耦电容。 5、Tx±, Rx ±布线应当注意以下几点: (1)Tx+, Tx- 应当尽可能的等长，Rx+, Rx- s 应当尽可能的等长； (2) Tx±和Rx±走线之间的距离满足下图: (3) Rx±最好不要有过孔, Rx ±布线在元件侧等。
串行数据一致测试及调试系列之四--以太网信号质量问题
串行数据一致测试及调试系列之四--以太网信号质量问题 一前言对于系统设计人员来说，模数混合电路中最困难的地方在于模拟 部分的设计，其中最具代表性的就是我们经常要面对的物理层收发器(PHY)及 其收发回路和匹配网络的设计。即使对于应用比较成熟的以太网物理层设计而言，DAC 驱动电流的基准偏置，差分信号线对的走线，乃至于匹配电阻的位置，都有可能影响到其物理层的信号质量并通过接口技术指标测试暴露出来。二 以太网口信号质量测试分析1 100Base-TX 接口测试环境及其设置100Base-TX 接口测试原理100Base-TX 接口的测试采用业内比较通用的诱导发包的方法来引导DUT 发出扰码后的IDLE 进行测试，更多细节请参考美国力科公司《Ethernet solution-QualiPHY》专项技术文档， 测试设备： 示波器Lecroy WavePro 7300A 探头SMA 夹具Lecroy TF-ENET-B 电脑主机ThinkPad R5 测试拓扑如图1 Ethernet 接口指标测试连接框图 2 测试中出现的问题本次测试将主要验证产品上4 个以太网100Base-TX 接口的技术指标。对于其中比较直观的100Base-TX 物理层的眼图模板， 《ANSI+X3_263-1995》标准中有着明确的眼图模板定义见图2。 图2 100Base-TX 眼图模板 关于100Base-TX 接口技术指标的测试方法，《IEEE Std 802.3-2000》标准中也有详细的说明，工程师按照诱导发包的测试方法进行了网口眼图的测试， 测试过程中发现测试网口出现了信号波形碰触模板的问题，波形见图3： 图3 以太网口测试眼图_FAIL 3 问题分析解决从眼图初步分析来看，发送信号的幅度应该是满足要求的。
以太网通信接口电路设计规范
目录 1目的 (3) 2范围 (3) 3定义 (3) 3.1以太网名词范围定义 (3) 3.2缩略语和英文名词解释 (3) 4引用标准和参考资料 (4) 5以太网物理层电路设计规范 (4) 5.1：10M物理层芯片特点 (4) 5.1.1：10M物理层芯片的分层模型 (4) 5.1.2：10M物理层芯片的接口 (5) 5.1.3：10M物理层芯片的发展 (6) 5.2：100M物理层芯片特点 (6) 5.2.1：100M物理层芯片和10M物理层芯片的不同 (6) 5.2.2：100M物理层芯片的分层模型 (6) 5.2.3：100M物理层数据的发送和接收过程 (8) 5.2.4：100M物理层芯片的寄存器分析 (8) 5.2.5：100M物理层芯片的自协商技术 (10) 5.2.5.1：自商技术概述 (10) 5.2.5.2：自协商技术的功能规范 (11) 5.2.5.3：自协商技术中的信息编码 (11) 5.2.5.4：自协商功能的寄存器控制 (14) 5.2.6：100M物理层芯片的接口信号管脚 (15) 5.3：典型物理层器件分析 (16) 5.4：多口物理层器件分析 (16) 5.4.1：多口物理层器件的介绍 (16) 5.4.2：典型多口物理层器件分析。 (17) 6以太网MAC层接口电路设计规范 (17) 6.1：单口MAC层芯片简介 (17) 6.2：以太网MAC层的技术标准 (18) 6.3：单口MAC层芯片的模块和接口 (19) 6.4：单口MAC层芯片的使用范例 (20) 71000M以太网（单口）接口电路设计规范 (21) 8以太网交换芯片电路设计规范 (21) 8.1：以太网交换芯片的特点 (21) 8.1.1：以太网交换芯片的发展过程 (21) 8.1.2：以太网交换芯片的特性 (22) 8.2：以太网交换芯片的接口 (22) 8.3：MII接口分析 (23) 8.3.1：MII发送数据信号接口 (24) 8.3.2：MII接收数据信号接口 (25) 8.3.3：PHY侧状态指示信号接口 (25) 8.3.4：MII的管理信号MDIO接口 (25) 8.4：以太网交换芯片电路设计要点 (27) 8.5：以太网交换芯片典型电路 (27) 8.5.1：以太网交换芯片典型电路一 (28)
泰克以太网接口物理层一致性测试
以太网接口物理层一致性测试 苏水金 有限公司 司 ）有限公 （中国 泰克科技 克科技（ 中国）
以太网的起源与发展 1972年Metcalf与他在Xerox PARC的同事们，在研究如何将Xerox Altos工作站与其他Xerox Altos工作站、服务器以及激光打印机相互联网。他们成功的用一个网络实现了2.94Mb/s的数据传输率的互联, 并将此网络命名为Alto Aloha网络。1973年Metcalf 将此延伸至支持其他的计算机类型, 并改名为Ethernet。因为Ether（以太）,曾被科学家认为是电磁波在真空中的传输介质。而Ethernet就是以太网的意思，就是数据传输的网络。如此，以太网便诞生了。1976年, Metcalf拿到了专利, 并邀请了Intel 与Digital 成立了DIX group, 并在1989 年, 演变成了IEEE802标准。基本上IEEE 802.3 是OSI第二层的协议，负责链路的接入管理与流量控制。IEEE 802.3物理层可以通过不同的介质来实现，包括3类、4类、5类线（STP屏蔽与UTP非屏蔽双绞线），同轴铜线，多模与单模光纤等等。其传输速率也从最初的10M发展到100M、1000M乃至当今的10G
IEEE 802.3标准的发展 IEEE 802.3定于1985年 –10M速率，采用同轴电缆作为传输载体 IEEE 802.3i定于1990年 –10M速率，采用双绞线(屏蔽/非屏蔽)作为传输载体 IEEE 802.3u定于1995年 –100M速率，采用双绞线(屏蔽/非屏蔽)作为传输载体 –100M速率，采用光纤（单模/多模）作为传输载体 IEEE 802.3z定于1998年 –1000M速率，采用光纤（单模/多模）作为传输载体 IEEE 802.3ab定于1999年 –1000M速率，采用双绞线（单模/多模）作为传输载体 IEEE 802.3ae定于2001年 –10G速率，采用光纤（单模/多模）作为传输载体
以太网知识讲座物理层器件
以太网知识讲座()——物理层器件 以太网知识讲座（3）——物理层器件 2010-05-2513:24 （天津光电通信产业集团恒光科技有限公司；天津300211） 摘要：系统地介绍了以太网的基本要领介质接入控制和物理层标准规范，以太网信号的帧结构、网络硬件设备、网络组成及主要性能，以及以太网信号在PDH、SDH/SONET中的传输等等。由于以太网中的各种设备必需通物理层接口器件才能与网络传输介质相连，因此本部分主要介绍物理层器件。 关键词：以太网；物理层；接口 1物理层器件 物理层器件（PHY:Physical Layer Interface Devices）是将各网元连接到物理介质上的关键部件。负责完成互连参考模型（OSI）第I层中的功能，即为链路层实体之间进行bit传输提供物理连接所需的机械、电气、光电转换和规程手段。其功能包括建立、维护和拆除物理电路，实现物理层比特(bit)流的透明传输等。 通常物理层的功能均被集成在一个芯片之中，但有的芯片也将部分链路层的功能集成进来，如物理介质接入控制（MAC:Media Access Con-brol）子层的功能等。其MAC/Repeater接口在10Mbit/s、100Mbit/s两种速率下有10/100MII、100M符号、10M串行和链路脉冲几种模式。 1.1PHY的结构 如图1所示，物理层包括四个功能层和两上层接口。两个层接口为物理介质无关层接口（MII）和物理介质相关层接口（MDI），在MII的上层是逻辑数据链路层（DLL），而MDI的下层则直接与传输介质相连。 以下对四个功能层和两个层接口分别进行介绍。 1.2MII MII满足ISO/IEC8802-3和IEEE802.3标准的要求，支持以太网数据传输的速率为10Mbit/s，100Mbit/s、1000Mbit/s和10Gbit/s，有对应的运行时钟。MII接口主要由与链路层之间的端口（MAC-PHY）和与站管理实体（STA:Station Management Entity）之间的端口（STA-PHY）两部分组成。 1.2.1MAC-PHY端口 这是MAC与PHY器件之间的接口，包括同步收发接口和介质状态控制接口。在介质状态控制接口中有载波读出信号（CRS:Carrier Sense Signal）和碰撞检测信号（COL:Collision Detection Signal）等。 1.2.2STA-PHY端口
以太网物理层器件
以太网知识讲座（3）——物理层器件 王廷尧，马克城 （天津光电通信产业集团恒光科技有限公司；天津 300211） 摘 要：系统地介绍了以太网的基本要领介质接入控制和物理层标准规范，以太网信号的帧结构、网络硬件设备、网络组成及主要性能，以及以太网信号在PDH、SDH/SONET中的传输等等。由于以太网中的各种设备必需通物理层接口器件才能与网络传输介质相连，因此本部分主要介绍物理层器件。 关键词：以太网；物理层；接口 1 物理层器件 物理层器件（PHY:Physical Layer Interface Devices）是将各网元连接到物理介质上的关键部件。负责完成互连参考模型（OSI）第I层中的功能，即为链路层实体之间进行bit传输提供物理连接所需的机械、电气、光电转换和规程手段。其功能包括建立、维护和拆除物理电路，实现物理层比特(bit)流的透明传输等。 通常物理层的功能均被集成在一个芯片之中，但有的芯片也将部分链路层的功能集成进来，如物理介质接入控制（MAC:Media Access Con-brol）子层的功能等。其MAC/Repeater接口在10Mbit/s、100Mbit/s两种速率下有10/100MII、100M符号、10M串行和链路脉冲几种模式。 1.1 PHY的结构 如图1所示，物理层包括四个功能层和两上层接口。两个层接口为物理介质无关层接口（MII）和物理介质相关层接口（MDI），在MII的上层是逻辑数据链路层（DLL），而MDI的下层则直接与传输介质相连。 以下对四个功能层和两个层接口分别进行介绍。 1.2 MII MII满足ISO/IEC 8802-3和IEEE 802.3标准的要求，支持以太网数据传输的速率为10Mbit/s，100Mbit/s、1000Mbit/s和10Gbit/s，有对应的运行时钟。MII接口主要由与链路层之间的端口（MAC-PHY）和与站管理
以太网接口和框图详细讲解
实时嵌入式系统 以太网接口及应用
网络层次模型
以太网层次模型
以太网层次功能 物理层：物理层：定义了数据传输与接收所需要的光与电信号光与电信号，，线路状态线路状态，，时钟基准时钟基准，，数据编码电路等编码电路等。。并向数据链路层设备提供标准接口准接口。。 数据链路层数据链路层：：提供寻址机制提供寻址机制，，数据帧的构建，数据差错检查数据差错检查，，传输控制传输控制。。向网络层提供标准的数据接口等功能提供标准的数据接口等功能。。
IP 层IP 数据报 以太网的MAC 帧格式在帧的前面插入的8 字节中的第一个字段共7 个字节，是前同步码，用来迅速实现MAC 帧的比特同步。 第二个字段是帧开始定界符，表示后面的信息就是MAC 帧。 MAC 帧物理层 MAC 层以太网V2 MAC 帧 目的地址源地址类型数据FCS 6624字节 46 ~ 150010101010101010 10101010101010101011前同步码帧开始 定界符7 字节 1 字节… 8 字节 插 入 为了达到比特同步，在传输媒体上实际传送的要比MAC 帧还多8 个字节
以太网接口的构成 从硬件的角度看，从硬件的角度看，以太网接口电路主要由MAC MAC控制器和物理层接口控制器和物理层接口控制器和物理层接口（（Physical Layer Physical Layer，，PHY PHY））两大部分构成两大部分构成。。 嵌入式网络应用的两种方案 处理器加以太网接口芯片处理器加以太网接口芯片。。芯片如芯片如RTL8019RTL8019RTL8019、、RTL8029RTL8029、、RTL8139RTL8139、、CS8900CS8900、、DM9000DM9000等等，其内部结构也主要包含这两部分部结构也主要包含这两部分。。 自带自带MAC MAC MAC控制器的处理器加物理层接口芯片控制器的处理器加物理层接口芯片控制器的处理器加物理层接口芯片。。如DP83848DP83848、、BCM5221BCM5221、、ICS1893ICS1893等等。
以太网信号质量问题之收发器驱动偏置电阻的处理
以太网信号质量问题之收发器驱动偏 置电阻的处理 一前言 关于系统设计人员来讲，模数混合电路中最困难的地点在于模拟部分的设计，其中最具代表性的确实是我们经常要面对的物理层收发器(PHY)及其收发回路和匹配网络的设计。即使关于应用比较成熟的以太网物理层设计而言，DAC驱动电流的基准偏置，差分信号线对的走线，乃至于匹配电阻的位置，都有可能阻碍到其物理层的信号质量并通过接口技术指标测试暴露出来。 二以太网口信号质量测试分析 1 100Base-TX接口测试环境及其设置 100Base-TX接口测试原理 100Base-TX接口的测试采纳业内比较通用的诱导发包的方法来引导DUT发出扰码后的IDLE进行测试，更多细节请参考美国力科公司《Ethernet solution-QualiPHY》专项技术文档， 测试设备： 测试拓扑如图1：
图1 Ethernet接口指标测试连接框图 2 测试中显现的咨询题 此次测试将要紧验证产品上4个以太网100Base-TX接口的技术指标。关于其中比较直观的100Base-TX物理层的眼图模板，《ANSI+X3_263-1995》标准中有着明确的眼图模板定义见图2。 图2 100Base-TX 眼图模板 关于100Base-TX接口技术指标的测试方法，《IEEE Std 802.3-2000》标准中也有详细的讲明，工程师按照诱导发包的测试方法进行了网口眼图的测试，测试过程中发觉测试网口显现了信号波形碰触模板的咨询题，波形见图3： 图3 以太网口测试眼图_FAIL 3 咨询题分析解决 从眼图初步分析来看，发送信号的幅度应该是满足要求的。然而能够明显的发觉信号边沿依旧比较缓，而且从单个波形来看边沿有不单调的咨询题。方案的原厂是一家通讯业内用心于I P宽带解决方案的国际型大公司，其以太网模块部分应该通过详细验证过。最大的可能是二次开发过程中板级系统设计时的一些关键技术参数的配合咨询题。工程师在进行了信号幅度以及上升下降时刻等细节指标的测试之后证明了之前的判定，信号的幅度是满足要求的，但信号的上升下降时刻与其他的方案
RMII模式以太网PHY芯片DP83848C的应用
RMII模式以太网PHY芯片DP83848C的应用 宋鑫郭勇谢兴红 引言 DP83848C是美国国家半导体公司生产的一款鲁棒性好、功能全、功耗低的10／100 Mbps单路物理层(PHY)器件。它支持MII(介质无关接口)和RMII(精简的介质无关接口)，使设计更简单灵活；同时，支持10BASE～T和100BASE-TX 以太网外设，对其他标准以太网解决方案有良好的兼容性和通用性。 MII(Medium Independent InteRFace)是IEEE802．3u规定的一种介质无关接口，主要作用是连接介质访问控制层(MAC)子层与物理层(PH-Y)之间的标准以太网接口，负责MAC和PHY之间的通信。由于MII需要多达16根信号线，由此产生的I／O口需求及功耗较大，有必要对MII引脚数进行简化，因此提出了 RMII(Reduced Medium Independent Interface，精简的介质无关接口)，即简化了的MII。 1 硬件设计 1．1 电路设计 DP83848C的收发线路各是一对差分线，经过变比为1：1的以太网变压器后与
网线相连。以太网变压器的主要作用是阻抗匹配、信号整形、网络隔离，以及滤除网络和设备双方面的噪音。典型应用如图1所示。 图2是DP83848C与MAC的连接电路。其中，Xl为50 MHz的有源振荡器。 1．2 PCB布局布线 布局方面，精度为1％的49．9 Ω电阻和100 nF的去耦电容应靠近PHY器件放置，并通过最短的路径到电源。如图3所示，两对差分信号(TD和RD)应平行
走线，避免短截，且尽量保证长度匹配，这样可以避免共模噪声和EMI辐射。理想情况下，信号线上不应有交叉或者通孔，通孔会造成阻抗的非连续性，所以应将其数目降到最低；同时，差分线应尽可能走在一面，且不应将信号线跨越分割的平面，如图4所示。信号跨越一个分割的平面会造成无法预测的回路电流，极可能导致信号质量恶化并产生EMI问题。注意，图3和图4中，阴影部分为错误方法。 2 RMll模式描述 RMII模式在保持物理层器件现有特性的前提下减少了PHY的连接引脚。 RMII由参考时钟REF_CLK、发送使能TX_EN、发送数据TXD[1：0]、接收数据RXD[1：0]、载波侦听／接收数据有效CRS_DV和接收错误RX_ER(可选信号)组成。在此基础上，DP83848C还增加了RX_DV接收数据有效信号。 2. 1 REF_CLK——参考时钟
以太网PHY控制器DP83848中文资料
DP83848-单路10/100Mb/s 以太网收发器能量检测模式 美国国家半导体公司 应用注释1401Bra d Kennedy 2005年9月 DP83848-单路10/100Mb/s 以太网收发器能量检测模式 AN-1401 ?2005Na tiona l Semiconductor Corpora tion AN201675www .na tiona https://www.360docs.net/doc/c716454636.html, 1.0 介绍 美国国家半导体公司的DP83848 10/100 M b/s 单路物理层器件提供了低功耗性能，其包含一个智能电源关闭状态－能量检测模式。本应用注释详细解释了DP83848能量检测模式的原理和工作过程。 2.0 能量检测模式的原理 能量检测模式提供了当器件未连接到激活的链接对象时节约能量的机理。当没有电缆存在或者电缆连接到电源处于关闭状态的对象的时候，能够设置DP83848自动进入低功耗状态。一旦插上电缆器件既可继续工作，或者尝试与远端对象建立活动链接的时候，DP83848能够自动上电进入全功能工作状态。 当进入到低功耗能源检测状态时，DP83848通过禁止除能量检测电路以外的所有接收电路来减少其功率消耗。此外，DP83848将会在连线上周期性地发送信号，如下文中的详细描述。 3.0 能量检测模式的工作过程 能量检测模式的工作有两个状态组成，一个正常工作状态和一个能量检测状态。3.1 正常工作状态 在正常工作状态，能量检测逻辑依靠标准的介质关联接口（MDI ）活动（加扰空闲，链接脉冲，数据包）来保持电源上电状态。当能量检测模式使能之后，如果能量检测逻辑检测到没有MDI 活动，DP83848将会转换到一个能量检测状态。 3.2 能量检测工作 当使能并进入到能量检测状态之后，能量检测模式通过专用低功耗电路进行连续监控。在此期间内，能够通过串行管理接口（MDC/MDIO ）访问寄存器。为了保存能量，大部分的芯片功能仍旧保持关电状态。在能量检测状态，DP83848在两个功能之间交替切换：监控信号线以探测网络活动和在线上发送脉冲信号。 DP83848监控传输和接收电缆对上的活动。当检测到一个合适的活动量，器件将会在能量检测控制寄存器（EDCR ）中标注这个状态。此外，还可以通过器件编程来中断系统和 / 或者自动转换到正常工作模式。引发一个能量检测事件所需的活动量可以通过EDCR 寄存器中的阈值来控制。另外，器件还可以报告能量检测电路误差情形。该情况只有当能量检测电路在发送和接收对通 路上检测到相反极性的同步信号时（例如在发送对上观察到"＋1"同时在接收对上观察到"－1"）才会发生。这个信号是无效的，所以应该不会发生。 如果器件和它的链接对象同时处于能量检测低功耗状态，每个器件都会寻找接收活动并允许它进行上电操作。为了解决这个问题，DP83848周期性地发送脉冲给它的链接对象，从而允许对象进行上电和初始化正常发送活动。当该脉冲同链接脉冲相类似时，他们的间距并不足以维持和对象之间的10Mb/s 链接速度。 实际的脉冲间距中包含了一个随机分量。既然当传送脉冲时接收器是禁止的，那么用同样的发送序列的两个站点将会无法从能量检测模式中恢复过来。通过发送序列的随机分量可以防止该情况的发生。 4.0 能量检测模式的设置 4.1 能量检测模式的使能 默认能量检测模式是禁止的，必须通过访问使能MDIO 寄存器。注意到推荐的能量检测模式的设定不同于在EDCR 寄存器中的默认值。为了使用能量检测模式来使能自动上电和关电，应该将值0xE81f 写入EDCR 寄存器。 4.2 寄存器的定义 可以通过能量检测控制寄存器（EDCR ，见表1）来读取能量检测功能的基本控制和状态信息。除了基本的使能和状态外，EDCR 寄存器还提供下列控制选择： 自动上电和关电。可编程本器件使之能基于能量检测事件进行自动的状态转换。 手动上电和关电。手动上电和关电的机理是允许通过软件来控制状态转换。 发送突变操作。能量检测发送器能够传送突变量为4的脉冲或者一次一个单脉冲。推荐的设置是通过设定ED_BURST_DIS 为1来禁止发送突变事件。 误差量阈值。在不太可能发生的事件中, 既信号同时被看成是正相的, 也可以看成是反相的，此时将会检测到一个能量误差。误差量阈值设置为能引发能量检测事件所需要的误差数。当达到阈值后，将会标注一个中断信号（如果使能的话），但是不会引发其他的操作。 数据量阈值。数据量阈值确定了所需要的有效事件的次数以便于从一个低功耗状态开始初始上电。为了使器件能够稳定可靠地工作，数据量阈值应该设定为最大值（0xf ）。
以太网通信接口电路设计规范
深圳市XXXX公司技术规范 以太网通信接口电路设计规范 2000-02-28发布 2000-02-28实施 深圳市 XXXX 公司发布 1
本技术规范根据IEEE 802.3标准和XX公司在以太网通信接口电路设计的技术经验编制而成。 本规范于2000年02 月28日首次发布。 本规范起草单位：硬件工程室 本规范主要起草人： 在规范的起草过程中，在此，表示感谢！ 本规范批准人： 本规范修改记录： 2
目 录 58 7.2.1：物理编解码子层（PCS ） (57) 7.2：物理层接口（PHY） (51) 7.1.1：1000BASE-X 物理层芯片的寄存器分析 (48) 7.1：适用标准 (48) 7、1000M以太网（单口）接口电路设计规范.....................................426.4.3：10/100M 接口芯片GD 82559ER 的使用范例.. (41) 6.4.2：10M 芯片AM79C961使用范例 (40) 6.4.1：DEC21140使用规范 (40) 6.4：单口MAC 层芯片的使用范例 (39) 6.3：单口 MAC 层芯片的模块和接口 (37) 6.2：以太网 MAC 层的技术标准 (37) 6.1：单口MAC 层芯片简介 (37) 6、以太网MAC层接口电路设计规范 (34) 5.4.2.2：LU3XFTR 芯片分析 (33) 5.4.2.1：BCM5208芯片分析 (33) 5.4.2：典型多口物理层器件分析。 (32) 5.4.1：多口物理层器件的介绍 (32) 5.4：多口物理层器件分析 (25) 5.3.1：100M 物理层接口芯片LXT970A 应用规范 (25) 5.3：典型物理层器件分析 (24) 5.2.6：100M物理层芯片的接口信号管脚 (22) 5.2.5.4： 自协商功能的寄存器控制 (19) 5.2.5.3： 自协商技术中的信息编码 (18) 5.2.5.2： 自协商技术的功能规范 (18) 5.2.5.1： 自商技术概述 (18) 5.2.5：100M 物理层芯片的自协商技术 (16) 5.2.4：100M 物理层芯片的寄存器分析 (15) 5.2.3：100M 物理层数据的发送和接收过程 (14) 5.2.2：100M 物理层芯片的分层模型 (14) 5.2.1：100M 物理层芯片和10M 物理层芯片的不同 (14) 5.2：100M物理层芯片特点 (12) 5.1.4.2：LXT905使用规范 (11) 5.1.4.1：MC68160使用规范 (10) 5.1.4：10M 物理层芯片设计范例 (10) 5.1.3：10M 物理层芯片的发展 (9) 5.1.2：10M 物理层芯片的接口 (9) 5.1.1：10M 物理层芯片的分层模型 (9) 5.1：10M物理层芯片特点 (9) 5、以太网物理层电路设计规范 (7) 4.2：IEEE802协议族 (7) 4.1：以太网的技术标准 (7) 4、引用标准和参考资料 (6) 3.2：缩略语和英文名词解释 (5) 3.1：以太网名词范围定义 (5) 3、定义 (5) 2、范围 (5) 1、目的 (3)
以太网物理层芯片时钟同步PLL的设计方案
以太网物理层芯片时钟同步PLL的设计方案 在以太网中，物理层芯片（Physical Layer Interface Devices，PHY）是将各网元连接到物理介质上的关键部件。负责完成互连参考模型（OSI）第I层中的功能，即为链路层实体之间进行位传输提供物理连接所需的机械、电气、光电转换和规程手段。其功能包括建立、维护和拆除物理电路，实现物理层比特（bit）流的透明传输等。物理层包括4个功能层和两个上层接口。两个上层接口为物理介质无关层接口（MII）和物理介质相关层接口（MDI），在MII的上层是逻辑数据链路层（DLL），而MDI的下层则直接与传输介质相连。而这些子层的正常工作都离不开一个稳定精确的时钟同步信号。PLL在物理层芯片的时钟同步应用中，要求其输出时钟带宽覆盖范围广，电压控制频率线性度好，频谱纯度高。在PLL设计过程中，VCO是最为关键的设计环节，其性能将直接决定PLL的设计工作质量。近年来，VCO相位噪声得到越来越深入的研究，各种低噪声VCO结构不断涌现，文献中提到的交叉耦合电流饥饿型VCO便是其中一种。电流饥饿是指电路单元的电流受到电流源的钳制而不能达到其应有的最大值。本文在其基础上采用了一种有效控制电压变换电路，保证原有电路优点的同时扩展了线性度，提高抗噪声能力，有效降低了相位噪声。 1 VCO延迟单元工作原理 图1所示为电流饥饿型VCO中的单级结构。PNP管M1和NPN管M2是延迟单元的组成部分，Ictrl是用于控制电容的放电电流Id1和充电
电流Id2，他们是构成环形振荡器的每一级。Ictrl控制着流过M1管和M2管的电流，所以由M1管和M2管构成的延迟单元处于电流饥饿状态。每一级迟单元处于电流饥饿状态。每一级的电流都由同一个电流源所镜像，所以Id1=Id2同时电流大小由输入控制电流Ictrl控制。 反相延迟主要是2个原因：一个是RC的充电时间；另一个是反相器的预置电压。而这2个延迟时间的产生都是可以通过调整宽长比来实现。环形反相的次数必须是奇数，这样电路才不会锁定导致振荡失败。而差动结构的振荡器级电路数可以是偶数，只要将其中的一级接成不反相的。这种灵活性是差动电路优于单端电路的一个优点。 2 电流饥饿型VCO 如图2所示VCO由11级单端反相延时单元组成的差分电流饥饿型环型振荡器结构，11级差分反相延迟单元，交叉耦合输出结构转为单端输出，其振荡电压可达到全摆幅。交叉耦合、栅极接地的P管，在两个环之间加入一个反相器，使它们的输出信号相位差为180°。为了在上电的时候能立即使两个振荡器同步并保持180°的输出相差，这两