两位加法器电路常用芯片
两位加法器电路常用芯片
在现代电子技术中，加法器电路是一种非常常见的电路，用于实现
数字信号的加法运算。在数字电路设计中，为了实现高效的加法运算，常常使用一些特定的芯片来构建加法器电路。本文将介绍两种常用的
加法器电路芯片。
第一种常用芯片是74LS283。74LS283是一种四位全加器芯片，可
以实现两个四位二进制数的加法运算。它具有四个输入端A0、A1、
A2、A3和四个输出端S0、S1、S2、S3，分别表示两个输入数和输出
结果的每一位。此外，74LS283还有两个控制端Cin和Cout，分别表
示进位输入和进位输出。通过控制这两个端口，可以实现多位数的加
法运算。74LS283芯片采用TTL逻辑，工作电压为5V，适用于许多数
字电路设计。
第二种常用芯片是74HC283。74HC283是一种四位全加器芯片，与74LS283类似，可以实现两个四位二进制数的加法运算。它具有四个
输入端A0、A1、A2、A3和四个输出端S0、S1、S2、S3，以及两个控制端Cin和Cout。与74LS283不同的是，74HC283采用CMOS逻辑，
工作电压范围更广，可以在2V至6V的电压下正常工作。此外，
74HC283还具有较低的功耗和较高的工作速度，适用于一些对功耗和
速度要求较高的应用场景。
这两种芯片在加法器电路中的应用非常广泛。它们可以通过级联的
方式实现多位数的加法运算，从而满足不同位数的数字信号处理需求。在实际应用中，可以根据具体的需求选择合适的芯片进行设计。此外，
这两种芯片还可以与其他逻辑门电路结合使用，实现更复杂的数字运
算功能。
除了上述两种常用芯片，还有许多其他的加法器电路芯片可供选择。例如，74LS283和74HC283的升级版本74LS283A和74HC283A，它
们在功能和性能上有所改进。此外，还有一些高性能的加法器芯片，
如74F283和74ALS283，它们具有更高的工作速度和更低的功耗。根
据具体的应用需求，可以选择合适的芯片来实现加法器电路。
总之，加法器电路是数字电路设计中常见的电路之一，用于实现数
字信号的加法运算。74LS283和74HC283是两种常用的加法器电路芯片，它们具有不同的特点和适用范围。在实际应用中，可以根据具体
需求选择合适的芯片进行设计，或者选择其他高性能的加法器芯片。
通过合理选择和设计，可以实现高效、稳定的加法运算功能。
常用芯片名称
20106 前置放大器 258N 分离式双电源双运放 4N25 光电耦合晶体管输出 4N25MC 光电耦合晶体管输出 4N26 光电耦合晶体管输出 4N27 光电耦合晶体管输出 4N28 光电耦合晶体管输出 4N29 光电耦合达林顿输出 4N30 光电耦合达林顿输出 4N31 光电耦合达林顿输出 4N32 光电耦合达林顿输出 4N33 光电耦合达林顿输出 4N33MC 光电耦合达林顿输出 4N35 光电耦合达林顿输出 4N36 光电耦合晶体管输出 4N37 光电耦合晶体管输出 4N38 光电耦合晶体管输出 4N39 光耦可控硅输出 6N135 高速光耦晶体管输出 6N136 高速光耦晶体管输出 6N137 高速光耦晶体管输出 6N138 光电耦合达林顿输出 6N139 光电耦合达林顿输出 74F00 高速四2输入与非门 74F02 高速四2输入或非门 74F04 高速六反相器 74F08 高速四2输入与门 74F10 高速三3输入与门 74F139 高速双2－4线译码/驱动器74F14 高速六反相斯密特触发 74F151 高速双2－4线译码/驱动器74F153 高速双4选1数据选择器 74F157 高速双4选1数据选择器 74F161 高速6D型触发器 74F174 高速6D型触发器 74F175 高速4D型触发器 74F244 高速八总线3态缓冲器 74F245 高速八总线收发器 74F32 高速四2输入或门 74F373 高速8D锁存器 74F38 高速四2输入或门 74F74 高速双D型触发器 74F86 高速四2输入异或门 CA3140 单BIMOS运行 CA3240 单BIMOS运行 CD4001 4二输入或非门 CD4002 双4输入或非门 CD4006 18位静态移位寄存器 CD4007 双互补对加反相器
加法运算电路
中文摘要 加法运算电路时一种通过数字运算实现加法的运算。为了更好的实现加法器的功能，本次试验实现的是俩位十进制数相加，最多能实现15加15的加法电路。由五部分组成键盘及编码电路、加数寄存器A和被加数寄存器B、加法运算电路、4bit二进制码加法的BCD 调整 通过按键控制。 主要组成部分有数字输入与控制寄存电路74LS系列利用两块74LS194寄存器并行输入两个数据A3A2A1A0、B3B2B1B0 74LS283加法器中进行加法运算。进行bcd码调整，最后显示结果。由两异或门两与门和一或门组成全加器，可实现一位二进制加逻辑运算，四位二进制数并行相加的逻辑运算可采用四个全加器串行进位的方式来实现，将低位的进位输出信号接到高位的进位输入端，四个全加器依次串行连接，并将最低位的进位输入端接逻辑“0”，就组成了一个可实现四位二进制数并行相加的逻辑电路。 关键词加法运算电路，寄存器，加法器，二进制
目录 课程设计任务书.................................................................................................................错误！未定义书签。中文摘要......................................................................................................................................................... I 1 设计任务描述.. (1) 1.1设计题目：加法运算电路： (1) 1.2 设计要求 (1) 1.2.1 设计目的 (1) 1.2.2 基本要求 (1) 1.2.3 发挥部分 (1) 2设计思路 (2) 3设计方框图 (3) 4各部分电路设计及参数计算 (4) 4.1键盘设计电路 (4) 4.2寄存器电路 (5) 4.2.1寄存器74LS194N电路设计及工作原理 (5) 4.3加法器工作原理 (6) 4.4译码显示电路 (7) 4.4.1 译码显示电路的连接 (7) 4.4.2 译码显示电路的工作原理 (7) 5工作过程分析 (8) 5.1加法工作过程 (8) 6元器件清单 (12) 7主要元器件介绍 (13) 7.110-4线BCD优先编码器74147 (13) 7.1.1引脚图 (13) 7.1.2功能表 (13) 7.1.3 功能介绍 (14) 7.2 寄存器74LS194N (14) 7.2.1引脚图 (14) 7.2.2 功能表 (14) 7.3.3 功能介绍 (15) 7.4 加法器74S283N (15) 7.4.1 引脚图 (15) 7.4.2 功能表 (16) 7.4.3 功能介绍 (16) 小结 (17) 致谢 (18) 参考文献 (19) 附录 A1 逻辑电路图 (20)
加法器
八位二进制加法器 摘要： 加法运算是最重要最基本的运算，所有的其他基本算术运算，减、乘、除、模乘运算最终都能归结为加法运算。在不同的场合使用的加法器对其要求也不同，有的要求速度更快，有的要求面积更小。常见的加法器有串行进位加法器、74LS283超前进位加法器等，因此可以通过选取合适的器件设计一个加法器。 本次设计主要是如何实现8位二进制数的相加，即两个000到255之间的数相加，由于在实际中输入的往往是三位十进制数，因此，被加数和加数是两个三位十进制数，范围在000到255之间. 当输入十进制数的时候，8421BCD码编码器先开始工作，编码器先将十进制数转换成四位二进制数，输出的四位二进制数直接到达8421BCD码加法器的输入端，我们可以使用71LS185加法器构成的一位8421BCD码的加法器，8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。8421BCD码加法器工作时，8421BCD码的加法运算为十进制运算，而当和数大于9时，8421BCD码就产生进位，而此时十六进制则不一定产生进位，因此需要对二进制和数进行
修正，即加上6（0110），让其产生一个进位。当和数小于等于9时，则不需要修正或者说加上0。因此我们可以通过三个8421BCD码加法器的相连组成一个三位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算，最后通过连接数码管显示所得的结果。当输入二进制数的时候，两个串接的74LS283四位加法器进行加法运算，产生的八位二进制数通过集成芯片转换成三位十进制数，最后通过数码管显示。另外，本次设计不仅可以适用加数和被加数是000到255的数字，同时也适用于加数和被加数是000到999的任何一个数，这是本次设计的创新之处。 关键字： 串行进位加法器74LS283超前进位加法器7447七段数码显示译码器逢十进一数码管 设计要求： 1.八位二进制加数与被加数的输入 2.三位数码管显示 3.三位十进制加数与被加数的输入
多位加法器电路图解
多位加法器电路图解 前面讲过，半加器实现两个1位二进制数相加时不考虑低位的进位，输出变量只有两个（加数和被加数），而全加器实现两个1位二进制数相加时则考虑低位的进位，输入变量有3个（加数、被加数和低位的进位）。 多位二进制数相加的特点是：最低位时两个数最低位的相加，不需考虑进位。其余各位都是3个数相加，包括加数、被加数和低位送来的进位。任何位相加都产生本位和与向高位的进位两个结果。 因此要进行多位二进制数相加，最简洁的方法是将多个1位加法器进行级联，称为串行进位加法器。图1与图2所示都是4位串行进位加法器。图1所示电路中最低位都是半加器，其余各位是全加器，图2所示电路中都是全加器，最低位全加器的CI端接0。从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送，相加的结果是CO，S3S2S1S0。1位加法器的个数等于相加数的位数。 图1 4位加法器电路(最低位是半加器)图2 4位加法器电路(最低位是全加器) 串行进位加法器的优点是电路比较简洁，缺点是速度比较慢。由于进位信号是串行传递，最终一位的进位输出CO3要经过4位全加器传递之后才能形成。假如进位增加，传输延迟时间将更长，工作速度更慢。 为了提高速度，人们又设计了一种多位数快速进位（又称超前进位）
的加法器。所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输入端。现在的集成加法器大多采纳这种方法。74LS283是一种典型的快速进位的集成4位二进制加法器。图3所示为74LS283加法器的图形符号。 图3 74LS283型4位加法器的图形符号一片74LS283只能进行4位二进制数的加法运算，将多片74LS283进行级联，就可扩展加法运算的位数。用2片74LS283组成的8位二进制数加法电路如图4所示。图4 8位二进制数加法器电路
两位加法器电路常用芯片
两位加法器电路常用芯片 在现代电子技术中，加法器电路是一种非常常见的电路，用于实现 数字信号的加法运算。在数字电路设计中，为了实现高效的加法运算，常常使用一些特定的芯片来构建加法器电路。本文将介绍两种常用的 加法器电路芯片。 第一种常用芯片是74LS283。74LS283是一种四位全加器芯片，可 以实现两个四位二进制数的加法运算。它具有四个输入端A0、A1、 A2、A3和四个输出端S0、S1、S2、S3，分别表示两个输入数和输出 结果的每一位。此外，74LS283还有两个控制端Cin和Cout，分别表 示进位输入和进位输出。通过控制这两个端口，可以实现多位数的加 法运算。74LS283芯片采用TTL逻辑，工作电压为5V，适用于许多数 字电路设计。 第二种常用芯片是74HC283。74HC283是一种四位全加器芯片，与74LS283类似，可以实现两个四位二进制数的加法运算。它具有四个 输入端A0、A1、A2、A3和四个输出端S0、S1、S2、S3，以及两个控制端Cin和Cout。与74LS283不同的是，74HC283采用CMOS逻辑， 工作电压范围更广，可以在2V至6V的电压下正常工作。此外， 74HC283还具有较低的功耗和较高的工作速度，适用于一些对功耗和 速度要求较高的应用场景。 这两种芯片在加法器电路中的应用非常广泛。它们可以通过级联的 方式实现多位数的加法运算，从而满足不同位数的数字信号处理需求。在实际应用中，可以根据具体的需求选择合适的芯片进行设计。此外，
这两种芯片还可以与其他逻辑门电路结合使用，实现更复杂的数字运 算功能。 除了上述两种常用芯片，还有许多其他的加法器电路芯片可供选择。例如，74LS283和74HC283的升级版本74LS283A和74HC283A，它 们在功能和性能上有所改进。此外，还有一些高性能的加法器芯片， 如74F283和74ALS283，它们具有更高的工作速度和更低的功耗。根 据具体的应用需求，可以选择合适的芯片来实现加法器电路。 总之，加法器电路是数字电路设计中常见的电路之一，用于实现数 字信号的加法运算。74LS283和74HC283是两种常用的加法器电路芯片，它们具有不同的特点和适用范围。在实际应用中，可以根据具体 需求选择合适的芯片进行设计，或者选择其他高性能的加法器芯片。 通过合理选择和设计，可以实现高效、稳定的加法运算功能。
运算放大器的加法器电路原理
运算放大器的加法器电路原理 运算放大器（OPAMP）是一种重要的电子元器件，用于实现信号的 放大、滤波、计算等功能。其中，加法器是运算放大器最基本的电路 之一。本文将详细介绍运算放大器的加法器电路原理，并根据实际应 用提供一些指导意义的建议。 一、运算放大器 运算放大器是一种高增益、高输入阻抗、低输出阻抗的集成电路，它的输入端与输出端之间有一个反馈回路。运算放大器常见的符号如下：  其中，V+和V-分别代表运算放大器的正、负输入端，Vout代表输 出端。一般情况下，V+与V-之间会接上一个电阻网络，起到输入信号 的选择和调节作用。 二、加法器电路原理 加法器是运算放大器最基本的电路之一，用于将多个输入信号相加。加法器电路原理如下图所示：  上图中，R1~R4是四个电阻，V1~V4是四个输入电压信号，Vout是加法器的输出电压信号。运算放大器的正、负输入端分别接在电阻网
络的两端， R1~R4的中点接到运算放大器的负输入端（即V-）上，这 个中点也就是加法器的输出端。在理想情况下，加法器输出信号的大 小为各输入信号的代数和，即： Vout = （V1+V2+V3+V4） 由于运算放大器具有高增益特性，且电阻网络中各个电阻值相等，故可认为加法器的输入电阻很高，输出电阻很低，因此加法器在实际 应用中也具有广泛的应用范围。 三、指导意义 1、电阻的选择与计算 由于加法器的输出电压与输入电压的比例关系是由电阻网络决定的，因此在选择加法器的电阻值时需要格外注意。一般情况下，加法 器的每个输入端的电阻值应该相等，而加法器的输出电阻应该尽可能 的小，这样才能保证加法器的传输特性更佳。 2、电压信号的选择与调节 在使用加法器时，需要特别注意各个输入信号的准确度以及是否 存在失真等问题。理想的输入信号应该是稳定、幅值一致、无噪声的 信号，如果输入信号存在失真，可以采用信号调节电路对其进行滤波、放大等处理。 3、增益和偏置电压的控制
加法器芯片
加法器芯片 加法器芯片是计算机中的一种重要的数字逻辑电路元件，它能够实现两个二进制数相加的功能。在计算机中，加法器芯片通常用于算术运算、逻辑运算以及控制信号的生成等方面。下面我将介绍加法器芯片的工作原理、种类以及使用场景等相关知识。 加法器芯片的工作原理是基于二进制加法运算规则的。在二进制数相加时，每位的和由两个输入数位的和以及进位(Carry)决定。加法器芯片根据输入的二进制数位通过一系列逻辑门进行处理，并产生相应的和输出和进位输出。常见的加法器芯片有半加法器、全加法器、并行4位加法器等。 半加法器是加法器芯片中的基本组成单元，用于实现两个一位二进制数的相加。半加法器具有两个输入(A和B)和两个输出(Sum和Carry)。通过逻辑门电路，半加法器可以将输入的两 个二进制数位相加并生成和输出和进位输出。 全加法器是加法器芯片的核心组件之一，用于实现两个一位二进制数以及上一位进位位的相加。全加法器具有三个输入(A、B和Carry-In)和两个输出(Sum和Carry-Out)。通过逻辑门电路，全加法器可以将三个输入的二进制数位相加并生成和输出和进位输出。 并行4位加法器是一种更高级的加法器芯片，用于同时对两个四位二进制数进行相加。并行4位加法器由多个全加法器和逻辑门组成，可以通过并行运算的方式快速实现两个四位二进制
数的相加。 加法器芯片广泛应用于计算机的算术运算部分，如整数加法、浮点数加法等。此外，加法器芯片还可以用于实现逻辑运算，如位运算、布尔运算等。在控制电路设计中，加法器芯片可以用于生成控制信号、进行数据比较等方面。 总之，加法器芯片是计算机中的重要组成部分，通过实现二进制数相加的功能，可以满足计算机各种算术和逻辑运算的需求。随着计算机技术的不断发展，加法器芯片的性能也在不断提高，使得计算机能够进行更加高效和复杂的运算。
常用数字芯片大全
产品 性能说明型号规格性能说明型号规格 名称 74LS SN74LSOO四2输入与非门SN74LSO1四 2输入与非门 SN74LSO2四2输入与非门SN74LS03四 2输入与非门 SN74LS04六反相器SN74LS05六反相器 SN74LS06六反相缓冲器 / 驱动器SN74LS07六缓冲器 / 驱动器 SN74LS08四2输入与非门SN74LS09四 2输入与非门 SN74LS10三3输入与非门SN74LS11三 3输入与非门 SN74LS12三3输入与非门SN74LS13三 3输入与非门 SN74LS14六反相器 . 斯密特触发SN74LS15三 3输入与非门 SN74LS16六反相缓冲器 / 驱动器SN74LS17六反相缓冲器 / 驱动器SN74LS20双 4输入与门SN74LS21双 4输入与门 SN74LS22双 4输入与门SN74LS25双 4输入与门 SN74LS26四 2输入与非门SN74LS27三 3输入与非门 SN74LS28四输入端或非缓冲器SN74LS30八输入端与非门 SN74LS32四 2输入或门SN74LS33四 2输入或门 SN74LS37四输入端与非缓冲器SN74LS38双 2输入与非缓冲器 SN74LS40四输入端与非缓冲器SN74LS42BCD－十进制译码器 SN74LS47BCD－七段译码驱动器SN74LS48BCD－七段译码驱动器SN74LS49BCD－七段译码驱动器SN74LS51三 3输入双与或非门 SN74LS54四输入与或非门SN74LS55四 4输入与或非门 SN74LS63六电流读出接口门SN74LS73双 J－K触发器 SN74LS74双 D触发器SN74LS754位双稳锁存器 SN74LS76双 J－K触发器SN74LS78双 J－K触发器 SN74LS83双 J－K触发器SN74LS854位幅度比较器 SN74LS86四 2输入异或门SN74LS884位全加器 SN74LS904位十进制颠簸计数器SN74LS918位移位存放器 SN74LS9212分频计数器SN74LS93二进制计数器 SN74LS965位移位存放器SN74LS954位并入并出存放器 SN74LS109正沿触发双 J－ K 触发器SN74LS107双 J－K触发器 SN74LS113双 J－ K 负沿触发器SN74LS112双 J－ K 负沿触发器 SN74LS121单稳态多谐振荡器SN74LS114双 J－ K 负沿触发器 SN74LS123双稳态多谐振荡器SN74LS122单稳态多谐振荡器 SN74LS125三态缓冲器SN74LS124双压控振荡器 SN74LS1313－ 8线译码器SN74LS126四 3态总线缓冲器 SN74LS13313输入与非门SN74LS132二输入与非触发器 SN74LS137地点锁存 3－ 8线译码器SN74LS136四异或门 SN74LS139双 2－ 4线译码－变换器SN74LS1383－ 8线译码 / 变换器 SN74LS14710－ 4线优先编码器SN74LS145BCD十进制译码 / 驱动器 SN74LS153双 4选 1数据选择器SN74LS1488－ 3线优先编码器SN74LS155双 2－ 4线多路分派器SN74LS1518选 1数据选择器 SN74LS157四 2选 1数据选择器SN74LS1544－ 16线多路分派器SN74LS160同步 BDC十进制计数器SN74LS156双 2－ 4线多路分派器
加法器电路设计 全加器
课设陈述之答禄夫天创作 课程名称集成电路设计方向综合课程设计 实验项目加法器 实验仪器PC机、candence软件 系别______理学院 _ 姓名______ 杨凯 __ __ 实验日期____ __________ 成绩_______________________ 目录 一、概述3 1.1课题布景5 1.2课题意义6 二、设计流程6 三、课设内容7 四、实验原理7 4.1加法器基来源根基理7 4.1.1 半加器基来源根基理8 4.1.2 全加器基来源根基理8 4.2.镜像加法器10 五、上机步调：10 5.1.画电路图步调10
六、加法器电路图：11 6.1原理图：11 6.2全加器电路图结构11 6.3自己画的电路图11 6.4波形验证：11 6.5 TRAN（瞬态）分析12 6.6波形输出参数12 6.728管全加器网表12 6.8仿真波形12 6.9编译仿真波形结果分析12 七、版图设计13 7.1版图13 版图（L AYOUT）是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形，包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息。版图的设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。分歧的工艺，有分歧的设计规则。版图在设计的过程中要进行定期的检查，防止错误的积累而导致难以修改。版图设计流程：13 7.2版图设计规则14 7.3修改前版图15
八、课设心得16 一、概述 集成电路是采取专门的设计技术和特殊的集成工艺技术，把构成半导体电路的晶体管、二极管、电阻、电容等基本单元器件，制作在一块半导体单晶片（例如硅或者砷化镓）或者陶瓷等绝缘基片上，并按电路要求完成元器件间的互连，再封装在一个外壳内，能完成特定的电路功能或者系统功能，所有的元器件及其间的连接状态、参数规范和特性状态、试验、使用、维护、贸易都是不成分割的统一体，这样而得的电路即是集成电路。 全加器作为基本的运算单元，在很多VLSI系统中都有很广泛的应用，是构建微处理器和DSP等运算电路的核心。随着信息技术的不竭发展，VLSI的集成度不竭提高，人们对运算电路速度、功耗提出了新的要求，以降低功耗提高速度为目标，许多解决方案不竭被提出。如果能将速度、功耗、面积这些性能改进，势必对集成电路整体性能有所提升。 本文基于国际SMIC 0.18µm 1P6M 数字工艺、1.8V电源电压，计了一种电路结构简单，延时小，功耗低，芯片面积小的全加器结构；该全加器单元共用11只晶体管，通过在关键路径上采取三管XNOR门实现高速进位链，而且用反相器弥补由于阈值电压损失造成的关键路径上逻辑电位的下降，满足了高速和低功耗的要求；用
最新2位10进制加法计数器课程设计
精品资料 2位10进制加法计数器课程设计 ........................................
目录
第1章前言 1.1 摘要 在数字电路技术的课程中，计数器的功能是记忆脉冲的个数,它是数字系统中应用最广泛的基本时序逻辑构件。计数器在微型计算机系统中的主要作用就是为CPU和I/O设备提供实时时钟，以实现定时中断、定时检测、定时扫描、定时显示等定时控制，或者对外部事件进行计数。一般的微机系统和微机应用系统中均配置了定时器/计数器电路，它既可当作计数器作用，又可当作定时器使用，其基本的工作原理就是"减1"计数。计数器：CLK输入脉冲是一个非周期事件计数脉冲，当计算单元为零时，OUT输出一个脉冲信号，以示计数完毕。 本十进制加法计数器是基于74161芯片而设计的，依靠传感器感应外界信号，传感器在感应范围内有物体时输出低电位，反之则是高电位。当传感器的感应范围内有物体移过时，传感器电位由高到低再到高，出现上跳沿。计数器会自动加一，并将在数码管上显示。本十进制加法计数器有两位七段数码管。可计数0~99个物体，并易于扩展。 该十进制加法计数器设计理念是用于工厂流水线上产品计数，自动计数，方便简单。 1.2 设计目的 1、综合运用相关课程中所学到的理论知识去独立完成某一设计课题； 2、学习用集成触发器构成计数器的方法； 3、进一步熟悉常用芯片和电子器件的类型及特性，并掌握合理选用器件的原 则； 5、初步了解电路设计、仿真的过程和方法； 4、锻炼分析问题解决问题的能力； 1.3 设计内容及要求 1、具有2位10进制计数功能； 2、利用传感器，不接触计数； 3、每一个物体经过，计数器自动加1； 4、具有显示功能； 5、并用相关仿真软件对电路进行仿真。