集成电路课程设计-3—8_线译码器的74HC138_芯片的设计
实验4组合逻辑器件的应用(I)-译码器及其应用—74LS138、74LS148
3 实验设备与器件
3 实验设备与器件
KHM-2B型模拟实验装置
4 实验内容及步 骤
4 实验内容及步骤
实验项目
74LS138译码器逻辑功能测试； 用74LS138构成时序脉冲分配器； 用两片74LS138构成一个4-16线译码器（两组结合）； 74LS148优先编码器的逻辑功能测试。 数码显示小实验。
掌握用集成译码器、编码器组合逻辑电路的
方法；
熟悉数码管的使用。
2 实验原理
2 实验原理
译码器
一个多输入、多输出的组合逻辑电路；
作用：“翻译”；
用途：1. 代码转换 2. 终端数字显示 3. 数据分配
4. 存储器寻址 5. 组合控制信号；
分类：通用译码器和显示译码器，通用译码器又有变 量译码器、代码变换译码器。
4 实验内容及步骤
5 实验报告要求
5 实验报告要求
复习有关译码器和分配器的原理； 用译码器、优先译码器对实验内容中各函数式进行
预设计。
认真仔细、整洁干净、内容充实、数据准确
下次实验内容：组合逻辑电路的应用-74LS151/153
谢谢！
2 实验原理
74LS138组合4/16译码器
如图，问第一片和第二片分别负责哪些状态？
2 实验原理
8-3线优先编码器-74LS148
74LS148的逻辑图和引脚图
真值表
2 实验原理
数码显示译码器
LED数码管
（a）共阴 （b）共阳
2 实验原理
数码显示译码器
BCD码七段译码驱动器
引脚图
Z A B C A B C A BC ABC
Y0 A2 A1 A0 Y1 A2 A1 A0 Y2 A2 A1 A0 Y3 A2 A1 A0
74HC138应用-讲得真的很清楚、很明白。
74HC138应用-讲得真的很清楚、很明白简介74HC138是一款三线到八线边缘译码器芯片，它可以将输入的三位二进制代码转换成八位的输出，可以方便的连接多个器件。
在电路设计中，常常需要将多个设备连接到一个控制器上，使用74HC138可以省去连接的复杂度，使得系统具有较好的可扩展性。
连接电路74HC138的引脚包括输入端和输出端。
输入端有三个引脚，分别表示A0、A1、A2，这是译码器的输入信号，用于定义需要激活哪一个输出端口。
输出端共有8个端口，分别为Y0到Y7，它们与需要控制的器件相连。
74HC138还有一个使能引脚（G），它可以用于关闭译码器的输出。
在电路设计时，它常用于选择需要的输出信号。
在具体的电路设计中，输入的控制信号需要通过开关或者控制器等设备来控制，输出信号则需要连接到被控制的设备上。
当输入了对应的二进制码时，被控制的设备可以收到正确的控制信号。
如何应用74HC138在实际应用中，设计者需要根据具体的控制需求来选择合适的74HC138应用方法。
当需要控制的设备仅有两个时，可以使用一个74HC138。
若要控制的设备数量更多，可以使用多个74HC138串联，实现扩展控制。
例如，在控制 LED 灯的例子中，需要控制的 LED 灯数量为 8 个。
这时，我们可以将这 8 个 LED 灯连接至74HC138的8个输出端口Y0到Y7上。
控制器发出3位二进制码，对应着8个输出端口中的一个，从而激活这个端口对应的LED灯，实现LED的显示控制。
graph TDA[控制器] --二进制信号--> B[74HC138译码器]B --输出端口--> C[LED灯]另外，74HC138还可以和其他芯片组合使用，例如与74HC595芯片等位扩展，可以实现更多的控制输出。
总结74HC138是一款方便的控制器扩展芯片，它可以让设计者省去连接的复杂度，在满足控制器扩展的同时，方便了电路设计和调试。
设计者在应用74HC138时，可以灵活的选择具体的连接电路方法，从而实现控制的目的。
74hc138的工作原理
74hc138的工作原理74HC138是一种集成电路，它是一个3-8线解码器。
它具有8个输出位线（Y0至Y7）和3个输入位线（A0、A1和A2）。
工作原理如下：当74HC138的使能端（E1、E2和E3）为高电平时，解码器开始工作。
使能端的状态可以通过逻辑门或外部信号来控制。
使能端为低电平时，解码器处于无效状态，输出线的状态是未定义的。
输入位线（A0、A1和A2）用于选择要输出的位线。
通过调整输入位线的状态，可以选择8个输出位线中的一个进行激活。
接下来，我们将更详细地描述74HC138的工作原理。
1. 输入编码：输入位线（A0、A1和A2）用于输入编码信息。
通过将这些位线连接到逻辑高电平或逻辑低电平，可以选择需要激活的输出位线。
具体而言，有8种不同的输入编码方式可以选择一个或多个输出位线。
2. 译码和输出：根据输入编码的不同组合，解码器将选择一个或多个输出位线进行激活。
当输入编码为特定模式时，相应的输出位线将被拉低，其他输出位线将保持高电平状态。
这意味着在激活位线上会有一个低电平信号。
例如，当输入编码为000时，输出位线Y0将被选中；当输入编码为001时，输出位线Y1将被选中；以此类推，当输入编码为111时，输出位线Y7将被选中。
请注意，如果使用74HC138的使能端（E1、E2和E3）为低电平，则解码器的输出位线的状态将保持未定义，无论输入编码的状态如何。
3. 逻辑门操作：在74HC138电路中，逻辑门用于控制使能端的状态。
当使能端为高电平时，解码器工作；当使能端为低电平时，解码器处于无效状态。
这意味着无论输入编码如何，输出位线的状态都将是未定义的。
逻辑门操作的目的是选择解码器的工作模式。
通过将多个74HC138连接到逻辑门或其他逻辑电路，可以实现更复杂的逻辑功能。
总结：74HC138是一种3-8线解码器，可以将输入编码转换为相应的输出位线。
通过选择不同的输入编码组合，可以选择一个或多个输出位线进行激活。
3.2 3-8译码器设计和IP核
3.2 3-8译码器设计和IP核译码器74x138是数字电路课程重点内容之一。
译码器的设计比较简单，使用Verilog语言实现译码器就更为简单。
在完成设计并下载到电路板后，学习将工程转化为可以被其他工程调用的IP核。
本节内容1.译码器的实现2.设计译码器IP核3.2.1译码器的实现新建一个工程。
或者从设计好的工程(多数表决器工程)开始，将工程另存为名称为p_74x138的工程。
3-8译码器真值表当单个使能有多于一个无效时，输出全无效当全部使能有效的时候，对输入进行译码输出是8中取1码，低有效。
译码器的实现-真值表分析1.module v74x138(g1,g2a_l,g2b_l,a,y_l);2.input g1,g2a_l,g2b_l;3.input [2:0] a;4.output [7:0] y_l;5.reg [7:0] y_l=0;6.always @ (g1 or g2a_l or g2b_l or a)7.begin8.if (g1 && ~g2a_l && ~g2b_l)9.case (a) 10.7:y_l=8'b01111111;11.6:y_l=8'b10111111；12.5:y_l=8'b11011111;13.4:y_l=8'b11101111;14.3:y_l=8'b11110111;15.2:y_l=8'b11111011;16.1:y_l=8'b11111101;17.0:y_l=8'b11111110;18.default:y_l=8'b11111111;19.endcase 20.else 21.y_l=8'b11111111;22.end23.endmodule译码器的实现-代码分析①模块定义②模块输入输出声明③变量定义④always 块，如果有输入发生变化，执行⑤如果使能有效⑥根据输入端的值进行译码⑦如果使能无效⑧Always 块结束⑨模块结束1.module v74x138(g1,g2a_l,g2b_l,a,y_l);2.input g1,g2a_l,g2b_l;3.input [2:0] a;4.output [7:0] y_l;5.reg[7:0] y_l=0;6.always @ (g1 or g2a_l or g2b_l or a)7.begin8.if (g1 && ~g2a_l && ~g2b_l)9.case (a)10.7:y_l=8'b01111111;11.6:y_l=8'b10111111；12.5:y_l=8'b11011111;13.4:y_l=8'b11101111;14.3:y_l=8'b11110111;15.2:y_l=8'b11111011;16.1:y_l=8'b11111101;17.0:y_l=8'b11111110;18.default:y_l=8'b11111111;19.endcase20.else21.y_l=8'b11111111;22.end23.endmodule译码器的实现-RTL分析①通过RTL分析，得到RTL分析的原理图如图②使用RAM实现的译码逻辑③使能组合逻辑④If语句使用多路选择器实现有缘学习更多＋谓ｙｇｄ３０７６或关注桃报：奉献教育（店铺）1.module sim1;2.reg g1;3.reg g2a_l;4.reg g2b_l;5.reg[2:0] a;6.wire [7:0] y_l;7.v74x138 uut(g1, g2a_l, g2b_l, a, y_l);8.initial begin9.g1 = 0;10.g2a_l = 0;11.g2b_l = 0;12. a = 0;13.#100;14.g1 = 1;15.g2a_l = 0;16.g2b_l = 0;17.end18.always # 100 a=a+1;19.endmodule译码器的实现-仿真文件①模块定义②变量定义③调用被仿真模块④初始化⑤always 块⑥模块结束译码器的实现-下载到实验板编译后下载到电路板，拨动拨码开关，当使能无效时，所有的LED点亮，因为输出全为1。
7.1 74HC138测试电路设计与搭建
根据图 7-3 所示搭建 74HC138 测试电 路, 74HC138 测试板卡的正面如图 7-4 所示。根据图 7-3, 使用 LK8820 提供 的万能测试板焊接 74HC138 测试电路 板, 将焊接完成的 74HC138 测试电路 板插到 DUT 板卡的正面, 使用杜邦线将 74HC138 测试电路板与 DUT板卡连接 起来。
图7-1 74HC138引脚图
7.1.2 认识74HC138
2. 74HC138芯片的真值表
74HC138 真值表如表 7-2 所示。
表7-2 74HC138真值表
7.1.2 认识74HC138
3. 74HC138芯片的工作原理
图7-2 74HC138工作原理
7.1.3 74HC138测试电路设计与搭建
《集成电路封装与测试》课程
项目七：74HC138 芯片测试
7.1 74HC138 测试电路设计与搭建
74HC138测试电路设计与搭建
知识目标
7.1.1 任务描述
利用 LK8820 集成电路测试平台和 LK230T 集成电路应用开发资源系统, 根据 74HC138 译码器工作原理, 完成 74HC138 测试电路设计与搭建, 要求如下。 （1）测试电路能实现 74HC138 的开短路、 静态工作电流、 直流参数及功能测试。 （2）74HC138 测试电路的搭建, 采用基于测试区的测试方式, 也就是把 LK8820 与LK230T 的测 试区结合起来, 完成 74HC138 测试电路搭建。 74HC138 是一款高速 CMOS 元器件, 具有传输延迟时间短、 高性能的特点。 例如, 在高性能存 储器系统中, 使用 74HC138 译码器可以提高译码系统的效率。
38译码器实验报告
38译码器实验报告实验原理：译码器是数字电路中的组合逻辑电路，它的作用是把二进制码组转换为相应的十进制数或BCD码。
由于是多对一的映射关系，故称为译码器。
常用的译码器有十进制译码器、BCD译码器、7段译码器（数码管译码器）等。
本次实验使用的是常用的数字电路集成电路74HC138，它是一个三-八行数码管译码器，能将3位二进制码译成8种不同的输出。
实验内容：1. 搭建实验电路：将74HC138译码器与LED灯和电路板上的电源和接地线连接。
2. 上电测试：将电路板插到插座上，上电后，LED灯按照二进制码的不同组合依次闪烁。
3. 换成7段数码管：将LED灯换成7段数码管，上电后，数码管能够显示不同数字。
实验步骤：1. 准备材料：电路板、74HC138译码器、LED灯、7段数码管、220欧姆电阻、杜邦线、面包板、数字万用表等。
2. 按照示意图，在面包板上连接电路，连接如下：将电源和接地线连接到面包板中。
将74HC138译码器的8个输出引脚连接到面包板的8个LED灯的阳极上，并通过220欧姆电阻连接到接地线上。
同时，将74HC138译码器的3个选择输入引脚连接到面包板的数字端口（1-3号端口）。
74HC138的数据输入引脚不连接。
将7段数码管的A-G引脚连接到面包板的数字端口（4-10号端口），将7段数码管的DP引脚接到接地线上。
3. 检查电路连接：确保每个引脚都连接到正确的端口。
使用数字万用表进行连通性测试。
5. 更换电路元件：将LED灯换成7段数码管。
使用数字万用表确认7段数码管引脚与数字端口的连接关系。
6. 上电测试：再次上电，调整数字端口上的开关，能够让7段数码管显示不同的数字。
实验结果：经过搭建和调试，我们成功实现了74HC138译码器的上电测试和数码管显示的功能。
我们通过手动改变数字端口上的开关状态，成功地改变了LED灯的亮灭顺序和7段数码管的显示数字。
实验结果显示，译码器具有将二进制码组转换为相应十进制数或BCD码的功能，能够广泛应用于数字电路中。
74138的工作原理如下图所示
74138的工作原理如下图所示：从上图可看出，74138有三个输入端：A0、A1、A2和八个输出端Q0~Q7。
当输入端A0、A1、A2的编码为000时，译码器输出为Q0=0，而Q1~Q7=1。
即Q0对应于A0、A1、A2为000状态，低电平有效。
A0、A1、A2的另外7种组合见后面的真值表。
图中S1、S2、S3为使能控制端，起到控制译码器是否能进行译码的作用。
只有S1为高电平，S2、S3均为低电平时，才能进行译码，否则不论输入羰输入为何值，每个输出端均为1。
下图是输入端A0、A1、A2为000，控制端S1=1、S1=0、S2=0的电平示意图（红色数字为端口电平），大家可按下图进行分析，也可以分析输出端另外七种组合时的输出情况。
74138 三线-八线译码器真值表：一、译码器的定义及功能1. 定义：具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。
2. 分类：3. 功能：二进制译码器一般原理图一个n→2n译码器结构如上图，n个输入端，2n个输出端。
它是一个多输出逻辑组合电路，对每种可能的输入条件，有且仅有一个输出信号为逻辑“1”，所以我们可以把它当作最小项产生器，一个输出就相应于提取一个最小项。
4. 译码器电路结构：首先我们先来分析两输入译码器结构，由于2输入变量A、B共有4种不同状态的组合，因而可以译出4个输出信号，所以简称为2/4线译码器。
2线-4线译码器逻辑图由图可以写出输出端逻辑表达式：根据输出逻辑表达式可以列出功能表。
由表可知，时无论A、B 为何种状态，输出全为1，译码器处于非工作状态。
而当时，对应于AB 的某种状态组合，其中只有一个输出量为0，其余各输出量均为1。
例如：AB=0时，输出Y0=0，Y1~Y3=1，由此可见，译码器是通过输出端的逻辑电平来识别不同的代码。
在我们讲述的这种结构中，输出0表示有效电平，所以就叫做低电平有效。
2线-4线译码器功能表输入输出EI A B Y0Y1Y2Y31 x X 1 1 10 0 0 0 1 1 10 0 1 1 0 1 10 1 0 1 1 0 10 1 1 1 1 0二、集成电路译码器1.74138集成译码器下图为常用的集成译码器74LS138的逻辑图和引脚图。
用译码器设计组合逻辑电路例题
用译码器设计组合逻辑电路例题一、用3线—8线译码器74HC138W门电路实现逻辑函数Y A/B/C/ A/ BC/ ABC。
(要求写出过程，画出连接图)(本题10分)解：(1) 74HC138勺输出表达式为：(2分) Y i/ m：(i 0~7)(2) 将要求的逻辑函数写成最小项表达式：(2分)Y A/B/C/ A/BC/ ABC m0 m2 m7 (m0m1/m7)/(3) 将逻辑函数与74HC138的输出表达式进行比较：设A= A2、B= A1、C= A0,得：Y (m0m1/m7)/ (丫0/丫2/丫7/)/(2分)(4) 可用一片74HC138H加一个与非门就可实现函数。
其逻辑图如下图所示。
(4分)t丫。
Y1 Y2 Y3 Y4 Y5 Y a Y7 74HC138A〉A〔A。
Sg S3r ~0ABC +5V d.三、公司A 、8 C 三个股东，分别占有50% 30咧日20%勺股份，试用一片3线-8 线译码器74HC138^若干门电路设计一个三输入三输出的多数表决器， 用丁开会 时按股份大小记分输出通过、平■局和否决三种表决结果。
通过、平■局和否决，分 别用X 、Y 、Z 表示（股东赞成和输出结果均用1表示）。
（12分）（3）画连线图（4分）令 74HC138的地址码 A 2 A,A 1 B,A 0 CX AB /C ABC / ABC 74HC138 A- A* S 〔 Sg S3 == | 二 午 ABC +5Vm 5 m 6 m 7 （m 5m ；m 7）,Y A /BC AB /C / ABC m 3 mu/ / / \ / （m 3m 4） Z A /B /C / A /B /C A /BC / m 0 m 1 m 2 （m 0m ；m ；）/解：（2）歹0写表达式（4四、某学校学生参加三门课程A、B、C的考试，根据课程学时不同，三门课程考试及格分别可得2、4、5分，不及格均为0分，若总得分大丁等丁7分，便可结业。
3—8译码器
利用G1、NG2A和NG2B级联可将3ห้องสมุดไป่ตู้8译码器扩展为24线译码器；若外界一个反相器，则还可级联扩展成32线译码器。
【实训内容】
首先设计输入，运用软件进行电路的编译与适配，接着通过软件进行电路的仿真和时序的分析。
仿真成功的图如下：
设计的电路图如下：
仿真激励脉冲波形图如下：
成绩：指导教师签名：
苏州市职业大学实训报告
班级：13应用电子3学号：137301328姓名：王锐
实训项目：3-8译码器设计日期：
【实训目的】
（1）学会使用QuartusⅡ软件的图形法输入设计数字电路。
（2）掌握3—8译码器的原理图输入设计。
（3）掌握QuartusⅡ软件的使用步骤。
【实训原理】
138为3—8译码器，一共有54/74S138和54/74LS138两种线路结构形式，其中主要的特性如下：当一个选通端（G1）是高电平的时候，另外两个选通端（NG2A和NG2B）为低电平的时候，可以将地址端（A0、A1、A2）的二进制译码在一个对应的输出端以低电平译出。
【实训总结】
（1）在电路图连接时，由于线路比较复杂，会连错线路，从而导致部分电路无法运行，编译无法成功，所以连接电路时，一定要细心。
（2）在使用软件的时候，有些步骤会漏掉，有时编译的文件名不符合条件，使得仿真激励脉冲波形图会有差异，有时文件再次被打开的时候，无法正常运行。
（3）通过此次的编译和对软件使用，掌握了MAX+plusⅡ软件的使用步骤，让我们对软件的使用有了更深的理解。
(完整word版)用译码器设计组合逻辑电路例题分析(word文档良心出品)
用译码器设计组合逻辑电路例题一、用3线－8线译码器74HC138和门电路实现逻辑函数ABC BC A C B A Y ++=/////。
(要求写出过程，画出连接图) （本题10分）解：（1）74HC138的输出表达式为： （2分）)7~0(//==i m Y i i（2）将要求的逻辑函数写成最小项表达式：（2分）//7/1/0720/////)(m m m m m m ABC BC A C B A Y =++=++=（3）将逻辑函数与74HC138的输出表达式进行比较：设A= A 2、B= A 1、C= A 0，得：//7/2/0//7/1/0)()(Y Y Y m m m Y == （2分）（4）可用一片74HC138再加一个与非门就可实现函数。
其逻辑图如下图所示。
（4分）三、公司A 、B 、C 三个股东，分别占有50%、30%和20%的股份，试用一片3线-8线译码器74HC138和若干门电路设计一个三输入三输出的多数表决器，用于开会时按股份大小记分输出通过、平局和否决三种表决结果。
通过、平局和否决，分别用X 、Y 、Z 表示（股东赞成和输出结果均用1表示）。
（12分）解：ABC XYZ 000 001 001 001 010 001 011 010 100 010 101 100 110 100 111100//7/6/5765//)(m m m m m m ABC ABC C AB X =++=++= //4/343///)(m m m m ABC C AB BC A Y =+=++=//2/1/0210///////)(m m m m m m BC A C B A C B A Z =++=++=（3）画连线图（4分）令74HC138的地址码210,,A A A B A C ===四、某学校学生参加三门课程A 、B 、C 的考试，根据课程学时不同，三门课程考试及格分别可得2、4、5分，不及格均为0分，若总得分大于等于7分，便可结业。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课 程 设 计 课程名称 集成电路课程设计 题目名称 3—8线译码器的 74HC138芯片的设计 学生姓名 馥语甄心
2016年 7 月 4 日 I
目录 1.目的与任务 ........................................................................................................................................................... 1 2.设计题目 ............................................................................................................................................................... 1 2.1器件名称 .................................................................................................................................................... 1 2.2要求的电路性能指标： ............................................................................................................................ 1 2.3采用的工艺及设计规则 ............................................................................................................................ 1 3. 设计方法及分析 ................................................................................................................................................. 1 3.1 74HC138芯片简介 .................................................................................................................................... 1 3.2 工艺和规则及模型文件的选择 ............................................................................................................. 3 3.3 电路设计 ................................................................................................................................................... 4 3.3.1 输出级电路设计 ............................................................................................................................. 4 3.3.2 内部基本反相器中的各MOS 尺寸的计算 .................................................................................. 6 3.3.3四输入与非门MOS尺寸的计算 .................................................................................................... 8 3.3.4三输入与非门MOS尺寸的计算 .................................................................................................... 8 3.3.5 输入级设计 ..................................................................................................................................... 9 3.3.6 缓冲级设计 ....................................................................................................................................11 3.3.7 输入保护电路设计 ....................................................................................................................... 12 3.3.8 器件参数汇总 ............................................................................................................................... 13 3.4 功耗与延迟估算 ..................................................................................................................................... 14 3.4.1 模型简化 ....................................................................................................................................... 14 3.4.2功耗估算 ........................................................................................................................................ 15 3.4.3 延迟估算 ....................................................................................................................................... 16 3.5电路模拟 .................................................................................................................................................. 18 3.5.1直流分析 ........................................................................................................................................ 18 3.5.2瞬态分析 ........................................................................................................................................ 19 3.5.3功耗分析 ........................................................................................................................................ 21 3.6总电路原理图绘制与仿真 ...................................................................................................................... 23 3.6.1总电路原理图的绘制 .................................................................................................................... 23 3.6.2电路原理图逻辑功能的仿真 ........................................................................................................ 23 3.7版图设计 .................................................................................................................................................. 24 3.7.1输入级的版图设计 ........................................................................................................................ 25 3.7.2 内部反相器的版图设计 ............................................................................................................... 26 3.7.3输入缓冲级和输出缓冲级的版图设计 ......................................................................................... 28 3.7.4三输入与非门的版图设计 ............................................................................................................ 30 3.7.5四输入与非门的版图设计 ............................................................................................................ 32 3.7.6输出级的版图设计 ........................................................................................................................ 33 3.8总版图绘制与逻辑功能仿真 ................................................................................................................... 36 3.8.1总版图绘制 .................................................................................................................................... 36 3.8.2 DRC检查 ....................................................................................................................................... 37 3.8.3电路网表匹配（LVS）检查 ......................................................................................................... 37 3.8.4总版图逻辑功能仿真（后模拟）................................................................................................. 38 3.8.5加焊盘和输入保护电路 ................................................................................................................ 38 3.8.6版图数据的提交 ............................................................................................................................ 39 4.中遇到的问题和解决方法 .................................................................................................................................. 39 5.课设体会与心得 .................................................................................................................................................. 40 6.参考文献 .............................................................................................................................................................. 41