文本输入设计方法
《EDA技术》实验报告
《EDA技术》课程实验报告姓名：学号：班级：同组者：指导教师：信息科学与工程学院2013-2014学年第二学期《EDA技术》课程实验报告学生姓名：所在班级：电信1101班指导教师：老师记分及评价：一、实验名称实验1-3：简单数字电子钟的设计（原理图输入设计方法）二、任务及要求【基本部分】1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。
要求具备使能功能和异步清零功能，设计完成后封装成一个元件。
2、同1，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个60进制同步计数器的设计，并进行时序仿真。
要求具备使能功能和异步清零功能，设计完成后封装成一个元件。
3、利用1和2所设计的60进制计数器和24进制计数器元件，采用同步的方式设计一个简单的数字电子钟并进行时序仿真，要求具有时分秒功能显示功能、使能功能和异步清零功能。
【发挥部分】1、思考：采用反馈清零法设计的计数器与反馈置数法有何不同？请用实例进行仿真。
2、如何实现电子钟时分秒连续可调的功能？三、原理图1、如图3.1为24进制计数器原理图，2、如图3.2为60进制计数器的原理图，该图在24进制的基础上进行改进3、如图3.3为电子时钟原理图，4、图3.4a、3.4b分别为24、60进制原理图的封装元件1、g[3..0]OUTPUT s[3..0]OUTPUT图3.1 24进制计数器原理图2、g[3..0]OUTPUT s[3..0]OUTPUT图3.2 60进制原理图3、图3.3 数字电子时钟4、24jinzhi insten clr clk 24co co g[3..0]s[3..0]24jinzhi2insten clr clk 60co co g[3..0]s[3..0]3.4a 24进制原理图封装图 3.4b 60进制原理图封装四、仿真及结果分析1、图4.1 24进制时序仿真图2、图4.2 60进制时序仿真图3、图4.3 电子时钟时序仿真图五、小结在实验中需要注意的是创建的文件名需要和工程名字保持一致，若不一致，在进行功能仿真和时序仿真时会出现错误。
js实现仿文本批注功能的方法
js实现仿文本批注功能的方法实现仿文本批注功能的方法需要使用JavaScript和HTML。
下面我将从多个角度来介绍实现的方法。
1. 用户界面：首先，你需要在页面上创建一个文本框或者文本区域，让用户可以输入文本。
然后，你需要添加一个按钮或者其他交互元素，让用户可以触发批注功能。
当用户点击按钮时，你需要在文本框或文本区域中选中一段文本，并在选中的文本旁边显示一个批注框或者标记，让用户可以输入批注内容。
2. 事件处理：使用JavaScript来处理用户的交互事件。
当用户点击按钮时，你需要获取用户选中的文本。
你可以使用Selection对象或者Range对象来获取选中的文本。
然后，你需要计算选中文本的位置，以便在文本旁边显示批注框或者标记。
3. 动态元素创建：使用JavaScript动态创建批注框或者标记。
当用户选中文本后，你需要在文本旁边动态创建一个批注框或者标记，并让用户可以输入批注内容。
你可以使用HTML和CSS来创建批注框或者标记的样式，然后使用JavaScript来动态创建和定位这些元素。
4. 数据存储：你需要考虑如何存储用户输入的批注内容。
你可以将批注内容存储在本地存储中，或者发送到服务器端进行存储。
无论哪种方式，你都需要考虑如何与用户的文本关联起来，以便在用户再次打开文档时能够显示之前的批注内容。
5. 兼容性：最后，你需要考虑不同浏览器的兼容性。
不同浏览器对于Selection对象和动态元素创建的支持可能有所不同，你需要进行充分的测试和兼容性处理。
综上所述，实现仿文本批注功能的方法涉及到用户界面设计、事件处理、动态元素创建、数据存储和兼容性处理。
希望这些信息能够帮助你实现文本批注功能。
qq※EDA技术概述参考答案
※EDA技术概述参考答案填空题1．2000年推出的Pentium 4微处理器芯片的集成度达4200 万只晶体管。
2．一般把EDA技术的发展分为cad、cae 和eda 三个阶段。
3．在EDA发展的cad 阶段，人们只能借助计算机对电路进行模拟、预测以及辅助进行集成电路版图编辑、印刷电路板(PCB)布局布线等工作。
4．在EDA发展的cae阶段，人们可以将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将许多单点工具集成在一起使用。
5．EDA设计流程包括设计准备、设计输入、设计处理和器件编程四个步骤。
6．EDA的设计验证包括功能仿真、时序仿真和三个过程。
7．EDA的设计输入主要包括图形输入方式、文本输入方式和波形输入方式。
8．文本输入是指采用硬件描述语言进行电路设计的方式。
9．功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为前仿真。
10．时序仿真是在选择了具体器件并完成都局、布线之后进行的时序关系仿真，因此又称为后仿真或延时仿真。
11．当前最流行的并成为IEEE标准的硬件描述语言包括 vhdl 和verilog 。
12．采用PLD进行的数字系统设计，是基于芯片的设计或称之为自底向上的设计。
13．硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为自顶向下的设计法。
14，EDA工具大致可以分为设计输入编辑器、仿真器、 hdl综合器、适配器以及下载器等5个模块。
15．将硬件描述语言转化为硬件电路的重要工具软件称为综合器。
单项选择题1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为( 1 )。
①设计输入②设计输出③仿真④综合2．一般把EDA技术的发展分为( 2 )个阶段。
①2 ②3 ③4 ④53．AHDL属于( 1 )描述语言。
①普通硬件②行为③高级④低级4．VHDL属于(1 )描述语言。
《第三单元第12课制作留言板添加输入文本区和动态文本区》学历案-初中信息技术人教版八年级上册自编模拟
《添加输入文本区和动态文本区》学历案（第一课时）一、学习主题本课学习主题为“添加输入文本区和动态文本区”，是初中信息技术课程中关于网页制作与交互性元素添加的重要一课。
通过本课的学习，学生将掌握在网页中添加输入文本区和动态文本区的方法，了解其在实际网页设计中的应用，为后续的网页交互性功能学习打下基础。
二、学习目标1. 知识与技能：（1）了解输入文本区和动态文本区的概念及其在网页中的作用。
（2）掌握在网页编辑软件中添加输入文本区和动态文本区的基本操作。
（3）能够根据需求设计并添加合适的输入文本区和动态文本区。
2. 过程与方法：（1）通过观察示例网页，学会分析网页中输入文本区和动态文本区的布局与功能。
（2）通过实际操作，掌握添加文本区的方法和技巧。
（3）学会在小组合作中交流与分享添加文本区的经验。
3. 情感态度与价值观：（1）培养学生对网页设计的兴趣和热爱。
（2）提高学生的信息素养和创新能力。
（3）培养学生团队合作和交流的能力。
三、评价任务1. 课堂表现评价：观察学生在课堂上的参与度、操作能力和小组合作情况。
2. 作品评价：学生完成添加输入文本区和动态文本区的作品，评价其布局、功能和美观程度。
3. 自我评价与互评：学生完成学习后进行自我反思和互评，评价自己在本次学习中的收获和需要改进的地方。
四、学习过程1. 导入新课：通过展示几个含有输入文本区和动态文本区的网页实例，引导学生了解其作用和重要性。
2. 新课讲解：教师讲解输入文本区和动态文本区的概念、作用及添加方法，并演示操作过程。
3. 操作实践：学生根据教师演示，在计算机上实际操作，添加输入文本区和动态文本区。
4. 小组合作：学生分组进行练习，互相交流操作经验，教师巡视指导。
5. 作品展示与评价：学生展示自己的作品，进行自我评价和互评，教师给出评价意见。
五、检测与作业1. 课堂小测验：进行一次简单的操作测试，检验学生是否掌握了添加输入文本区和动态文本区的方法。
EDA技术试题库
EDA试题库建设 70%基础题,20%中档题,10%提高题试题容量：20套试卷,其中每套试题填空题10空每空2分,选择题10题每题2分,简答题4题每题5分,分析题2题每题10分,设计题2题每题10分;
基础题部分
填空题140空 1．一般把EDA技术的发展分为CAD、CAE和EDA三个阶段; 2．EDA设计流程包括 设计准备 、设计输入、 设计处理 和器件编程 四个步骤; 3．时序仿真是在设计输入完成之后,选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 功能仿真; 4．VHDL的数据对象包括 变量 、常量 和 信号,它们是用来存放各种类型数据的容器; 5．图形文件设计结束后一定要通过仿真,检查设计文件是否正确; 6．以EDA方式设计实现的电路设计文件,最终可以编程下载到FPGA或者CPLD芯片中,完成硬件设计和验证; 7．MAX+PLUS的文本文件类型是.VHD ; 8．在PC上利用VHDL进行项目设计,不允许在根目录下进行,必须在根目录为设计建立一个工程目录; 9．VHDL源程序的文件名应与实体名相同,否则无法通过编译; 10.常用 EDA 的设计输入方式包括文本输入方式、图形输入方式、波形输入方式 ; 11.在 VHDL 程序中,实体和结构体是两个必须的基本部分; 12.将硬件描述语言转化为硬件电路的重要工具软件称为 HDL 综合器; 13、VHDL 的数据对象分为常量、变量和信号3 类; 14、VHDL 的 操作 符 包括 算术 运算 符 和 符号运算符 ; 15、常用硬件描述语言有Verilog HDL、AHDL以及VHDL; 16、VHDL基本语句有顺序语句、 并行语句和属性自定义语句; 17、VHDL 同或逻辑操作符是 XNOR ; 18、原理图文件类型后缀名是.GDF,Verilog HDL语言文本文件类型的后缀名是.V ; 19、十六进制数16EE1对应的十进制数值是224; 20、一个完整的VHDL程序应包含三个基本部分,即库文件说明、程序包应用说明和实体和结构体说明; 21、VHDL 不等于关系运算符是 /= ; 22、STD_LOGIC_1164程序包是 IEEE 库中最常用的程序包; 23．文本输入是指采用硬件描述语言 进行电路设计的方式; 24．当前最流行的并成为IEEE标准的硬件描述语言包括vhdl 和 verilog ; 25．采用PLD进行的数字系统设计,是基于芯片的设计或称之为自底向上 的设计;26．硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念,产生了目前最常用的并称之为自顶向下的设计法; 工具大致可以分为设计输入编辑器 、仿真器 、 hdl综合器 、 适配器 以及 下载器 等5个模块; 28．将硬件描述语言转化为硬件电路的重要工具软件称为综合器 ; 29．用MAX+plusII输入法设计的文件不能直接保存在根目录上,因此设计者在进入设计之前,应当在计算机中建立保存设计文件的工程 ; 30.若在MAX+plusII集成环境下,执行原理图输入设计方法,应选择block diagram/Schematic命令方式; 31．若在MAX+plusII集成环境下,执行文本输入设计方法,应选择.vhd 方式;32．\maxplus2\max2lib\prim是MAX+plusII 基本 元件库,其中包括门电路、触发器、电源、输入、输出等元件; 33．\maxplus2\max2lib\mf是 函数 元件库,包括加法器、编码器、译码器、数据选择器数据、移位寄存器等74系列器件; 34．图形文件设计结束后一定要通过编译 ,检查设计文件是否正确; 35．在MAX+plusII集成环境下可以执行生成元件 命令,为通过编译的图形文件产生一个元件符号;这个元件符号可以被用于其他的图形文件设计 ,以实现多层次的系统电路设计; 36.执行MAX+p1us Il的“Timlng Analyzer”命令,可以 设计电路输入与输出波形间的延时量; 37.指定设计电路的输入／输出端口与目标芯片引脚的连接关系的过程称为端口映射 ; 38．MAX+plusII的波形文件类型是.swf ; 39．层次化设计是将一个大的设计项目分解为若干个子项目或者若干个层次来完成的;先从顶层的电路设计开始,然后在顶层 的设计中逐级调用底层 的设计结果,直至实现系统电路的设计; 40. 一个项目的输入输出端口是定义在实体中中; 41. 描述项目具有逻辑功能的是结构体 ; 42. 关键字ARCHITECTURE定义的是 结构体 ; 43. 1987标准的VHDL语言对大小写不敏感; 44. 关于1987标准的VHDL语言中,标识符必须以英文字母开头; 语言中变量定义的位置是结构体中特定位置 ; 46. VHDL语言中信号定义的位置是结构体中特定位置; 47. 变量赋值号是 := ,信号赋值号是 <= ; 48．IF语句属于顺序语句; 49．LOOP语句属于顺序语句; 50．PROCESS语句属于并行语句; 51．CASE语句属于顺序语句; 52. EDA的中文含义是电子设计自动化; 53．可编程逻辑器件的英文简称是PLD; 54. 现场可编程门阵列的英文简称是FPGA; 55.在EDA中,ISP的中文含义是在系统编程; 56. EPF10K20TC144-4具有144个管脚; 57. MAXPLUSII中原理图的后缀是.GDF; 58. VHDL语言共支持四种常用库,其中WORK库是用户的VHDL设计现行工作库; 59. 在EDA工具中,能将硬件描述语言转换为硬件电路的重要工具软件称为综合器; 60. 在VHDL的CASE语句中,条件句中的“=>”不是操作符号,它只相当与THEN作用; 61. assign—>pin/location chip命令是MAXPLUSII软件中引脚锁定的命令; 62. 在VHDL中,可以用语句clock’ event and clock=’0’ 表示检测clock下降沿; 63. 在VHDL中,语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为8次; 64. 在VHDL中,PROCESS结构内部是由顺序语句组成的; 65. 执行MAX+PLUSII的Simulator命令,可以对设计的电路进行仿真; 66. 执行MAX+PLUSII的Compiler命令,可以对设计的电路进行编译; 67. 执行MAX+PLUSII的Programmer命令,可以对设计的电路进行下载; 68. 在VHDL中,PROCESS本身是并行语句; 69. 在元件例化语句中,用 => 符号实现名称映射,将例化元件端口声明语句中的信号与PORT MAP中的信号名关联起来; 70.在MAX+PLUSII集成环境下为图形文件产生一个元件符号的主要作用是被高层次电路设计调用; 71.在MAX+PLUSII工具软件中,完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作,并检查设计文件是否正确的过程称为综合; 72．在VHDL中,IF语句中至少应有1个条件句,条件句必须由 BOOLEAN 表达式构成; 73. 在VHDL中变量不能将信息带出对它定义的当前设计单元; 74.在VHDL中,一个设计实体可以拥有一个或多个结构体; 75. 在VHDL的IEEE标准库中,预定义的标准逻辑数据STD_LOGIC有9种逻辑值; 76．在VHDL中,用语句clock’EVENT AND clock=’1’ 表示clock的上升沿; 77、仿真是对电路设计的一种间接的检测方法; 78. Quartus II中建立设计项目的菜单是 “File”→“New Project Wizard” ; 79.执行Quartus II的 Create ∠ Update / Create Symbol Files for Current File 命令,可以为设计电路建立一个元件符号; 80.使用Quartus II的图形编辑方式输入的电路原理图文件必须通过编译才能进行仿真验证． 81. Quartus II的波形文件当中设置仿真时间的命令是Edit/ Time Bar ; 82. 完整的IF语句,其综合结果可实现组合逻辑电路; 83. 描述项目具有逻辑功能的是结构体; 84．protel原理图设计时,按下Q键可实现英制和公制的转换; 85．在VHDL语言的程序中,注释使用--符号; 86．protel原理图设计时,按下E+M+M键快捷键可实现“移动功能”; 87.在放置元器件的过程按下TAB 键可以调出元件属性对话框; 88. 40mil大约等于 m; A、 B、0.001cm C、 D、0.001mm 89.通常所说的几层板指的是钻孔图层的层数; 90.执行Align Top 命令操作,元器件按顶端对齐; 91.执行Align Bottom 命令操作,元器件按底端对齐. 92.执行Align Left 命令操作,元器件按左端对齐. 93.执行Align Right 命令操作,元气件按右端对齐. 94.原理图设计时,实现连接导线应选择Place/Wire 命令. 95.要打开原理图编辑器,应执行Schematic菜单命令. 96.进行原理图设计,必须启动Schematic 编辑器; 97.使用计算机键盘上的Page Down 键可实现原理图图样的缩小; 98.往原理图图样上放置元器件前必须先装载元器件库 ; 99.执行Tools/Preferences 命令,即可弹出PCB系统参数设置对话框;
CorelDRAW平面设计CorelDRAW X8编辑文本
第8章编辑文本本章简介:CorelDRAW X8具有强大的文本输入、编辑和处理功能。
在CorelDRAW X8中，除了可以进行常规的文本输入和编辑外，还可以进行复杂的特效文本处理。
通过学习本章的内容，读者可以了解并掌握应用CorelDRAW X8编辑文本的方法和技巧。
课堂学习目标●熟练掌握文本的基本操作●熟练掌握文本效果的制作方法8.1文本的基本操作●课堂案例—制作女装App引导页●创建文本●改变文本的属性●文本编辑●文本导入●字体属性●复制文本属性●课堂案例—制作台历●设置间距●设置文本嵌线和上下标●设置制表位和制表符8.1.1 课堂案例—制作女装App 引导页效果图使用矩形工具、导入命令和置于图文框内部命令制作底图；使用文本工具、文本属性泊坞窗添加文字信息。
1．输入美术字文本选择“文本”工具，在绘图页面中单击鼠标左键，出现“I”形插入文本光标，这时属性栏显示为“文本”属性栏，选择字体，设置字号和字符属性。
设置好后，直接输入美术字文本。
2．输入段落文本选择“文本”工具，在绘图页面中按住鼠标左键不放，沿对角线拖曳光标，出现一个矩形的文本框，松开鼠标左键。
在“文本”属性栏中选择字体，设置字号和字符属性。
设置好后，直接在虚线框中输入段落文本。
3．转换文本模式使用“选择”工具选中美术字文本。
选择“文本>转换为段落文本”命令，或按Ctrl+F8组合键，可以将其转换到段落文本。
再次按Ctrl+F8组合键，可以将其转换为美术字文本。
8.1.3 改变文本的属性1．在属性栏中改变文本的属性2．利用“文本属性”泊坞窗改变文本的属性“文本”工具属性栏“文本属性”泊坞窗在“文本”属性栏中重新选择字体。
设置好后，选中文本的字体被改变。
在“文本”属性栏中还可以设置文本的其他属性。
1．使用剪贴板导入文本2．使用菜单命令导入文本“选择性粘贴”对话框“导入/粘贴文本”对话框8.1.6 字体属性使用“形状”工具单击第一个字的空心节点，使空心节点变为黑色。
MAX+PLUS的基本使用(设计、编译、仿真、管脚锁定、编程配置和文本设计)
附一：MAX+PLUS Ⅱ的基本使用一、概述Altera 公司的 MAX+PLUS Ⅱ开发系统是一个完全集成化、易学易用的可编程逻辑器件软件设计环境，可以在多种平台上运行，具有操作灵活、支持器件多、设计输入方法灵活多变的特点，是用户设计、开发以Altera PLD 器件为核心的软件开发工具。
MAX+PLUS Ⅱ是Multiple Array Matrix and Programmable Logic User System 的缩写，软件版本分基本版、商业版和学生版，学生版软件在功能上与商业版类似，仅在可使用的芯片上受到限制。
MAX+PLUS Ⅱ的9.x 版和10.x 版均可安装在WIN95或WIN98/2000操作系统上，其中9.x 版需32MB 内存、1GB 以上硬盘，10.x 版需64MB 内存、2GB 以上硬盘。
MAX+PLU SⅡ的设计过程可用图1-1-1表示：二、AX+PLUS Ⅱ的常用设计输入方法多种，主要包括原理图设计输入方式、文本设计计输入 MAX+PLUS Ⅱ的原理图设计输入是最为直接的一种设计输入方式，使用这种方式输入设计效率较低，但容易实现仿真，便于信号的观察以及电路的调整。
MAX+PLUS Ⅱ的文本输入和编译系统支持VHDL、Verilog 和AHDL （Al 形设计输入 MAX+PLUS Ⅱ中提供了直观的、易于理解的波形输入方式，可以设计组分配逻 图1-1-1 MAX+PLUS Ⅱ设计流程图M MAX+PLUS Ⅱ软件的设计输入方法有输入方式、波形设计输入方式、底层设计输入方式等。
设计人员可以根据自己的实际情况灵活选择使用。
1.原理图设MAX+PLUS Ⅱ提供了丰富的库单元供设计者调用，.mf 库几乎包含了所有的74系列器件，.prim 库提供了数字电路中所有的分离器件，包括多种特殊的逻辑宏功能和新型的参数化的兆功能模块。
２.文本设计输入tera 硬件描述语言）编写的HDL 设计文件。
文本域方案介绍
文本域方案
1. 简介
文本域（Textarea）是一种常见的HTML表单元素，用于用户输入多行文本。
文本域通常用于用户提交评论、留言、文本编辑等场景，提供了良好的用户交互和输入体验。
本文档将介绍一种文本域方案，旨在优化用户体验，提高文本域输入效率。
2. 样式设计
为了创建一个美观且易于使用的文本域，以下是一些建议的样式设计：•边框和背景色：使用合适的边框和背景色来提升文本域的可视性。
一般建议使用浅色背景和深色边框。
•字体和字号：选择易于阅读的字体和合适的字号。
不建议使用过小或过大的字号，一般在14px到16px之间效果较好。
•行高和字间距：适度增加行高和字间距，可以提高文本的可读性。
•光标样式：确保光标样式可见明显，方便用户准确定位光标位置。
3. 尺寸调整
为了提供更好的输入体验，建议对文本域的尺寸进行调整，以适应用户输入的不同场景。
以下是一些建议的尺寸调整方法：
•定高自适应：在某些场景下，需要限制文本域的高度，同时希望能自适应文本内容的高度。
这时可以使用CSS的max-height属性，限制最大高度并自动增加滚动条。
textarea {
max-height: 300px;
overflow-y: scroll;
}
•动态调整高度：在某些长文本的场景下，可以根据文本行数动态调整文本域的高度，以减少用户的滚动操作。
可以使用JavaScript来实现自适应高度。
```javascript document.addEventListener(。
VHDL60进制计数器实验
《EDA技术》课程实验报告学生姓名：所在班级：电信1001指导教师：记分及评价：一、实验名称60进制计数器设计二、任务及要求【基本部分】4分1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成60进制计数器的设计并进行时序仿真。
2、设计完成后生成一个元件，以供更高层次的设计调用。
3、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。
【发挥部分】1分在60进制基础上设计6进制计数器，完成时序仿真。
三、实验程序Library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;Entity j602 Isport (clk:in std_logic;ent:in std_logic;rst:in std_logic;y0: out std_logic_vector(3 downto 0);y1: out std_logic_vector(3 downto 0);cout: out std_logic);End j602;Architecture j602 of j602 issignal cnt0 :std_logic_vector(3 downto 0);signal cnt1 :std_logic_vector(3 downto 0);Begincout<='1' when (cnt1="0101" and cnt0="1001" and ent = '1') else '0';process(clk,rst)BeginIf rst ='0' Thencnt0<="0000";cnt1<="0000";elsif clk'event and clk='1' Thenif ent = '1' Thenif cnt0="1001" Thencnt0<="0000";if cnt1="0101" Thencnt1<="0000";elsecnt1<=cnt1+1;end if;elsecnt0<=cnt0+1;end if;end if;end if;end process;y0<=cnt0;y1<=cnt1;end j602;四、仿真及结果分析五、硬件验证1、选择模式：模式5六、小结通过这次实验，使我明白了用VHDL语言编程和用设计原理图实现同样功能器件的区别，从而加深的对EDA的理解。
EDA之1位全加器
EDA技术实验教案实验一1位全加器原理图输入设计一、实验目的1、熟悉MAX+plusII软件的基本使用方法。
2、熟悉GW48－ES EDA实验开发系统的基本使用方法。
3、了解原理图输入设计方法。
二、实验内容设计并调试好一个1位二进制全加器，并用GW48－ES EDA实验开发系统（拟采用的实验芯片的型号为EPF10K20TC144－4或EP1K30TC144－3）进行系统仿真、硬件验证。
设计1位二进制全加器时要求先用基本门电路设计一个1位二进制半加器，再由基本门电路和1位二进制半加器构成1位二进制全加器。
三、实验条件1、开发条件：MAX＋plusII2、实验设备：GW48－ES EDA实验开发系统、联想电脑3、拟用芯片：EPF10K20TC144－4或EP1K30TC144－3四、实验设计半加器(h_adder.gdf)全加器(f_adder.gdf)实验结果半加器仿真波形半加器引脚锁定实验芯片：EPF10K20TC144-4选用模式：模式5设计实体I/O标识I/O来源/去向结构图上的信号名芯片引脚号a 键1 PIO0 8b 键2 PIO1 9so 二极管D1 PIO8 20co 二极管D2 PIO9 21 全加器仿真波形全加器引脚锁定实验芯片：EPF10K20TC144-4选用模式：模式5设计实体I/O标识I/O来源/去向结构图上的信号名芯片引脚号ain 键1 PIO0 8bin 键2 PIO1 9cin 键3 PIO2 10sum 二极管D1 PIO8 20cout 二极管D2 PIO9 21全加器真值表ain 0 1 0 1 0 1 0 1 bin 0 0 1 1 0 0 1 1 cin 0 0 0 0 1 1 1 1 sum 0 1 1 0 1 0 0 1 cout 0 0 0 1 0 1 1 1实验二1位全加器VHDL文本输入设计一、实验目的1、熟悉MAX+plusII软件的基本使用方法。