2022年厦门大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年贵州大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年贵州大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
A.8MB.16MBC.16MD.8MB2、主存按字节编址，地址从0A4000H到0CBFFFH，共有（）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。
A.80K，2B.96K，2C.160K，5 C.192K，53、某计算机字长为32位，按字节编址，采用小端（Litle Endian）方式存放数据。
假定有一个double型变量，其机器数表示为1122334455667788H，存放在00008040H开始的连续存储单元中，则存储单元00008046H中存放的是（）。
A.22HB.33HC.66HD.77H4、float 型数据常用IEEE754单精度浮点格式表示。
假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y 之间的关系为（）。
A.x<y且符号相同B.x<y符号不同C.x>y且符号相同D.x>y且符号不同5、十进制数-0.3125的8位移码编码为（）。
A.D8HB.58HC.A8HD.28H6、内部总线（又称片内总线）是指（）。
A.CPU内部连接各寄存器及运算部件之间的总线B.CPU和计算机系统的其他高速功能部件之间互相连接的总线C.多个计算机系统之间互相连接的总线D.计算机系统和其他系统之间互相连接的总线7、下列关于多总线结构的叙述中，错误的是（）。
A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间需通过桥接器相连D.PCI-Expressx16采用并行传输方式8、下列选项中，能缩短程序执行时间的措施是（）。
1.提高CPU时钟频率Ⅱ.优化数据通路结构ll.对程序进行编译优化A.仪I、ⅡB.仅I、ⅢC.仅Ⅱ、ID.I、Ⅱ、Ⅲ9、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O 时间。
2022年浙江工业大学之江学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年浙江工业大学之江学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下列关于Cache和虚拟存储器的说法中，错误的有（）。
I.当Cache失效（即不命中）时，处理器将会切换进程，以更新Cache中的内容II.当虚拟存储器失效（如缺页）时，处理器将会切换进程，以更新主存中的内容III.Cache 和虚拟存储器由硬件和OS共同实现，对应用程序员均是透明的IV.虚拟存储器的容量等于主存和辅存的容量之和A.I、IⅣB.Ⅲ、VC. I、Ⅱ、ⅢD. I、Ⅲ、Ⅳ2、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息3、在原码两位乘中，符号位单独处理，参加操作的数是（）。
A.原码B.绝对值的补码C.补码D.绝对值4、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。
A.11111111B.00000000C.10000000D.011l1l115、十进制数-0.3125的8位移码编码为（）。
A.D8HB.58HC.A8HD.28H6、在计数器定时查询方式下，正确的描述是（）。
A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感7、总线的半同步通信方式是（）。
A.既不采用时钟信号，也不采用握手信号B.只采用时钟信号，不采用握手信号C.不采用时钟信号，只采用握手信号D.既采用时钟信号，又采用握手信号8、冯·诺依曼型计算机的设计思想主要有（）。
1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A. I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、指令寄存器的位数取决（）。
2022年陇东学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年陇东学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下列关于页式虚拟存储器的论述，正确的是（）。
A.根据程序的模块性，确定页面大小B.可以将程序放置在页面内的任意位置C.可以从逻辑上极大地扩充内存容量，并且使内存分配方便、利用率高D.将正在运行的程序全部装入内存2、主存储器主要性能指标有（）。
1.存储周期Ⅱ.存储容量Ⅲ.存取时间Ⅳ.存储器带宽A.I、IⅡB.I、IⅡ、IVC. I、Ⅲ、lVD.全部都是3、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V4、下列关于浮点数加减法运算的叙述中，正确的是（）。
I.对阶操作不会引起阶码上溢或下溢Ⅱ.右归和尾数舍入都可能引起阶码上溢Ⅲ.左归时可能引起阶码下溢IV.尾数溢出时结果不一定溢出A.仅Ⅱ、ⅢB. 仅I、Ⅱ、ⅢC.仅I、Ⅲ、IⅣD. I、Ⅱ、Ⅲ、Ⅳ5、假设有7位信息码010101，则低位增设偶校验位后的代码和低位增设奇校验位后的代码分别为（）。
A.01101010 01101010B.0101010 01101011C.01101011 01101010D.01101011 011010116、在异步通信方式中，一个总线传输周期的过程是（）。
A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns8、冯·诺依曼型计算机的设计思想主要有（）。
1.存储程序Ⅱ.二进制表示Ⅲ.微程序方式Ⅳ.局部性原理A. I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、（）可区分存储单元中在放的是指令还是数据。
2022年贵阳人文科技学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年贵阳人文科技学院数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。
A.19B.22C.30D.362、下面关于计算机Cache的论述中，正确的是（）。
A.Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储B.如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节C.Cache的命中率必须很高，一般要达到90%以上D.Cache中的信息必须与主存中的信息时刻保持一致3、下列关于浮点数加减法运算的叙述中，正确的是（）。
I.对阶操作不会引起阶码上溢或下溢Ⅱ.右归和尾数舍入都可能引起阶码上溢Ⅲ.左归时可能引起阶码下溢IV.尾数溢出时结果不一定溢出A.仅Ⅱ、ⅢB. 仅I、Ⅱ、ⅢC.仅I、Ⅲ、IⅣD. I、Ⅱ、Ⅲ、Ⅳ4、下列关于各种移位的说法中正确的是（）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错5、在C语言程序中，下列表达式中值为True的有（）。
I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.仅I、ⅡB. 仅I、ⅢC.仅Ⅱ、ⅢD. I、Ⅱ、Ⅲ、6、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV7、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit 264MB/sB.20bit 254MB/sC.20bit 264MB/sD.32bit 254MB/s8、在计算机系统中，作为硬件与应用软件之间的界面是（）。
2022年齐鲁工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年齐鲁工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、存储器采用部分译码法片选时，（）。
A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码2、Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组，主存有4096块，主存地址共需（）位。
A.19B.18C.17D.163、float型数据通常用IEEE754标准中的单精度浮点数格式表示。
如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。
A.C1040000HB.C2420000HC. C1840000HD.CIC20000H4、假设机器字长为8位（含两位符号位），若机器数DA日为补码，则算术左移一位和算术右移一位分别得（）。
A.B4H EDHB.F4H 6DHC.B5H EDHD.B4H 6DH5、下列关于各种移位的说法中正确的是（）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。
若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。
A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s7、控制总线主要用来传送（）。
I.存储器和1/O设备的地址码II.所有存储器和I/O设备的时序信号III.所有存储器和1/O设备的控制信号IV.来自I/O设备和存储器的响应信号A.II、IIIB. I，III，IVC. III，IVD.II，III. IV8、指令寄存器的位数取决（）。
2022年广西科技大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年广西科技大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、下列关于页式虚拟存储器的论述，正确的是（）。
A.根据程序的模块性，确定页面大小B.可以将程序放置在页面内的任意位置C.可以从逻辑上极大地扩充内存容量，并且使内存分配方便、利用率高D.将正在运行的程序全部装入内存2、采用指令Cache与数据Cache分离的主要目的是（）。
A.降低Cache的缺失损失B.提高Cache的命中率C.降低CPU平均访存时间D.减少指令流水线资源冲突3、下列说法正确的是（）。
A.当机器采用补码表示时，0有两种编码方式B.当机器采用原码表示时，0有两种编码方式C.当机器采用反码表示时，0有一种编码方式D.无论机器数采用何种码表示，0都有两种编码方式4、假定变量i、f、d的数据类型分别为int、float、double（int用补码表示，float 和double用IEEE754标准中的单精度和双精度浮点数据格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位机器中执行下列关系表达式，则结果为真的是（）。
I.i==（int）（float）i Ⅱ.f==（float）（int）fIⅡ.f==（float）（double）f Ⅳ.（d+f）-d=fA.仅I、ⅡB.仅I、ⅢC.仅Ⅱ、ⅢD.仅Ⅲ、Ⅳ5、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327696、在（）结构中，外部设备可以和主存储器单元统一编址。
A.单总线B.双总线C.三总线D.以上都可以7、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对8、CPU中不包括（）。
A.操作码译码器B.指令寄存器C.地址译码器D通用寄存器9、在计算机系统中，表明系统运行状态的部件是（）。
2022年湖南工商大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年湖南工商大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。
如果主存为4K块，且按字编址，那么主存地址和主存标记的位数分别为（）。
A.16，6B.17，6C.18，8 D .19，82、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（）。
A.23B.25C.50D.193、设x为整数，[x]补=1.x1x2x3x4x5，若要x<-16，x1~ x5应满足的条件是（）。
A. x1~ x5至少有一个为1B.x1必须为1，x2~x5至少有一个为1C.x1必须为0，x2~x5至少有一个为1D.x1必须为0，x2~x5任意4、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（）。
A.-127~+127B.-127~+128C.-128~+127D.-128~+1285、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。
I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现，A. I，IIB. I，III，IVC. I，II，IVD.I，IV7、下列有关总线定时的叙述中，错误的是（）。
A.异步通信方式中，全互锁协议最慢B.异步通信方式中，非互锁协议的可靠性最差C.同步通信方式中，同步时钟信号可由各设备提供D.半同步通信方式中，握手信号的采样由同步时钟控制8、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（）。
2022年南昌大学数据科学与大数据技术专业《计算机系统结构》科目期末试卷A(有答案)
2022年南昌大学数据科学与大数据技术专业《计算机系统结构》科目期末试卷A(有答案）一、选择题1、在计算机系统设计中，比较好的方法是( )A.从上向下设计B.从下向上设计C.从两头向中间设计D.从中间开始向上、向下设计2、下列关于虚拟存贮器的说法，比较正确的应当是( )A.访主存命中率随页面大小增大而提高B.访主存命中率随主存容量增加而提高C.更换替换算法能提高命中率D.在主存命中率低时，改用堆栈型替换算法，并增大主存容量，可提高命中率3、多处理机的各自独立型操作系统（）。
A.要求管理程序不必是可再入的B.适合于紧耦合多处理机C.工作负荷较平衡D.有较高的可靠性4、1TFLOPS计算机能力，1TBYTE/S的I/O带宽和（）称为计算机系统的3T性能目标。
A，1TBYTE 硬盘容量B.1TBYTE 软盘容量C.1TBYTE 主存容量D.A和B5、下列关于标量流水机的说法不正确的是（）A.可对标量数据进行流水处理B.没有向量数据表示C.不能对向量数据进行运算D.可以对向量、数组进行运算6、直接执行微指令的是( )A.汇编程序B.编译程序C.硬件D.微指令程序7、微指令由（）直接执行。
A.微指令程序B.硬件C.汇编程序D.编译程序8、在计算机系统设计中，比较好的方法是（）。
A.从上向下设计B.从下向上设计C.从两头向中间设计D.从中间开始向上、向下设计9、程序员编写程序时使用的地址是( )。
A.有效地址B.逻辑地址C.辅存实地址D.主存地址10、下列说法正确的是( )A.Cache容量一般不大，命中率不会很高B.Cache芯片速度一般比CPU的速度慢数十倍C.Cache本身速度很快。
但地址变换的速度很慢D.Cache存贮器查映象表和访问物理Cache其间可以流水，使速度与CPU匹配二、填空题11、向量指令可分为________和________12、Cache存贮器对应用程序员是________的。
对系统程序员是________的（填“透明”或“不透明”）13、Cache存贮器地址映象大多采用________映象或________映象，以利于实现。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2022年厦门大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址2、若单译码方式的地址输入线为6，则译码输出线有（）根，那么双译码方式有输出线（）根。
A.64，16B.64，32C.32，16D.16，643、在补码加减交替除法中，参加操作的数和商符分别是（）。
A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成4、常用的（n，k）海明码中，冗余位的位数为（）。
A.n+kB.n-kC.nD.k5、十进制数-0.3125的8位移码编码为（）。
A.D8HB.58HC.A8HD.28H6、在下面描述的PCI总线的基本概念中，不正确的表述是（）。
A.PCI总线支持即插即用B.PCI总线可对传输信息进行奇偶校验C.系统中允许有多条PCI总线D.PCI设备一定是主设备7、下列关于同步总线的说法中，正确的有（）。
I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，IIB. I，II，IVC.III，IVD.II，III，IV8、在计算机系统中，表明系统运行状态的部件是（）。
A.程序计数器B.指令寄存器C.程序状态字D.累加寄存器9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。
该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、在采用中断I/0方式控制打印输出的情况下，CPU和打印控制接口中的I/O端口之间交换的信息不可能是（）。
A.打印字符B.主存地址C.设备状态D.控制命令11、DMA方式的接口电路中有程序中断部件，其作用是（）。
A.实现数据传送B.向CPU提出总线使用权C.向CPU提出传输结束D.发中断请求12、已知一台时钟频率为2GHz的计算机的CPI为1.2。
某程序P在该计算机上的指令条数为4×10-6。
若在该计算机上，程序P从开始启动到执行结束所经历的时间是4s，则运行P所用CPU时间占整个CPU时间的百分比大约是（）。
A.40%B.60%C.80%D.100%13、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。
若CPU要执行的指令为MOV RO，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（）。
A.100ROB.100→MDRC.PC→MARD.PC→IR14、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。
A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址15、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是（）。
A.16位B.32位C.128位D.256位二、填空题16、RISC的中文含义是______，CISC的中文含义是______17、RISC的中文含义是________，CISC的中文含义是________。
18、堆栈是一种特殊的数据寻址方式，它采用________原理。
按结构不同，分为________堆栈和________堆栈。
19、多个用户共享主存时，系统应提供_______。
通常采用的方法是_______保护和_______保护，并用硬件来实现。
20、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G =______.21、从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，_______22、计算机软件一般分为两大类：一类叫________，另一类叫________操作系统属于________类。
23、软磁盘和硬磁盘的_______记录方式基本相同，但在_______和_______上存在较大差别。
24、按IEEE754标准，一个浮点数由_______、_______、_______三个域组成。
25、中断处理过程可以嵌套进行，_________的设备可以中断_________的中断服务程序。
三、名词解释题26、海明码：27、总线事务：28、双重分组跳跃进位：29、助记符：四、简答题30、一个较完善的指令系统应包括哪几类？31、计算机指令中一般包含哪些字段？各有什么作用？32、Cache做在CPU芯片内有什么好处？将指令Cache和数据Cache分开又有什么好处？33、什么是中断允许触发器？他有何作用？五、计算题34、设有一个1MB容量的存储器，字长为32位，问：1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大？2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大？3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？35、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：1）机器的工作速度。
2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。
解：36、假设一个32位的处理器配有16位的外部数据总线，时钟频率为50MHz，若总线传输的最短周期为4个时钟周期，试问处理器的最大数据传输率是多少？若想提高一倍数据传输率，可采用什么措施？六、综合题37、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D，现要求将中断处理顺序改为D>A>C>B。
1）写出每个中断源对应的屏蔽字。
2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨迹。
设每个中断源的中断服务程序时间均为20s。
38、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理地址为24位，页大小为8KB:TLB采用全相联映射；Cache数据区大小为64KB，按2路组相联方式组织，主存块大小为64B。
存储访问过程的示意图如图所示。
请回答下列问题。
1）图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？2）将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少？对应的H字段内容是什么？3）Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？4）为什么Cache 可以采用直写（Write Through）策略，而修改页面内容时总是采用回写（Write Back）策略？39、某指令系统字长12位，地址码取3位，试提出一种方案，使该系统有4条三地址指令、8条二地址指令、150条一地址指令。
列出操作码的扩展形式并计算操作码的平均长度。
参考答案一、选择题1、A2、A3、B4、B5、B6、D7、B8、C9、C10、B11、C12、B13、C14、D15、B二、填空题16、精简指令系统计算机复杂指令系统计算机17、精简指令系统计算机复杂指令系统计算机18、先进后出寄存器存储器19、存储保护存储区域访问方式20、220 8位（1个字节） 23021、寄存器一寄存器型寄存器一存储器型22、系统软件应用软件系统软件23、存储原理结构性能24、符号位阶码尾数25、优先级高优先级低三、名词解释题26、海明码：一种常见的纠错码，能检测出两位错误，并能纠正一位错误。
27、总线事务：从总线的请求到完成总线的使用的操作序列。
28、双重分组跳跃进位：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。
29、助记符：用容易记忆的符号来表示指令中的操作码和操作数.四、简答题30、答：包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。
31、答：包含地址码和操作吗；操作码表示操作的类型；地址码一半表示操作数和操作结果的存储位置32、答：Cache做在CPU芯片内主要有下面几个好处：1）可提高外部总线的利用率。
因为Cache在CPU芯片内，CPU访问Cache时不必占用外部总线。
2）Cache不占用外部总线就意味着外部总线可更多地支持I/0设备与主存的信息传输，增强了系统的整体效率。
3）可提高存取速度。
因为Cache与CPU之间的数据通路大大缩短，故存取速度得以提高。
将指令Cache和数据Cache分开有如下好处：1）可支持超前控制和流水线控制，有利于这类控制方式下指令预取操作的完成。
2）指令Cache可用ROM实现，以提高指令存取的可靠性。
3）数据Cache对不同数据类型的支持更为灵活，既可支持整数（例32位），也可支持浮点数据（如64位）。
33、答：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用（即中断总开关，则中断屏蔽触发器可视为中断的分开关）。
五、计算题34、解析：字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址，则每个存储单元存放32位。
1）若按字节编址，1MB=220×8bit，地址寄存器为20位，数据寄存器为8位，编址范围为00000H~FFFFFH。
2）若按半字编址，1MB=20×8bit=219×16bit，地址寄存器为19位，数据寄存器为16位，编址范围为00000H~7FFFFH。
3）若按字编址，1MB=20×8bit=218×32bit，地址寄存器为18位，数据寄存器为32位，编址范围为00000H~3FFFFH。
归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。
因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。
其实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需要的房间自然就少了。
35、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。
2）插入两个时钟周期，即执行每条指令需要6个时钟周期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。
36、解析：根据时钟频率可计算出总线传输的最短传输周期为T=4/（50MHz）=80×10-9s对于总线宽度为16位的总线，最大数据传输率为16bit/T=2B/（80×10-9s）=25MB/s若想提高一倍数据传输率，可采用两种方式：1）将总线宽度扩大为32bit，CPU时钟频率仍为50MHz，则数据传输率为32bit/T-4B/（80×10-9s）=50MB/s2）将时钟频率扩大为100MHz，总线宽度仍为16bit，根据时钟频率可计算出总线传输的最短传输周期为T=4/（100MHz）=40×10-9s此时最大数据传输率为16bit/T=2B/（40×10-9s）=50MB/s六、综合题37、解析：1）在中断处理顺序改为D>A>C>B后，每个中断源新的屏蔽字如图所示。