信号完整性系列之十二—— 扩频时钟(SSC)及其测量方法
软件开发 信号完整性测试方法模版
文档作者：编写日期：审核：审核日期:文档修订控制目录1. 引言 (3)1.1编写目的 (3)1.2定义 (3)1.3参考资料 (4)2. 测试所需工具说明 (4)2.1需要的软件工具 (4)2.2需要的硬件工具 (5)3. 电源完整性测试 (5)3.1电压转换电路测试 (5)3.1.1 输出电压测试 (5)3.1.2 输出电压过冲测试 (5)3.1.3 输出电压下冲测试 (6)3.1.4 输出电流测试 (6)3.1.5 纹波和噪声测试 (6)3.2单板功耗测试 (7)3.3电源时序测试 (7)3.3.1 电源上电时序测试 (7)3.3.2 电源下电时序测试 (8)4. 板内信号质量测试 (8)4.1时钟信号测试 (8)4.2上电复位时序测试 (8)4.3高速差分信号测试 (9)4.3.1 XAUI信号测试 (9)4.3.2 SGMII信号测试 (9)4.3.3 RGMII信号测试 (9)4.3.4 XGMII信号测试 (10)4.3.5 Interlaken信号质量测试 (10)4.4内存信号测试 (11)4.4.1 DDR 内存信号测试 (11)4.4.2 DDR2 内存信号测试 (11)4.4.3 DDR3 内存信号测试 (11)4.5PCI E信号测试 (12)4.6I2C总线测试 (12)4.7L OCAL B US总线测试 (13)4.8MDIO信号测试 (13)4.9SPI4.2总线测试 (13)4.10SD卡接口信号测试 (14)5. 对外接口信号测试 (14)5.1网口信号测试 (14)5.1.1 100Base-T模板测试 (14)5.1.2 1000Base-T模板测试 (15)5.1.3 GE光眼图测试 (15)5.2串口信号测试 (15)5.3USB口信号测试 (16)6. 附件 (16)1.引言1.1编写目的对信号质量测试的测试项目、测试方法及判决标准进行描述，为各个单板信号质量测试做参考。
SDH时钟指标时钟功能的测试方法
SDH时钟指标时钟功能的测试方法SDH（Synchronous Digital Hierarchy）是一种用于光纤通信的传输技术和协议。
SDH网络中的时钟是非常关键的一个指标，它决定了整个网络系统的正常运行和性能。
一、SDH时钟指标1. 主时钟（Primary Reference Clock，PRC）：主时钟是整个SDH网络中的最高级时钟，它通过全球卫星导航系统（GNSS）或其他高精度设备提供。
PRC信号的频率稳定性要求非常高，通常要在正常运行条件下保持一定时间（例如，每24小时的最大误差在1微秒以内）。
2. 一级时钟（Level 1 Clock，LT）：一级时钟的频率是由PRC提供的，它必须能够在整个SDH网络中分发同步时钟，并且保持精确的频率稳定性。
3. 二级时钟（Level 2 Clock，LL）：二级时钟是从一级时钟派生而来的时钟，它在SDH网络中的传输链路上分发时钟。
二级时钟的频率误差要求比一级时钟高，但要求低于特定的阈值。
4. 三级时钟（Level 3 Clock，L3）：三级时钟是在SDH网络中的最低一级时钟，它从二级时钟派生而来，并在SDH网络中的不同设备之间同步时钟。
1.频率稳定性测试：该测试目的是检查时钟的频率稳定性是否满足要求。
可以通过比较时钟信号和基准时钟信号的频率差异来判断频率稳定性。
测试方法包括直接测量频率偏差、频率档差、频率跟踪和频率回损等。
2.相位稳定性测试：该测试目的是检查时钟的相位稳定性是否满足要求。
可以通过比较时钟信号和基准时钟信号的相位差异来判断相位稳定性。
测试方法包括直接测量相位偏差、相位档差和相位跟踪等。
3.时钟分布测试：该测试目的是检查时钟在SDH网络中的传输链路上是否能够正确分发和同步。
可以通过在不同设备之间进行时钟分发和同步测试来判断时钟分布是否正常。
4.脱锁恢复测试：该测试目的是检查时钟在遇到故障情况时是否能够迅速恢复同步状态。
可以通过模拟故障情况，如断开时钟链路、断电等，在故障恢复后检查时钟是否能够迅速恢复同步。
信号完整性分析与优化
信号完整性分析的方法
▪ 电磁场分析
1.电磁场分析是通过求解麦克斯韦方程组来分析信号在传输过程中的电磁场分布和 耦合情况。 2.电磁场分析方法可以评估信号的电磁辐射、串扰和电磁兼容性等参数，适用于分 析和优化高速数字系统和复杂电磁环境下的信号传输性能。 3.通过电磁场分析，可以优化系统的布局和布线设计，降低电磁干扰和提高信号的 传输质量。
▪ 时钟同步技术
1.时钟同步的重要性：时钟同步对保证系统稳定性和数据传输的准确性至关重要。 2.时钟同步的方法：通过采用全局时钟、分布式时钟等方式，可以实现时钟同步。 3.时钟同步的评估：需要通过测试和仿真来评估时钟同步的效果，确保系统性能得 到提升。
▪ 信号均衡技术
1.信号均衡的作用：信号均衡可以补偿信号传输过程中的损耗和失真，提高信号质 量。 2.信号均衡的方法：通过采用线性均衡器、非线性均衡器等措施，可以实现信号均 衡。 3.信号均衡的评估：需要通过测试和仿真来评估信号均衡的效果，确保系统性能得 到提升。
时钟完整性分析
▪ 时钟抖动的分析和优化
1.时钟抖动是衡量时钟信号稳定性的重要指标。 2.通过分析时钟抖动的来源，可以采取相应的优化措施。 3.采用先进的抖动测量和分析工具可以提高优化效率。
▪ 时钟完整性的验证和测试
1.时钟完整性的验证和测试是确保系统稳定工作的重要环节。 2.采用合适的测试方法和工具可以检测出潜在的时钟问题。 3.对测试结果进行详细的分析和解释，可以为优化设计提供有价值的参考。
信号完整性的基本概念
信号完整性问题的来源
1.信号完整性问题可能来源于系统硬件、软件和环境等多个方面。 2.硬件方面的来源包括传输线效应、电源噪声、接地问题等。 3.软件方面的来源包括算法缺陷、数据处理错误等。环境方面的来源包括温度、电磁干扰等。
信号完整性分析基础之八——抖动的频域分析
在上两篇文章中，我们分别介绍了直方图（统计域分析）和抖动追踪（时域分析）在抖动分析中的应用。
从抖动的直方图和抖动追踪波形上我们可以得到抖动的主要构成成分以及抖动参数的变化趋势。
如需对抖动的构成做进一步的分析，还需要从频域角度去进一步分析抖动的跟踪波形。
抖动的频谱即是对抖动追踪（jitter track）波形做FFT运算。
如下图1所示为一个时钟周期测量参数的追踪、频谱分析步骤及效果，在抖动频谱图上可以清楚的看出某两个频率值点抖动比较大：图1 抖动频谱黄色为实际采集到的时钟波形（C1通道）P1测量C1通道时钟信号的时钟周期F7函数对P1测量参数进行跟踪F6对F7进行FFT分析下图2所示为一典型的串行信号抖动追踪频谱图，从图中可看出各种抖动成分；DDj和Pj为窄带频谱（三角形谱或者谱线）但是DDj和Pj的区别是由于DDj是和码型相关的，其频率fDDJ一般会是数据位率的整数倍，如果Pj的频率fPJ正好等于fDDJ，那么从抖动的频谱图里面是很难将DDj和Pj精确的分开的，所以通常在抖动分解的过程中一般通过时域平均的方法来分解DDj；BUj主要由于串扰等因素引起的，一般分为两种，一种是窄带，但幅度较高，很显然这类BUJ也是很难和PJ区分开的，除非我们知道引起BUJ的源头，知道其频率，所以说我们在抖动测试时得到的PJ一般会包含这类BUJ(所以通常情况下对这类BUJ不加区分，直接算做PJ，而将BUJ分类为PJ和OBUJ，在之前的抖动分类文章中有提及)；另外一类是宽带的BUJ（很多时候也叫OBUJ，other bounded uncorrelated jitter），幅度很小，基本会埋没到RJ中去，这类抖动很容易被误算作RJ，目前使用在示波器上的抖动分解软件只有Lecroy最近推出的SDAII（基于NQ-SCALE抖动分解理论）能够较好的将这类抖动从Rj中剥离出来；RJ是宽带频谱，幅度很小。
图2 典型的数据抖动频谱图构成在Lecroy示波器的SDAII抖动分析软件中，是先通过时域平均的方法分离出DDJ.然后在对抖动追踪波形做FFT分析。
数字信号调制参数测量与调制类型识别方法
国家无线电监测中心 国家无线电频谱管理中心数字信号调制参数测量与调制类型识别方法国家无线电监测中心 国家无线电频谱管理中心II 目录1.范围 ...................................................................... 1 2.术语、定义和缩略语 (1)2.1术语和定义 ........................................................... 1 2.2缩略语 ............................................................... 1 3.调制参数及调制类型范围 .. (1)3.1数字信号调制参数范围 ................................................. 1 3.2数字信号调制类型范围 ................................................. 2 4.信号采集和预处理 .. (3)4.1信号采集 (4)4.2信号预处理 (4)5.信号参数测量方法 (5)5.1波特率估计方法 ....................................................... 5 5.2载波频率估计方法 ..................................................... 8 5.3频率间隔估计方法 ..................................................... 9 6.信号调制类型识别方法 (10)6.1类间识别 ............................................................ 10 6.2单载波线性调制数字信号类内识别方法 .................................. 11 6.3单载波FSK 信号类内识别方法 .......................................... 13 6.4多载波信号调制类型识别方法 .......................................... 14 附录 A (15)国家无线电监测中心 国家无线电频谱管理中心1数字信号调制参数测量与调制类型识别方法1.范围本规范规定了典型数字信号调制参数测量及调制类型识别的原理性方法，同时规定了信号采集、预处理等辅助环节的处理准则和方法。
信号完整性分析基础系列之三—— 串行数据测试中的CDR
摘要：在高速串行信号的眼图或抖动测试时，合理设置仪器的CDR（时钟与数据恢复）参数才能保证测量结果的有效性和准确性。
关键词：CDR, 眼图测量，抖动测量，实时示波器在当今的GHz速率的串行数据测试中，眼图和抖动测试是最重要的两个测试项目。
眼图和抖动测量中，测试仪器必须从待测试信号中恢复参考时钟，用该时钟同步和采样数据。
因此，恢复时钟的方法会直接影响眼图和抖动测试结果，各种串行数据标准都规定了抖动测量中时钟恢复电路CDR的参数，正确的设置测试仪器的CDR参数才可以使测量结果与芯片接收端的实际性能保持一致。
图1：典型的串行数据链路系统图下图1所示为某串行数据链接的系统图，在Fibre Channel、Gigabit Ethernet、SDH等串行链路中都采用了这样的架构。
发送端（TX）发送的信号通过信道传输到接收端（RX）后，收发器芯片RX部分的时钟恢复电路从串行数据中恢复出时钟，用恢复的时钟来同步串行数据，进行采样。
由于多种原因，进入RX的串行数据信号可能有较大的抖动，理想情况下（锁相环PLL的环路带宽无穷大时），时钟恢复电路的PLL输出的时钟和RX的输入数据信号同相，即零抖动，这时，RX的判别电路（如图1中的D触发器）有最大的建立时间和保持时间余量。
但是，由于PLL的环路响应为低通滤波器特性，只能消除串行数据中低频段的抖动，不能处理高频抖动，所以，现实情况中收发器芯片RX 端“看到”的眼图是有抖动的。
在图1中，RX端PLL的参数是影响眼图和抖动性能的决定因素。
PLL是一种广泛使用的电子电路，可以用于获得特定频率的时钟、射频信号调制与解调和串行数据的时钟恢复。
图2：锁相环的系统框图如图2为PLL的系统图，包括鉴相器（phase detector）、环路滤波器（loop filter）、压控振荡器（voltage controlled oscillator，简称VCO）三个基本部分。
PLL的工作原理请参考模拟电路书籍。
信号完整性分析
信号完整性分析《信号完整性分析》作者以实践专家的视角提出了造成信号完整性问题的根源，特别给出了在设计前期阶段的问题解决方案。
这是面向电子工业界的设计工程师和产品负责人的一本具有实用价值的参考书，其目的在于帮助他们在信号完整性问题出现之前能提前发现并及早加以解决，同时也可作为相关专业本科生及研究生的教学指导用书。
作品目录第1章信号完整性分析概论1.1 信号完整性的含义1.2 单一网络的信号质量1.3 串扰1.4 轨道塌陷噪声1.5 电磁干扰1.6 信号完整性的两个重要推论1.7 电子产品的趋势1.8 新设计方法学的必要性1.9 一种新的产品设计方法学1.10 仿真1.11 模型和建模1.12 通过计算创建电路模型1.13 三种测量技术1.14 测量的作用1.15 小结第2章时域与频域2.1 时域2.2 频域中的正弦波2.3 频域中解决问题的捷径2.4 正弦波特征2.5 傅里叶变换2.6 重复信号的频谱2.7 理想方波的频谱2.8 从频域到时域2.9 带宽对上升时间的影响2.10 带宽及上升时间2.11 “有效的”含义2.12 实际信号的带宽2.13 带宽和时钟频率2.14 测量的带宽2.15 模型的带宽2.16 互连线的带宽2.17 小结第3章阻抗和电气模型3.1 用阻抗描述信号完整性3.2 阻抗的含义3.3 实际和理想的电路元件3.4 时域中理想电阻的阻抗3.5 时域中理想电容的阻抗3.6 时域中理想电感的阻抗3.7 频域中的阻抗3.8 等效电气电路模型3.9 电路理论和SPICE3.10 建模简介3.11 小结第4章电阻的物理基础4.1 将物理设计转化为电气性能4.2 互连线电阻的最佳近似4.3 体电阻率4.4 单位长度电阻4.5 方块电阻4.6 小结第5章电容的物理基础5.1 电容中的电流流动5.2 球面电容5.3 平行板近似5.4 介电常数5.5 电源、地平面和去耦电容5.6 单位长度电容5.7 二维场求解器5.8 有效介电常数5.9 小结第6章电感的物理基础6.1 电感的含义6.2 电感定律之一:电流周围将形成闭合磁力线圈6.3 电感定律之二:电感是导体上流过单位安培电流时,导体周围磁力线圈的韦伯值6.4 自感和互感6.5 电感定律之三:当导体周围的磁力线圈匝数变化时,导体两端将产生感应电压6.6 局部电感6.7 有效电感、总电感或净电感及地弹6.8 回路自感和回路互感6.9 电源分布系统和回路电感6.10 单位面积的回路电感6.11 平面和过孔接触孔的回路电感6.12 具有出砂孔区域的平面回路电感……第7章传输线的物理基础第8章传输线与反射第9章有损线、上升边退化和材料特性第10章传输线的串扰第11章差分对与差分阻抗附录A 100条使信号完整性问题最小化的通用设计原则附录B 100条估计信号完整性效应的经验法则附录C 参考文献附录D 术语表心得体会1.信号完整性分析概论1.1信号完整性的含义广义上来说，信号完整形式指，在高速产品设计中由互连线引起的所有的问题。
SPI总线信号特性与完整性的测验方法和规定
SPI总线信号特性与完整性的测验方法和规定1. 引言本文档旨在介绍SPI总线信号特性与完整性的测验方法和规定。
SPI（Serial Peripheral Interface）总线是一种常见的串行通信协议，广泛应用于各种电子设备中。
了解和验证SPI总线的信号特性和完整性对于确保系统的正常运行非常重要。
2. 测验方法为了测量和验证SPI总线的信号特性和完整性，可以采取以下方法：2.1 时钟频率测量使用示波器等工具，测量SPI总线的时钟频率。
时钟频率应与系统设计要求一致，以确保数据传输的稳定性和正确性。
2.2 信号电平测量测量SPI总线上各个信号线（如时钟线、数据线、片选线等）的电平。
电平应在规定的范围内，以确保信号的正确传输和识别。
2.3 时序测量通过示波器等工具，测量SPI总线上各个信号线的时序。
时序应符合SPI总线的协议要求，以确保数据的准确传输和同步。
2.4 噪声测试使用合适的测试设备，对SPI总线进行噪声测试。
噪声水平应在可接受范围内，以避免对信号传输和识别造成干扰。
3. 规定与标准为了确保SPI总线信号特性和完整性的测验，可以参考以下规定与标准：3.1 SPI总线协议规范参考SPI总线的协议规范，如SPI协议的官方文档或相关技术规范，以了解SPI总线的信号特性和完整性要求。
3.2 电气特性规范参考相关的电气特性规范，如SPI总线的电气特性规范书籍或相关标准，以了解SPI总线信号的电平范围和时序要求。
3.3 测试方法标准参考相关的测试方法标准，如SPI总线信号测试方法的标准文档或相关行业标准，以了解SPI总线信号测验的具体方法和要求。
4. 总结本文档介绍了SPI总线信号特性与完整性的测验方法和规定。
通过对SPI总线的时钟频率、信号电平、时序和噪声等方面的测量和验证，可以确保系统正常运行和数据传输的稳定性。
在测验过程中，应参考相关的规定与标准，以确保测验结果的准确性和可靠性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
频时钟就是频率按一定规律变化的时钟。
SSC是英文Spread Spectrum Clocking 的简称，在PC和通信行业都有广泛应用。
根据傅立叶变换原理，固定频率的时钟，其频谱能量集中在基波频率上，不易通过FCC，CISPR，VDE等认证，而频率变化的时钟，其频谱能量被分散在一定频谱范围上，峰值能量能减小2-18dB，如图一所示。
扩频方法在通信行业被用做一种信号编码的方法，这种方法原理上具有减小EMI的优势，所谓CDMA（Code Division Multiple Access）手机辐射小就是这个道理，因此电信运营商将CDMA称为“绿色通信”。
扩频之后频谱的总能量没有减少，但由于FCC等规定的是电子设备发射的最大EMI不能超标，如图二所示，所以说SSC是降低EMI的有效方法。
虽然EMI的减少可通过PCB
布线，滤波，屏蔽等多种手段，但现在新的FFC要求PC主板能“开箱”通过EMI 测试，通过外壳屏蔽的方法已不能满足这种要求，SSC成了降低EMI的必要手段。
现在的主板芯片供应商都会支持芯片的扩频时钟功能。
PCI-E,SATA,SAS,等几乎所有的高速芯片都支持SS。
当前热门的USB3.0一致性测试中更是特别强调了SSC 的测量。
图一 SSC带来的频谱变化
图二 FCC的规定
EMI的减少量和频率变化的调制程度有关。
频率变化范围越大，EMI降低越大。
但频率变化范围太大又会使PC系统时序设计带来困难。
在Intel的Pentium® 4处理器中，建议这种频率变化要小于时钟频率的0.8%。
对于 100MHz 的时钟，如果按±0.8%来调制，频率的摆动范围就是99.2MHz-100.8MHz。
但是如果要设计一个100MHz作为参考时钟的系统，调制后时钟频率工作到100.8MHz 时，处理器可能会工作到超出额定频率，带来不可预知的问题，所以在实际系统中，一般都采用负向调制以保证总线时序上的最小周期要求。
如图二所示，SSC
的频率在和之间调制。
图三 SSC调制方式
SSC 的调制频率通常都选择大于30KHz（大于音频带宽）,即图三中的fm大于30KHz。
SSC的调制方式也有很多种，目前主要有三种。
如图三所示。
最简单的三角波形调制方式并不是能量分散的最好方式。
有些公司声称其开发的专利方式能比竞争对手的减小EMI多2-3dB。
图三中按最优化的调制方法的EMI效果最好。
这种最优化的方式正是按图三的方式调制的，波形比较复杂，频率变化过程精确控制。
图四不同的调制方式得到不同频谱效果
芯片的SSC功能是可以通过软件控制使能的。
示波器的FFT分析也能够很容易看出当前工作状态有无SSC。
图五为对SATA信号的FFT分析结果，能明显看到SSC能有效分散EMI的峰值能量。
图五蓝色表示没有SSC的频谱，红色表示有SSC的频谱
力科示波器的抖动追踪功能可以方便地在时域上观察SSC的调制频率和调制深度，观察调制波形的形状，并且能够测量追踪后的调制波形的幅值和频率来确认SSC 工作是否正常。
所谓抖动追踪功能，就是测量波形的每个周期的参数，并将此参数数值作为对应的每个周期的垂直轴从而分析出参数的变化过程，如图六所示。
该功能是力科公司在1997年发明的，至今力科示波器仍保持这个功能方面的领先性。
该功能的详情将参看我们之前的文章：
/blog/frankie_wang/09-07/172578_eee05.html
图六抖动追踪功能的实现原理
抖动追踪功能的具体操作步骤有五步，图七所示为前四个操作步骤。
步骤1，选择频率测量参数; 步骤2，将信号输入设置为Data; 步骤3，自动查找中心频率; 步骤4，跟踪频率参数。
图七通过抖动功能测量SSC的操作步骤
跟踪频率后得到的波形如图八中的F3（中间的蓝色波形）所示，然后我们要进行步骤5：对频率追踪后的波形进行滤波，最终得到F8（下面的绿色波形）。
力科示波器在抖动追踪方面的优势是：即使在捕获20Mpts的数据样本时的抖动追踪结果还是实时的、动态的，有非常好的刷新速度，而其它品牌示波器的显示结果则是离线的，在1Mpts时的速度就非常非常慢，在20Mpts的时候通常会死机。
图八利用频率追踪功能观察和测量SSC
对追踪后的波形测量频率（P2），最大值（P3），最小值（P4），峰峰值（P5），对应为前面提到的SSC的fm,，,等参数。
使用一阶的FC Golden PLL测量带有SSC的SATA眼图结果如图九左图所示，眼图必然会碰到模板，一阶PLL不能跟踪SSC带来的频率变化。
采用二阶PLL
测量出的眼图结果如右图所示，这使得在有SSC时能测量出有意义的眼图结果。
有些芯片不能关闭SSC功能，那么这时候采用二阶PLL的方式仍然能判断出信号的质量。
所以在有SSC时要注意串行数据眼图的PLL设置。
图九有SSC时PLL设置对测量眼图的影响
参考文献：
Spread Aware，Cypress Semiconductor Corporation
EMI Suppression Techniques with Spread Spectrum Frequency Timing Generator (SSFTG) ICs，Cypress Semiconductor Corporation
3，Intel® Pentium® 4 Processor in the 423-pin package EMI Guideline，Intel Corporation
汪进进美国力科公司深圳代表。