存储器习题解答
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储系统；
（2）1024×1位RAM构成128KB的存储系统；
（3）2K×4位RAM构成64KB的存储系统；
（4）64K×1位RAM构成256KB的存储系统。
解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。
(2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。
(3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。
(4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。
2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯
片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？
解: 4K×8bit /512×4bit= 16片，需要16片存储芯片；
29 = 512，每片芯片需9条寻址线；
212 = 4096，4KB存储系统最少需12条寻址线。
3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。
（1）求该主存地址中区号、块号和块内地址的位数。
（2）求主存地址为ABCDEF16的单元在Cache中的位置。
解: (1) 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12；
区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9；
块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。
（2）主存地址为ABCDEF16的单元其二进制地址为：
0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位)
区号为0 1010 1011 110
块号为0 1101 1110
数据在Cache中的位置是 0 1101 1110 1111
4. 有一个Cache-主存存储层次，主存容量为8个块，Cache容量为4个块。采用直接地址映象：
（1）对于如下主存块地址流：0,1,2,5,4,6,4,7,1,2,4,1,3,7,2,如果主存中内容一开始未装入Cache中，请列出每次访问后Cache中各块的分配情况；
（2）指出块命中的时刻；
（3）求出此期间Cache的命中率。
（2）从表可见命中时刻为：7,11,12和15
（3）h =4 / 15 =0.267
5. 一个组相联映象Cache由64个存储块构成，每组包含4个存储块；主存包含4096个存储块，每块由128字组成，访存地址为字地址。
（1）一个主存地址有多少位？一个Cache地址有多少位？
（2）计算主存地址格式中，区号、组号、块号和块内地址字段的位数。
解：(1) 主存4096块----12位, 每块128字----7位, 共19位
Cache 64块----6位, 每块128字----7位, 共13位
(2) 主存区数 = 主存块数 / Cache块数 = 4096 / 64 =64个区---- 6位
区内组数 = Cache块数 / 组内块数 = 64 / 4 =16个组---- 4位
组内块数为4 ----2位
块内地址为7位(字地址，每块128字)
主存地址格式如下：
6位 6位 2位 7位
区号组号组内块号块内地址
6. 有一个16KB 4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。
（1）画出该Cache的结构逻辑图，指出主存地址的不同字段的作用。
（2）主存地址为ABCDE8F8的单元在Cache中的什么位置。
解：(1) Cache容量为16KB，地址14位; 采用4路组相联结构，块地址2位；块长为4个字，块内地址2位；每个字32位(4个字节)，字内字节地址2位。由(2)知主存地址为32位，则区号为32-14 = 18位。则逻辑结构图如下：
（2）主存地址单元ABCDE8F8的二进制表示为：
1010 1011 1100 1101 1110 1000 11110 1000
Cache地址为：10 1000 11110 1000
7. 有一个”Cache-主存”存储层次。主存共分为8个块(0～7)，Cache为4个块(0～3)，采用组相联映象，组内块数为2块，采用LRU(近期最少使用法)的替换算法。
（1）画出主存、Cache地址的各字段对应关系；
（2）画出主存、Cache空间块的映象对应关系的示意图；
（3）对于如下主存块地址流：1、2、4、1、3、7、0、1、2、5、4、6、4、7、2，设主存中的內容在初始化时未装入Cache中，写出随时间的Cache中各块的使用情况;指出块失效又发生块争用的时刻;求出此期间Cache的命中率。
数字电路与逻辑设计习题7第七章半导体存储器(精)
第七章半导体存储器 一、选择题 1．一个容量为1K ×8的存储器有个存储单元。 A.8 B.8K C.8000 D.8192 2．要构成容量为4K ×8的R AM ，需要片容量为256×4的R AM 。 A.2 B.4 C.8 D. 32 3．寻址容量为16K ×8的RAM 需要根地址线。 A.4 B. 8 C.14 D. 16 E.16K 4．若R AM 的地址码有8位，行、列地址译码器的输入端都为4个，则它们的 输出线（即字线加位线）共有条。 A.8 B.16 C.32 D.256 5．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.8×3 B.8K ×8 C. 256×8 D. 256×256 6. 采用对称双地址结构寻址的1024×1的存储矩阵有。 A.10行10列 B.5行5列 C.32行32列 D. 1024行1024列 7．随机存取存储器具有功能。 A. 读/写 B. 无读/写 C. 只读 D. 只写 8．欲将容量为128×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译
码器的输出端数为。 A.1 B.2 C.3 D. 8 9．欲将容量为256×1的R AM 扩展为1024×8，则需要控制各片选端的辅助译 码器的输入端数为。 A.4 B.2 C.3 D. 8 10．只读存储器ROM 在运行时具有功能。 A. 读/无写 B. 无读/写 C. 读/写 D. 无读/无写 11．只读存储器R OM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为0 C. 不可预料 D. 保持不变 12．随机存取存储器RAM 中的内容，当电源断掉后又接通，存储器中的内容。 A. 全部改变 B. 全部为1 C. 不确定 D. 保持不变 13．一个容量为512×1的静态RAM 具有。 A. 地址线9根，数据线1根 B. 地址线1根，数据线9根 C. 地址线512根，数据线9根 D. 地址线9根，数据线512根 14．用若干R AM 实现位扩展时，其方法是将相应地并联在一起。 A. 地址线 B. 数据线 C. 片选信号线 D. 读/写线 15．PROM 的与陈列（地址译码器）是。 A. 全译码可编程阵列 B. 全译码不可编程阵列
模拟请求页式存储管理中硬件的地址转换和缺页中断,并用先进先出调度算法(FIFO)处理缺页中断
实验报告 课程名称操作系统原理实验名称虚拟页式管理 姓名学号专业班级网络 实验日期成绩指导教师赵安科 （①实验目的②实验原理③主要仪器设备④实验内容与步骤⑤实验数据记录与处理⑥实验结果与分析⑦问题建议） 实验二模拟请求页式存储管理中硬件的地址转换和缺页中断，并用先进先出调度算法（FIFO）处理缺页中断 1．内容：模拟请求页式存储管理中硬件的地址转换和缺页中断处理 2．思想： 装入新页置换旧页时，若旧页在执行中没有被修改过，则不必将该页重写磁盘。因此，页表中增加是否修改过的标志，执行“存”指令和“写”指令时将对应的修改标志置成“1” 3．要求及方法： ①设计一个地址转换程序来模拟硬件的地址转换和缺页中断。当访问的页在主存时则形成绝对地址，但不去模拟指令的执行，可以输出转换后的绝对地址来表示一条指令已执行完成。当访问的页不在主存中时，则输出“*页号”来表示硬件产生了一次缺页中断。模拟地址转换流程见图1。 ②编制一个FIFO页面调度程序；FIFO页面调度算法总是先调出作业中最先进入主存中的哪一页。因此可以用一个数组来表示（或构成）页号队列。数组中每个元素是该作业已在主存中的页面号，假定分配给作业的页架数为m，且该作业开始的m页已装入主存，则数组可由m个元素构成。 P[0]，P[1]，P[2]，…，P[m-1] 它们的初值为P[0]：=0，P[1]：=1，P[2]：=2，…，P[m-1]：=m-1 用一指针K指示当要调入新页时应调出的页在数组中的位置，K的初值为“0”，当产生缺页
中断后，操作系统总是选择P[K]所指出的页面调出，然后执行： P[K]：=要装入的新页页号 K ：=(k+1)mod m 在实验中不必实际地启动磁盘执行调出一页和装入一页的工作，而用输出“OUT 调出的页号”和“IN 要装入的新页页号”来模拟一次调出和装入过程，模拟程序的流程图见附图1。 按流程控制过程如下： 提示：输入指令的页号和页内偏移和是否存指令?? ? 0 1非存指令存指令，若d 为-1则结束，否则进 入流程控制过程，得P 1和d ，查表在主存时，绝对地址=P 1×1024+d ③ 假定主存中页架大小为1024个字节，现有一个共7页的作业，其副本已在磁盘上。系统为该作业分配了4个页架，且该作业的第0页至第3页已装入内存，其余3页未装入主 依次执行上述指令调试你所设计的程序（仅模拟指令的执行，不考虑序列中具体操作的执行）。
[考研类试卷]计算机专业基础综合(存储器系统的层次结构)模拟试卷2.doc
[考研类试卷]计算机专业基础综合（存储器系统的层次结构）模拟试卷 2 一、单项选择题 1-40小题，每小题2分，共80分。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 1 下列关于DRAM和SRAM的说法中，错误的是( )。 Ⅰ．SRAM不是易失性存储器，而DRAM是易失性存储器 Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快 Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成 Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高 （A）Ⅱ、Ⅲ和Ⅳ （B）Ⅰ、Ⅲ和Ⅳ （C）Ⅰ、Ⅱ和Ⅲ （D）Ⅰ、Ⅱ、Ⅲ和Ⅳ 2 某机字长32位，主存容量1 MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。 （A）11位 （B）13位 （C）18位 （D）20位 3 在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns。如果希望有效(平均)存取时间不超过(；ache存取时间的15％，则Cache的命中率至少应为( )。
（A）90％ （B）98％ （C）95％ （D）99％ 4 下列关于Cache写策略的论述中，错误的是( )。 （A）全写法(写直达法)充分保证Cache与主存的一致性 （B）采用全写法时，不需要为Cache行设置“脏位／修改位” （C）写回法(回写法)降低了主存带宽需求(即减少了Cache与主存之间的通信量) （D）多处理器系统通常采用写回法 5 假定用若干个8K×8位的芯片组成一个32K×32位的存储器，则地址41FDH所在芯片的最大地址是( )。 （A）0000H （B）4FFFH （C）5FFFH （D）7FFFH 6 某机器采用四体低位交叉存储器，现分别执行下述操作： (1)读取6个连续地址单元中存放的存储字，重复80次； (2)读取8个连续地址单元中存放的存储字，重复60次； 则(1)、(2)所花时间之比为( )。 （A）1：1
可编程逻辑器件数字电子技术第章存储器与可编程逻辑器件习题及答案
可编程逻辑器件数字电子技术第章存储器与可编程逻辑器件习题及答 案
第8章 存储器与可编程逻辑器件 8.1存储器概述 自测练习 1．存储器中可以保存的最小数据单位是（）。 2．（a）位（b）字节（c）字 3．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？ （a）2K×8位（）（）（）（） （b）256×2位（）（）（）（） （c）1M×4位（）（）（）（） 3．ROM是（）存储器。 （a）非易失性（b）易失性 （c）读/写（d）以字节组织的 4．数据通过（）存储在存储器中。 （a）读操作（b）启动操作 （c）写操作（d）寻址操作 5．RAM给定地址中存储的数据在（）情况下会丢失。 （a）电源关闭（b）数据从该地址读出 2
（c）在该地址写入数据（d）答案（a）和（c） 6．具有256个地址的存储器有（）地址线。 （a）２５６条（b）６条（c）8条（d）16条 7．可以存储２５６字节数据的存储容量是（）。 （a）２５６×１位（b）２５６×８位 （c）１Ｋ×４位（d）２Ｋ×１位 答案： 1．a 2．（a）2048×8；2048；2048；8 （b）512；256；256；2 （c）1024×1024×4；1024×1024；1024×1024；4 3．a 4．c 5．d 6．c 7．b 8.2随机存取存储器（RAM） 自测练习 1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存 储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。 3.半导体存储器按读、写功能可分成（）和（）两大类。 4.RAM电路通常由（）、（）和（）三部分组成。 5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。 答案： 1．栅极电容，触发器 2．刷新 3．只读存储器，读/写存储器 4．地址译码，存储矩阵，读/写控制电路 5．11，8，2K×8位 8.3只读存储器（ROM） 自测练习 1．ROM可分为（）、（）、（）和（）几种类型。 2．ROM只读存储器的电路结构中包含（）、（）和（）共三个组成部分。 3．若将存储器的地址输入作为（），将数据输出作为（），则存储器可实现组合逻辑电路的功能。 4．掩膜ROM可实现的逻辑函数表达式形式是（）。 5．28256型EEPROM有（）根地址线，（）根数据线，其存储容量为（）位，是以字节数据存储信息的。 6．EPROM是利用（）擦除数据的，EEPROM是利用（）擦除数据的。 4
微机原理 存储器练习题(优选.)
1、现有EPROM芯片2732（4KX8位），以及3-8译码器74LS138，各种门电路若干，要求在8088CPU上扩展容量为16KX8 EPROM内存，要求采用部分译码， 不使用高位地址线A 19、A 18 、A 15 ，选取其中连续、好用又不冲突的一组地址，要 求首地址为20000H。请回答： 1）2732的芯片地址线、数据线位数是多少？（2分）2）组成16KX8需要2732芯片多少片？（1分） 3）写出各芯片的地址范围。（4分）
1）地址线12根，数据线8根； 2）4片； 3）1# 20000H~20FFFH 2# 21000H~21FFFH 3# 22000H~22FFFH 4# 23000H~23FFFH 2、有一个2732EPROM（4KX8）芯片的译码电路如下图所示,试求: ①计算2732芯片的存储容量； ②给出2732芯片的地址范围； ③是否存在地址重叠区? ① 4KB ②08000H---09FFFH ③存在重叠区08000H---08FFFH 09000H---09FFFH 3、某CPU有地址线16根（A0~A15）,数据线8根（D0~D7）及控制信号RD、WR、MERQ(存储器选通)、IORQ(接口选通)。如图所示，利用RAM芯片2114（1KX4）扩展成2KX8的内存，请写出芯片组1和芯片组2的地址范围。
1 G MERQ 11A 12A 13 A 14A 15A & A G 2 B G 21 Y C 13874LS B 0 Y 1#2114 CS 2#2114 CS 3#2114 CS 4#2114 CS 第1组 第2组 WR RD 47~D D 0 9~A A 03~D D A 10 A 答：第1组：C000H~C3FFH 第2组：C400H~C7FFH
页式虚拟存储管理中地址转换和缺页中断实验参考2
页式虚拟存储管理中地址转换和缺页中断 一．实验目的 （1）深入了解存储管理如何实现地址转换。 （2）进一步认识页式虚拟存储管理中如何处理缺页中断。 二．实验内容 编写程序完成页式虚拟存储管理中地址转换过程和模拟缺页中断的处理。 三．实验原理 页式存储管理把内存分割成大小相等位置固定的若干区域，叫内存页面，内存的分配以“页”为单位，一个程序可以占用不连续的页面，逻辑页面的大小和内存页面的大小相同，内外存的交换也以页为单位进行，页面交换时，先查询快表，若快表中找不到所需页面再去查询页表，若页表中仍未找到说明发生了缺页中断，需先将所需页面调入内存再进行存取。 四．实验部分源程序 #define size 1024//定义块的大小，本次模拟设为1024个字节。 #include "stdio.h" #include "string.h" #include
第3章习题--存储系统
第3章存储系统 一．判断题 1．计算机的主存是由RAM和ROM两种半导体存储器组成的。 2．CPU可以直接访问主存，而不能直接访问辅存。 3．外（辅）存比主存的存储容量大、存取速度快。 4．动态RAM和静态RAM都是易失性半导体存储器。 5．Cache的功能全部由硬件实现。 6．引入虚拟存储器的目的是为了加快辅存的存取速度。 7．多体交叉存储器主要是为了解决扩充容量的问题。 8．Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 9．多级存储体系由Cache、主存和辅存构成。 10．在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。 二．选择题 1．主（内）存用来存放。 A．程序 B．数据 C．微程序 D．程序和数据 2．下列存储器中，速度最慢的是。 A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器 3．某一SRAM芯片，容量为16K×1位，则其地址线有。 A．14根 B．16K根 C．16根 D．32根 4．下列部件（设备）中，存取速度最快的是。 A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器 5．在主存和CPU之间增加Cache的目的是。 A．扩大主存的容量 B．增加CPU中通用寄存器的数量 C．解决CPU和主存之间的速度匹配 D．代替CPU中的寄存器工作 6．计算机的存储器采用分级存储体系的目的是。 A．便于读写数据 B．减小机箱的体积 C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾 7．相联存储器是按进行寻址的存储器。 A．地址指定方式 B．堆栈存取方式 C．内容指定方式 D．地址指定与堆栈存取方式结合 8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为。 A．23 B．25 C．50 D．20 9．常用的虚拟存储器由两级存储器组成，其中辅存是大容量的磁表面存储器。 A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为。 A．全相联映射 B．直接映射 C．组相联映射 D．混合映射 三．填空题
模拟请求页式存储管理中硬件的地址转换和缺页中断,并用先进先出调度算法(FIFO)处理缺页中断
实验二模拟请求页式存储管理中硬件的地址转换和缺页中断，并用先进先出调度算法（FIFO）处理缺页中断 1．内容：模拟请求页式存储管理中硬件的地址转换和缺页中断处理 2．思想： 装入新页置换旧页时，若旧页在执行中没有被修改过，则不必将该页重写磁盘。因此，页表中增加是否修改过的标志，执行“存”指令和“写”指令时将对应的修改标志置成“1” 3．要求及方法： ①设计一个地址转换程序来模拟硬件的地址转换和缺页中断。当访问的页在主存时则形成绝对地址，但不去模拟指令的执行，可以输出转换后的绝对地址来表示一条指令已执行完成。当访问的页不在主存中时，则输出“*页号”来表示硬件产生了一次缺页中断。模拟地址转换流程见图1。 ②编制一个FIFO页面调度程序；FIFO页面调度算法总是先调出作业中最先进入主存中的哪一页。因此可以用一个数组来表示（或构成）页号队列。数组中每个元素是该作业已在主存中的页面号，假定分配给作业的页架数为m，且该作业开始的m页已装入主存，则数组可由m个元素构成。 P[0]，P[1]，P[2]，…，P[m-1] 它们的初值为P[0]：=0，P[1]：=1，P[2]：=2，…，P[m-1]：=m-1 用一指针K指示当要调入新页时应调出的页在数组中的位置，K的初值为“0”，当产生缺页中断后，操作系统总是选择P[K]所指出的页面调出，然后执行： P[K]：=要装入的新页页号 K：=(k+1)mod m 在实验中不必实际地启动磁盘执行调出一页和装入一页的工作，而用输出“OUT调出的页号”和“IN要装入的新页页号”来模拟一次调出和装入过程，模拟程序的流程图见附图1。 按流程控制过程如下：
计算机专业基础综合(存储器系统的层次结构)-试卷1
计算机专业基础综合（存储器系统的层次结构）-试卷1 (总分：72.00，做题时间：90分钟) 一、单项选择题(总题数：24，分数：48.00) 1.单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。 __________________________________________________________________________________________ 2.下列关于存储系统层次结构的说法中，不正确的是( )。 A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小 B.Cache-主存层次设置的目的是为了提高主存的等效访问速度 C.主存一辅存层次设置的目的是为了提高主存的等效存储容量 D.存储系统层次结构对程序员都是透明的√ 此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存一辅存层次只对应用程序员透明，对系统程序员不透明。 3.存储器的存取周期与存储器的存取时间的关系是( )。 A.存取周期大于存取时间√ B.存取周期等于存取时间 C.存取周期小于存取时间 D.存取周期与存取时间关系不确定 此题考查存储器存取周期与存取时间的概念及其关系。存取周期是存储器进行连续地读或写操作允许的最短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。 4.以下几种存储器中，存取速度最快的是( )。 A.Cache B.寄存器√ C.内存 D.光盘 存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。寄存器就是离CPU最近的存储器。 5.属于易失性存储器的是( )。 A.E 2 PROM B.Cache √ C.Flash Memory D.CD-ROM 易失性存储器包括Cache。 6.虚拟存储器理论上的最大容量取决于( )。 A.辅存容量 B.主存容量 C.虚地址长度√ D.实地址长度 虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的最大容量取决于虚地址长度，主存储器的最大容量取决于实地址长度。 7.下列存储保护方案中，不是针对“地址越界”访存违例的是( )。 A.界限保护 B.键保护 C.环保护 D.设置访问权限位√ 设置访问权限位是针对“访问越权”访存违例的。 8.下列关于DRAM刷新的说法中，错误的是( )。 A.刷新是指对DRAM中的存储电容重新充电 B.刷新是通过对存储单元进行“读但不输出数据”的操作来实现
模拟请求页式存储管理中硬件的地址转换和缺页中断处理
一．实验内容 模拟请求页式存储管理中硬件的地址转换和缺页中断处理 二．实验原理 装入新页置换旧页时，若旧页在执行中没有被修改过，则不必将该页重写磁盘。因此，页表中增加是否修改过的标志，执行“存”指令和“写”指令时将对应的修改标志置成“1”表示修改过，否则为“0”表示未修改过。页表格式如下： 页号 标志 页架号 修改标志 在磁盘上位置 三．要求及方法： ① 设计一个地址转换程序来模拟硬件的地址转换和缺页中断。当访问的页在主存时则形成绝对地址，但不去模拟指令的执行，可以输出转换后的绝对地址来表示一条指令已执行完成。当访问的页不在主存中时，则输出“*页号”来表示硬件产生了一次缺页中断。模拟地址转换流程见图1。 ② 编制一个FIFO 页面调度程序；FIFO 页面调度算法总是先调出作业中最先进入主存中的哪一页。因此可以用一个数组来表示（或构成）页号队列。数组中每个元素是该作业已在主存中的页面号，假定分配给作业的页架数为m ，且该作业开始的m 页已装入主存，则数组可由m 个元素构成。 P[0]，P[1]，P[2]，…，P[m-1] 它们的初值为P[0]：=0，P[1]：=1，P[2]：=2，…，P[m-1]：=m-1 用一指针K 指示当要调入新页时应调出的页在数组中的位置，K 的初值为“0”，当产生缺页中断后，操作系统总是选择P[K]所指出的页面调出，然后执行： P[K]：=要装入的新页页号 K ：=(k+1)mod m 在实验中不必实际地启动磁盘执行调出一页和装入一页的工作，而用输出“OUT 调出的页号”和“IN 要装入的新页页号”来模拟一次调出和装入过程，模拟程序的流程图见附图1。 按流程控制过程如下： 提示：输入指令的页号和页内偏移和是否存指令??? 0 1非存指令存指令，若d 为-1则结束，否则进
第7章 存储器分层体系结构 复习要点
第7章存储器分层体系结构复习要点 一、存储器概述和存储器芯片 1. 熟悉随机存取存储器、顺序存取存储器、直接存取存储器、相联存储器、只读存储器、读写存储器、非易失（不挥发）性存储器、易失（挥发）性存储器、静态存储器、动态存储器这些名称的含义。这些类型的存储器在计算机的层次结构存储系统中 按工作性质/存取方式分类： 随机存取存储器(RAM) ：每个单元读写时间一样，且与各单元所在位置无关。如：内存。（注：原意主要强调地址译码时间相同。现在的DRAM芯片采用行缓冲，因而可能因为位置不同而使访问时间有所差别。） 顺序存取存储器(SAM)：数据按顺序从存储载体的始端读出或写入，因而存取时间的长短与信息所在位置有关。例如：磁带。 直接存取存储器(DAM)：直接定位到读写数据块，在读写数据块时按顺序进行。如磁盘。相联存储器（AM/CAM)：按内容检索到存储位置进行读写。例如：快表。 按信息的可更改性分类: 读写存储器（Read / Write Memory)：可读可写。 只读存储器（Read Only Memory)：只能读不能写。 按断电后信息的可保存性分类： 非易失（不挥发）性存储器(Nonvolatile Memory) 信息可一直保留，不需电源维持。（如：ROM、磁表面存储器、光存储器等） 易失（挥发）性存储器(Volatile Memory) 电源关闭时信息自动丢失。（如：RAM、Cache）按功能/容量/速度/所在位置分类： 寄存器(Register)封装在CPU内，用于存放当前正在执行的指令和使用的数据；用触发器
实现，速度快，容量小（几~几十个）。 高速缓存(Cache)位于CPU内部或附近，用来存放当前要执行的局部程序段和数据；用SRAM实现，速度可与CPU匹配，容量小（几MB）。 内存储器MM（主存储器Main (Primary) Memory）位于CPU之外，用来存放已被启动的程序及所用的数据；用DRAM实现，速度较快，容量较大（几GB）。 外存储器AM (辅助存储器Auxiliary / Secondary Storage)位于主机之外，用来存放暂不运行的程序、数据或存档文件；用磁表面或光存储器实现，容量大而速度慢。 2. 层次结构存储系统中的寄存器、高速缓存、内存(主存)、外存它们所在的位置、工作速度、存储容量、成本等的相对大小和大致的数量级。这些存储器和前述各类存储器之间的对应关系。 3. 静态存储器和动态存储器的基本工作机制；动态存储器刷新的概念，按行刷新的含义。最大刷新周期的确定的依据是什么。DRAM的集中刷新、分散刷新和异步刷新的刷新操作与正常访存分别是如何安排的？ 4. 了解SDRAM芯片中的突发传输方式 二、存储器容量的扩展及其与CPU的连接 1. 位扩展、字扩展、字位扩展方式，系统存储容量的计算，芯片数的计算，这几种扩展方式下的芯片(组)与片选信号的地址线分配，各芯片(组)的地址范围的计算、划分。片选信号用地址信号表示的逻辑表达式。 三、高速缓冲存储器(cache) 1. 直接映射、全相联映射、组相联映射三种方式映射关系；三种方式下的主存地址与cache 的行、内容之间的对应关系；cache容量的计算方法，注意区分数据区、标记、有效位。 2. CPU对cache的访问时，直接映射采用的是按地址进行查找的方法，而全相联映射采用
计算机组成原理题附答案
计算机组成原理题解指南 第一部分：简答题 第一章计算机系统概论 1．说明计算机系统的层次结构。 计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。 第四章主存储器 1．主存储器的性能指标有哪些？含义是什么？ 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。 在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。 存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。 存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。 存储器带宽是指存储器在单位时间中的数据传输速率。 2．DRAM存储器为什么要刷新？DRAM存储器采用何种方式刷新？有哪几种常用的刷新方式？DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 DRAM采用读出方式进行刷新。因为读出过程中恢复了存储单元的MOS栅极电容电荷，并保持原单元的内容，所以读出过程就是再生过程。 常用的刷新方式由三种：集中式、分散式、异步式。 3．什么是闪速存储器？它有哪些特点？ 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。4．请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？ SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。 第五章指令系统 1．在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？ 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。2．一个较完整的指令系统应包括哪几类指令？ 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串指令、特权指令等。 3．什么叫指令？什么叫指令系统？ 指令就是要计算机执行某种操作的命令 一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 第六章中央处理部件CPU 1．指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。
5大规模数字集成电路习题解答
自我检测题 1．在存储器结构中，什么是“字”什么是“字长”，如何表示存储器的容量 解：采用同一个地址存放的一组二进制数，称为字。字的位数称为字长。习惯上用总的位数来表示存储器的容量，一个具有n字、每字m位的存储器，其容量一般可表示为n ×m位。 2．试述RAM和ROM的区别。 解：RAM称为随机存储器，在工作中既允许随时从指定单元内读出信息，也可以随时将信息写入指定单元，最大的优点是读写方便。但是掉电后数据丢失。 ROM在正常工作状态下只能从中读取数据，不能快速、随时地修改或重新写入数据，内部信息通常在制造过程或使用前写入， 3．试述SRAM和DRAM的区别。 解：SRAM通常采用锁存器构成存储单元，利用锁存器的双稳态结构，数据一旦被写入就能够稳定地保持下去。动态存储器则是以电容为存储单元，利用对电容器的充放电来存储信息，例如电容器含有电荷表示状态1，无电荷表示状态0。根据DRAM的机理，电容内部的电荷需要维持在一定的水平才能保证内部信息的正确性。因此，DRAM在使用时需要定时地进行信息刷新，不允许由于电容漏电导致数据信息逐渐减弱或消失。 4．与SRAM相比，闪烁存储器有何主要优点 解：容量大，掉电后数据不会丢失。 5．用ROM实现两个4位二进制数相乘，试问：该ROM需要有多少根地址线多少根数据线其存储容量为多少 解：8根地址线，8根数据线。其容量为256×8。 6．简答以下问题： （1）CPLD和FPGA有什么不同 FPGA可以达到比 CPLD更高的集成度，同时也具有更复杂的布线结构和逻辑实现。FPGA 更适合于触发器丰富的结构，而 CPLD更适合于触发器有限而积项丰富的结构。 在编程上 FPGA比 CPLD具有更大的灵活性；CPLD功耗要比 FPGA大；且集成度越高越明显；CPLD比 FPGA有较高的速度和较大的时间可预测性，产品可以给出引脚到引脚的最大延迟时间。CPLD的编程工艺采用 E2 CPLD的编程工艺，无需外部存储器芯片，使用简单，保密性好。而基于 SRAM编程的FPGA,其编程信息需存放在外部存储器上，需外部存储器芯片 ,且使用方法复杂，保密性差。 （2）写出三家CPLD/FPGA生产商名字。 Altera，lattice，xilinx，actel 7．真值表如表所示，如从存储器的角度去理解，AB应看为地址，F0F1F2F3应看为数据。 表
数字电子技术第8章存储器与可编程逻辑器件习题及答案
第8章 存储器与可编程逻辑器件8.1存储器概述 自测练习 1．存储器中可以保存的最小数据单位是（）。 （a）位（b）字节（c）字 2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？ （a）2K×8位（）（）（）（） （b）256×2位（）（）（）（） （c）1M×4位（）（）（）（）3．ROM是（）存储器。 （a）非易失性（b）易失性 （c）读/写（d）以字节组织的 4．数据通过（）存储在存储器中。 （a）读操作（b）启动操作 （c）写操作（d）寻址操作 5．RAM给定地址中存储的数据在（）情况下会丢失。 （a）电源关闭（b）数据从该地址读出 （c）在该地址写入数据（d）答案（a）和（c） 6．具有256个地址的存储器有（）地址线。 （a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（）。 （a）２５６×１位（b）２５６×８位 （c）１Ｋ×４位（d）２Ｋ×１位
答案： 1． a 2．（a）2048×8；2048；2048；8 （b）512；256；256；2 （c）1024×1024×4；1024×1024；1024×1024；4 3．a 4．c 5．d 6．c 7．b 8.2随机存取存储器（RAM） 自测练习 1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器 （SRAM）存储单元是利用（）存储信息的。 2.为了不丢失信息，DRAM必须定期进行（）操作。 3.半导体存储器按读、写功能可分成（）和（）两大类。 4.RAM电路通常由（）、（）和（）三部分组成。 5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。 答案： 1．栅极电容，触发器 2．刷新 3．只读存储器，读/写存储器 4．地址译码，存储矩阵，读/写控制电路 5．11，8，2K×8位 8.3 只读存储器（ROM） 自测练习 1．ROM可分为（）、（）、（）和（）几种类型。 2．ROM只读存储器的电路结构中包含（）、（）和（）共三个组成部分。 2
第3章习题
1 EEPROM是指（D ）。 A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器 2 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。 A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器 -cache 3 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。 A 64M B B 32MB C 32M D 64M 4 主存贮器和CPU之间增加cache的目的是（ A ）。 A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量 C 扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量 5 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ D ）。512 * 1024 B A 8，512 B 512，8 C 18，8 D 19，8 6 交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。 A 流水 B 资源重复 C 顺序 D 资源共享 7某微型计算机系统，其操作系统保存在硬磁盘上，其内存储器应该采用（C ） A RAM B ROM C RAM和ROM D CCD 8 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。 A 20 B 28 C 30 D 32 9 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。 A 高速芯片 B 新型器件 C 流水技术 D 两套相互独立的读写电路 10 存储单元是指（B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合
大作业用先进先出(FIFO)页面调度算法处理缺页中断
实验四 用先进先出（FIFO ）页面调度算法处理缺页中断 1．实验目的 深入了解页式存储管理如何实现地址转换； 进一步认识页式虚拟存储管理中如何处理缺页中断。 2．实验预备知识 页式存储管理中的地址转换的方法； 页式虚拟存储的缺页中断处理方法。 3．实验内容 编写程序完成页式虚拟存储管理中地址转换过程和模拟缺页中断的处理。实验具体包括：首先对给定的地址进行地址转换工作，若发生缺页则先进行缺页中断处理，然后再进行地址转换；最后编写主函数对所作工作进程测试。 假定主存64KB ，每个主存块1024字节，作业最大支持到64KB ，系统中每个作业分得主存块4块。 4．提示与讲解 页式存储管理中地址转换过程很简单，假定主存块的大小为2n 字节，主存大小为2m'字节和逻辑地址m 位，则进行地址转换时，首先从逻辑地址中的高m-n 位中取得页号，然后根据页号查页表，得到块号，并将块号放入物理地址的高m'-n 位，最后从逻辑地址中取得低n 位放入物理地址的低n 位就得到了物理地址，过程如图1所示。 图1 页式存储管理系统地址转换示意图 地址转换是由硬件完成的，实验中使用软件程序模拟地址转换过程，模拟地址转换的流程图如图2所示（实验中假定主存64KB ，每个主存块1024字节，即n=10,m'=16，物理地址中块号6位、块内地址10位；作业最大64KB ，即m=16，逻辑地址中页号6位、页内地址10位）。 在页式虚拟存储管理方式中，作业信息作为副本放在磁盘上，作业执行时仅把作业信息的部分页面装入主存储器，作业执行时若访问的页面在主存中，则按上述方式进行地址转换，若访问的页面不在主存中，则产生一个“缺页中断”， 逻辑地址
数电习题及答案
一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电 路 两大类。 四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 10011 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程：10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D 触发器，用状态000到100构成五进制计数器。 （1）状态转换图
（2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程 20010210 102 11J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 120 01 1010112210 n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=??????? 输出方程 2Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 01J X Q =⊕01 K =10 J X Q =⊕11 K =
页式虚拟存储管理中地址转换和缺页中断实验报告
页式虚拟存储管理中地址转换和缺页中断实验报告一．实验目的 1．深入了解页式存储管理如实现地址转换； 2．进一步认识页式虚拟存储管理中如处理缺页中断。 二．实验仪器 PC、windows操作系统、Visual C++6.0 三．实验原理 编写程序完成页式存储管理中地址转换过程和模拟缺页中断的处理。实验具体包括：首先对给定的地址进行地址转换工作，若发生缺页则先进行缺页中断处理，然后再进行地址转换；最后编写主函数对所做工作进行测试。 四．实验步骤 代码一 #include
int dnumber;//该页存放在磁盘上的位置，即磁盘块号 }page[n];//页表定义 int m; //作业在主存中的主存块块数 int page_length;//页表实际长度 int p[length];//存放在主存中页的页号 int head;//主存中页号队列头指针 page_interrupt(lnumber) //缺页中断 int lnumber; { int j; printf("发生缺页中断* %d\n",lnumber); j=p[head];//淘汰页的页号 p[head]=lnumber; //新装入的页号 head=(head+1) %m; if (page[j].write==1) //如果该页被修改过 printf("将页%d写回磁盘第%d块\n",j,page[j].dnumber);//输出页号page[j].flag=0; //该页不在主存，执行缺页中断，将标志改为不在主存 page[lnumber].pnumber=page[j].pnumber; //使j转去执行缺页中断 page[lnumber].flag=1;//将所需页重新调入存 page[lnumber].write=0;//将标志改为未被修改过 printf("淘汰主存%2d 中的页数%2d,从磁盘第%d 块中调入
第6章 存储器层次结构
n局部性原理★ n存储器层次结构☆n高速缓存存储器☆
n到目前为止的计算机模型中，我们假设计算机的存储器系统是一个线性的字节数组，而CPU能够在一个常数时间内访问每个存储器位置。但它没有反映现代系统实际的工作方式。 n实际上，存储器系统是一个具有不同容量、成本和访问时间的存储设备的层次结构。 n如果你的程序需要的数据是存储在CPU寄存器中，那在指令的执行期间，在零个周期内就能访问到它们；如果存储在高速缓存中，需要1~30个周期；如存储在主存中，需要50~200个周期；如存储在磁盘上，需要大约几千万个周期 n作为一个程序员，需要理解存储器层次结构，它对应用程序的性能有着巨大的影响，这是因为计算机程序的一个称为局部性的基本属性引起的。
?不同矩阵乘法核心程序执行相同数量的算术操作，但有不同程度局部性，它们运行时间可以相差20倍 ?本章将介绍基本的存储技术、局部性、高速缓冲存储器等内容。
n局部性原理★ n存储器层次结构☆n高速缓存存储器☆
?RAM(随机访问存储器，Random-Access Memory )–静态RAM (SRAM) ?每个cell使用6个晶体管电路存储一个位 ?只要有电，就会无限期地保存它的值 ?相对来说，对电子噪声等干扰不敏感 ?比DRAM更快、更贵 –动态RAM (DRAM) ?每个cell使用1个电容和1个访问晶体管电路存储一个位 ?每隔10-100 ms必须刷新值 ?对干扰敏感 ?比SRAM慢，便宜 ü拍、太、吉、兆、千、毫、微、纳(毫微)、皮(微微)、飞(毫微微)
?传统DRAM芯片 –所有cell被组织为d个supercell，每个supercell包含了w个cell，一个d×w的DRAM总共存储了dw位信息。supercell被组织成r行c 列的矩阵，即rc=d。
存储器习题解答.
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。 （1）512×4位RAM构成16KB的存储系统； （2）1024×1位RAM构成128KB的存储系统； （3）2K×4位RAM构成64KB的存储系统； （4）64K×1位RAM构成256KB的存储系统。 解：(1 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。 (2 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。 (3 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2=9位地址线。 (4 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64=4位地址线。 2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？ 解: 4K×8bit /512×4bit= 16片，需要16片存储芯片； 29 = 512，每片芯片需9条寻址线； 212 = 4096，4KB存储系统最少需12条寻址线。 3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache 中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 解: (1 主存区数为32MB/8KB = 4096，212 = 4096，区号的位数为12； 区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9； 块内单元数（字节编址）为4×32 / 8 = 16，24 = 16，块内地址的位数4。 （2）主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (主存字节地址为25位 区号为0 1010 1011 110 块号为0 1101 1110