第5章存储器2
第5章 存储管理modify
25/120
1. 固定分区法 把内存区固定地划分为若干个大小不等的区域。 划分的原则由系统操作员或操作系统决定。分区一 旦划分结束，在整个执行过程中每个分区的长度和 内存的总分区个数将保持不变。 系统对内存的管理和控制通过数据结构——分 区说明表进行，分区说明表说明各分区号、分区大 小、起始地址和是否是空闲区(分区状态)。内存的分 配释放、存储保护以及地址变换等都通过分区说明 表进行。图5.6给出了固定分区时分区说明表和对应 内存状态的例子。 图中，操作系统占用低地址部分的20K，其余空 间被划分为4个分区，其中1,2,3号分区已分配，4号 分区未分配。 26/120
18/120
5.1.5 内存信息的共享与保护 内存信息的共享与保护也是内存管理的重要功 能之一。 在多道程序设计环境下，内存中的许多用 户或系统程序和数据段可供不同的用户进程共享。 这种资源共享将会提高内存的利用率。但是，反过 来说，除了被允许共享的部分之外，又要限制各进 程只在自己的存储区活动，各进程不能对别的进程 的程序和数据段产生干扰和破坏，因此须对内存中 的程序和数据段采取保护措施。 常用的内存信息保护方法有硬件法、软件法和 软硬件结合三种。
第5章 存储管理
5.1 5.2 5.3 5.4 5.5 5.6 存储管理的功能 分区存储管理 覆盖与交换技术 页式管理 段式与段页式管理 局部性原理和抖动问题
1/120
5.1
存储管理的功能
存储管理的功能。 5.1.1 虚拟存储器 5.1.2 地址变换 5.1.3 内外存数据传输的控制 5.1.4 内存的分配与回收 5.1.5 内存信息的共享与保护
20/120
图5.4 上、下界寄存器保护法
21/120
另外，保护键法也是一种常用的存储保护法。 保护键法为每一个被保护存储块分配一个单独的保 护键。在程序状态字中则设置相应的保护键开关字 段，对不同的进程赋予不同的开关代码和与被保护 的存储块中的保护键匹配。保护键可设置成对读写 同时保护的或只对读，写进行单项保护的。例如， 图5.5中的保护键0，就是对2K到4K的存储区进行读 写同时保护的，而保护键2则只对4K到6K的存储区 进行写保护。如果开关字与保护键匹配或存储块未 受到保护，则访问该存储块是允许的，否则将产生 访问出错中断。
《数据结构》习题集：第5章
第5章数组与广义表一、选择题1.在以下讲述中，正确的是（B ）。
A、线性表的线性存储结构优于链表存储结构B、二维数组是其数据元素为线性表的线性表C、栈的操作方式是先进先出D、队列的操作方式是先进后出2.若采用三元组压缩技术存储稀疏矩阵，只要把每个元素的行下标和列下标互换，就完成了对该矩阵的转置运算，这种观点（A ）。
A、正确B、错误3.二维数组SA 中，每个元素的长度为3 个字节，行下标I 从0 到7，列下标J 从0 到9，从首地址SA 开始连续存放在存储器内，该数组按列存放时，元素A[4][7]的起始地址为（B）。
A、SA+141B、SA+180C、SA+222D、SA+2254.数组SA 中，每个元素的长度为3 个字节，行下标I 从0 到7，列下标J 从0 到9，从首地址SA 开始连续存放在存储器内，存放该数组至少需要的字节数是（ C ）。
A、80B、100C、240D、2705.常对数组进行的两种基本操作是（B ）。
A、建立与删除B、索引和修改C、查找和修改D、查找和索引6.将一个A[15][15]的下三角矩阵（第一个元素为A[0][0]），按行优先存入一维数组B[120]中，A 中元素A[6][5]在B 数组中的位置K 为（ B ）。
A、19B、26C、21D、157.若广义表A 满足Head(A)=Tail(A)，则A 为（B ）。
A、（）B、（（））C、（（），（））D、（（），（），（））8.广义表（（a）,a）的表头是（ C ），表尾是（C ）。
A、aB、bC、(a)D、((a))9.广义表（（a,b）,c,d）的表头是（ C ），表尾是（D ）。
A、aB、bC、(a,b)D、(c,d)10.广义表（（a））的表头是（ B ），表尾是（C ）。
A、aB、(a)C、()D、((a))11.广义表（a,b,c,d）的表头是（A ），表尾是（D ）。
A、aB、(a)C、(a,b)D、(b,c,d)12.广义表（（a,b,c,d））的表头是（C ），表尾是（B ）。
微机原理 第5章5.2.4串操作类指令
第5章
2、REPZ重复前缀指令
REPZ
；每执行一次串指令，CX减1 每执行一次串指令，CX减 并判断ZF是否为0 ZF是否为 ；并判断ZF是否为0， 只要CX CX＝ ZF＝ 重复执行结束 ；只要CX＝0或ZF＝0，重复执行结束
【例5.42】比较S1、S2两个数据串是否相同，不同则 】 比较 、 两个数据串是否相同， 两个数据串是否相同 例5.42：比较字符串 ： 跳到NOMATCH执行。 执行。 跳到 执行 S1 DB 0,1,1,0,0 S2 DB 0,1,1,1,0 …… CLD LEA SI,S1 ;源串偏移地址赋值给 源串偏移地址赋值给SI 源串偏移地址赋值给 LEA DI,ES:S2 ;目的串偏移地址赋值给 目的串偏移地址赋值给SI 目的串偏移地址赋值给 MOV CX,5 ;源串和目的串的数据个数 源串和目的串的数据个数 AGAIN: CMPSB ;源串与目的串相减，标志位 源串与目的串相减， 源串与目的串相减 JNE NOMATCH ;有任一不同，跳到NOMATCH 有任一不同，跳到 有任一不同 DEC CX ;数据串没比较完，继续比较 数据串没比较完， JNZ AGAIN 数据串没比较完 NOMATCH:
第5章
四、串比较CMPS
将主存中的源操作数减去目的操作数， 将主存中的源操作数减去目的操作数，以便设 置标志（影响AF,ZF,PF,SF,OF,CF） ， 进而比 置标志 （ 影响 ） 较两操作数之间的关系 CMPSB ；字节串比较：DS:[SI]－ES:[DI] 字节串比较：DS:[SI]－ SI←SI± DI←DI± ；SI←SI±1，DI←DI±1 CMPSW ；字串比较：DS:[SI]－ES:[DI] 字串比较：DS:[SI]－ SI←SI± DI←DI± ；SI←SI±2，DI←DI±2
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
第05章硬盘和光驱
（3）平均访问时间 （Average Access Time）
平均访问时间是指磁头从起始位置到达 目标磁道位置，并从目标磁道上找到要 读写的数据扇区所需的时间，它体现了 硬盘的读写速度，是平均寻道时间和平 均潜伏时间的总和。平均访问时间最能 够代表硬盘找到某一数据所用的时间， 越短的平均访问时间越好，目前主流硬 盘一般在8.5ms～9ms。
3．按功能分类
按功能分，光驱分为如下几类，如图5-18 所示。
COMBO光驱：“康宝”光驱是人们对 COMBO光驱的俗称。而COMBO光驱是一 种集合了CD刻录、CD-ROM和DVD-ROM
为一体的多功能光存储产品。
CD-R COMBO
CD-RW
DVD-R
图5-18 不同功能的光驱
CD-ROM驱动器：只读型光盘驱动器。
数 据 传 输 率 分 为 外 部 传 输 率 （ External Transfer Rate ） 和 内 部 传 输 率 （ Internal Transfer Rate）。通常称外部传输率为突发 数据传输率（Burst Data Transfer Rate）或 接口传输率，是指从硬盘的缓存中向外输出 数据的速率，单位为MB/s。
（5）接口
接口技术解决的是硬盘到主板间的数 据传输速率问题，从上个世纪末的ATA 33 标准一直发展到ATA 133标准，PATA走到 了尽头。从三年前开始，SATA逐步占领 市场，而随着SATA II标准的制定完毕， 今年将是SATA II崭露头角的一年。虽然 从速度来看，由于内部传输率还不足以挑 战接口速率，SATA还没有表现出超人一 等的实力，但SATA II相对于SATA， SATA相对于PATA有很多优点。
计算机操作系统教程(张尧学(第三版)第五章
精品课程系列-计算机学院版权所有
关于动态地址重定位可以如下图所示的过程说明：
制 作 者 ： 郭 平 、 王 在 模 、 何 静 媛
用户程序的虚地址空间 0 100 1KB 0 内存 基地址寄存器 操作系统 22628 22KB 22528
XXXXX
20KB 22KB 22KB+100 XXXXXX
制 作 者 ： 郭 平 、 王 在 模 、 何 静 媛
精品课程系列-计算机学院版权所有
动态地址重定位
制 作 者 ： 郭 平 、 王 在 模 、 何 静 媛
动态地址重定位是在程序执行过程中，在CPU访问 内存之前，将要访问的程序或数据地址转换成内存地 址。动态地址重定位依靠硬件地址变换机构完成。
硬件地址转换机构一般由一个“基地址寄存器” 和一个“虚地址寄存器”组成，用户程序不做任何修 改地装入分配给它的存储区域。当调度到用户程序运 行时，则转换成实际的物理地址。
精品课程系列-计算机学院版权所有
分区的分配与释放
制 作 者 ： 郭 平 、 王 在 模 、 何 静 媛
分区的分配： 若采用的是一个队列的管理方案，则当一个分区被释放时， 需要在队列中选出一个作业运行，可以有以下几种方案： （1）选出第一个可容纳的作业。该方案虽然实现简单，选择 率高，但是可能会因为一个小作业进入而浪费掉该分区的大部分 存储空间，存储利用率不高。 （2）在队列中找出该分区能容纳的最大的作业。由于每个分 配出的分区产生出的内部碎片小，因此，此方案存储空间的利用 率高；缺点是对小作业不公平。
22kb10022kb300023kbd图51地址变换示意图郭平王在模何静媛其中程序a中的一条入口地址为3000的一条指令为call100其中程序a中的一条入口地址为3000的一条指令为call100在装入内存之后由于程序的起始地址不再为0故程序中的指令需要做相应的转换
数据结构第5章
第5章：数组和广义表 1. 了解数组的定义；填空题：1、假设有二维数组A 6×8，每个元素用相邻的6个字节存储，存储器按字节编址。
已知A 的起始存储位置（基地址）为1000，则数组A 的体积（存储量）为 288 B ；末尾元素A 57的第一个字节地址为 1282 。
2、三元素组表中的每个结点对应于稀疏矩阵的一个非零元素，它包含有三个数据项，分别表示该元素的 行下标 、 列下标 和 元素值 。
2. 理解数组的顺序表示方法会计算数组元素顺序存储的地址；填空题：1、已知A 的起始存储位置（基地址）为1000，若按行存储时，元素A 14的第一个字节地址为 (8+4)×6+1000=1072 ；若按列存储时，元素A 47的第一个字节地址为 (6×7＋4)×6＋1000）＝1276 。
(注：数组是从0行0列还是从1行1列计算起呢？由末单元为A 57可知，是从0行0列开始！) 2、设数组a[1…60, 1…70]的基地址为2048，每个元素占2个存储单元，若以列序为主序顺序存储，则元素a[32,58]的存储地址为 8950 。
答：不考虑0行0列，利用列优先公式： LOC(a ij )=LOC(a c 1，c 2)+[(j-c 2)*(d 1-c 1+1)+i-c 1)]*L 得：LOC(a 32,58)=2048+[(58-1)*(60-1+1)+32-1]]*2＝8950选择题：（ A ）1、假设有60行70列的二维数组a[1…60, 1…70]以列序为主序顺序存储，其基地址为10000，每个元素占2个存储单元，那么第32行第58列的元素a[32,58]的存储地址为 。
（无第0行第0列元素）A ．16902B ．16904C ．14454D ．答案A, B, C 均不对 答：此题（57列×60行＋31行）×2字节＋10000=16902( B )2、设矩阵A 是一个对称矩阵，为了节省存储，将其下三角部分（如下图所示）按行序存放在一维数组B[ 1, n(n-1)/2 ]中，对下三角部分中任一元素a i,j (i ≤j), 在一维数组B 中下标k 的值是：A ．i(i-1)/2+j-1B ．i(i-1)/2+jC ．i(i+1)/2+j-1D ．i(i+1)/2+j3、从供选择的答案中，选出应填入下面叙述 ？ 内的最确切的解答，把相应编号写在答卷的对应栏内。
计算机系统结构多媒体教程课件_第五章 多处理机系统2
2013-8-31 4
一、问题由来
• 当每个处理机都有自己专用的cache时， 系统效率提高，但产生cache不一致问题。
2013-8-31
5
1、共享可写数据引起的不一致
2013-8-31
6
2、进程迁移引起数据不一致
2013-8-31
7
2、进程迁移引起数据不一致
• P1、p2都有共享数据X拷贝，p2修改了X，并 采用写通过策略，同时修改内存中的X。当该 进程迁移到P1上，这时P1中仍然是X。
目录表法： （非总线结构）
主存设置目录表〈数据块地址，指示器、标志 位〉，某PE写Cache时，通知指示器中的PE处理。
2013-8-31 13
5.3.4 多处理机系统的特点
1.结构灵活性 • 相比并行处理机的专用性，多处理机系 统是要把能并行处理的任务、数组，以 及标量都进行并行处理，有较强的通用 性。因此多处理机系统要能适应更多样 化的算法，具有更灵活的结构，以实现 各种复杂的机间互联模式。
2013-8-31 14
ห้องสมุดไป่ตู้
多处理机系统的特点(cont.)
2.程序并行性 • 在多处理机中，并行性存在于指令外部， 即表现在多任务之间。为充分发挥系统 通用性的优点，便要利用多种途径：算 法、程序语言、编译、操作系统以至指 令、硬件等，尽量挖掘各种潜在的并行 性。
《计算机原理与应用》习题(5-6章)
第5章微机的存储器5.4 某一RAM内部采用两个32选1的地址译码器，并且有一个数据输入端和一个数据输出端，试问：（1）该RAM的容量是多少？（2）基本存储电路采用何种译码电路？（3）存储阵列排列成怎样一种阵列格式？答：（1）容量是：32×32 = 1024bit = 1Kb；（2）基本存储电路采用双译码方式；（3）存储阵列排列成32×32的矩阵。
5.5 设有一个具有13位地址和8位字长的存储器，试问：（1）存储器能存储多少字节信息？（2）如果存储器由1K×4位RAM芯片组成，共计需要多少片？（3）需要哪几位高位地址做片选译码来产生芯片选择信号？答：（1）存储器能存储信息：213×8位= 8KB；（2）若由1K×4位RAM芯片组成，则位扩充需要2片，容量扩充需要8片，共计2×8=16片；（3）扩充的8组芯片需用3-8译码器进行片选，由于地址总线的A9~A0需要与各RAM芯片地址线并联，所以用高位地址A12、A11、A10作片选译码来产生芯片选择信号。
5.6下列RAM各需要多少地址线进行寻址？多少条数据I/O线？5.7 分别用1024×4位和4K×2位芯片构成64K×8位的随机存取存储器，各需多少片？答：（1）由1024×4位的芯片组成64K×8位的RAM芯片，位扩充需要2片，容量扩充需要64片，共计64×2=128片；（2）用4K×2位的芯片组成64K×8位的RAM芯片，位扩充需要4片，容量扩充需要16片，共计16×4=64片。
5.8 在有16根地址总线的微机系统中，根据下面两种情况设计出存储器片选的译码电路及其与存储器芯片的连接电路。
（1）采用1K ×4位存储器芯片，形成32K 字节存储器。
（2）采用2K ×8位存储器芯片，形成32K 字节存储器。
计算机组成原理第5章习题参考答案
第5 章习题参考答案第5 章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（IR）；(2)保存当前正在执行的指令地址的寄存器是（AR）(3)算术逻辑运算结果通常放在（DR）和（通用寄存器）。
2．参见图 5.15 的数据通路。
画出存数指令“ STO Rl， (R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：STO R1, (R2)(PC)→ARPC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R2) → AR R2O , G, AR i(R1) → DR R1O , G, DR i(DR) → M R/W=W~3．参见图 5.15 的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将 (R3)为地址主存单元的内容取至寄存器 R2 中，标出各微操作控制信号序列。
解：LAD R3, (R0) 的指令流程图及为操作信号序列如下：LAD (R3), R0(PC)→ AR PC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R3) → AR R3O , G, AR i(M) → DR R/W=R(DR) → R0DR O , G, R0i~4．假设主脉冲源频率为 10MHz，要求产生 5 个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个 CPU 周期中要产生 3 个节拍脉冲；T l＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。
解：取节拍脉冲 T l、 T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为 200ns，即，其频率为 5MHz. ；由于要输出 3 个节拍脉冲信号，而 T3的宽度为 2 个时钟周期，也就是一个节拍电位的时间是 4 个时钟周期，所以除了 C4外，还需要 3 个触发器—— C l、C2、C3；并令T1C 1C2；T1C 2C3；T3C1 C 3，由此可画出逻辑电路图如下：6．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。