浙江农林大学数字电子线路复习题
数电复习题（含答案）
数电复习题（含答案）数电复习题选择题：1．下列四个数中，与⼗进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（）2 C 、（0001）8421BCD D 、（203）8 2．N 个变量可以构成多少个最⼩项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是⼆极管的常⽤功能的是（ C ）A 、检波 B 、开关 C 、放⼤ D 、整流4．.将⼗进制数10)18(转换成⼋进制数是（ B ） A 、20 B 、22 C 、21 D 、235．译码器的输⼊地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、206．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器7．三变量函数()BC A C B A F +=,,的最⼩项表⽰中不含下列哪项（ A ） A 、m2 B 、 m5 C 、m3 D 、 m78．⽤PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列C 、与阵列和或阵列都可以D 、以上说法都不对 9．A/D 转换器中，转换速度最⾼的为( A )转换A、并联⽐较型B、逐次逼近型C、双积分型D、计数型10．关于PAL器件与或阵列说法正确的是（ A ）A、只有与阵列可编程B、都是可编程的C、只有或阵列可编程D、都是不可编程的11. 当三态门输出⾼阻状态时，输出电阻为（ A ）A、⽆穷⼤B、约100欧姆C、⽆穷⼩D、约10欧姆12为使采样输出信号不失真地代表输⼊模拟信号，采样频率f s和输⼊模拟信号的最⾼频率f axIm的关系是（C）A、f s≥f axIm B、f s≤f axImIm13. 下列说法不正确的是（ C）A．集电极开路的门称为OC门B．三态门输出端有可能出现三种状态（⾼阻态、⾼电平、低电平）C．OC门输出端直接连接可以实现正逻辑的线或运算D.利⽤三态门电路可实现双向传输14. 以下错误的是（ B ）A．数字⽐较器可以⽐较数字⼤⼩B．实现两个⼀位⼆进制数相加的电路叫全加器C．实现两个⼀位⼆进制数和来⾃低位的进位相加的电路叫全加器D．编码器可分为普通全加器和优先编码器15. 下列描述不正确的是（A ）A．触发器具有两种状态，当Q=1时触发器处于1态B．时序电路必然存在状态循环C．异步时序电路的响应速度要⽐同步时序电路的响应速度慢D．边沿触发器具有前沿触发和后沿触发两种⽅式，能有效克服同步触发器的空翻现象16．离散的，不连续的信号，称为（ B ）。
数字逻辑电路复习提纲(南农)
数字逻辑电路复习提纲一、填空题：2．在常用的BCD码中，根据编码规律，BCD码可以分为有权BCD码和无权BCD ；5．触发器是功能最简单的时序逻辑电路，具有0、 1 两个稳定状态；7．单稳态触发器被广泛应用于脉冲整形、延时和定时；8．模数转换器（ADC）和数模转换器（DAC）的重要技术指标是转换精度和转换速度；9．逻辑函数常用到的表示方法有真值表、卡诺图、函数式、逻辑图和波形图；11．在数字电路中，晶体管经常作为开关元件使用；12．应用最广泛的集成电路是TTL电路和 CMOS 电路；20.555定时器是一种中规模集成电路，只要在其外部配上适当的电阻电容元件，就可以方便的构成脉冲产生电路和整形电路；21.D型触发器的逻辑功能是Q n+1 = D ；22.门电路是CMOS集成电路最基本的逻辑单元；23.n位触发器构成的环形计数器，也是一个 n 分频电路；24.常用的七段数码管有共阳数码管和共阴数码管之分；25.一个触发器可存储 1 位二进制数码；26.移位寄存器不但具有存储代码的功能，而且具有移位功能。
27.根据所完成的逻辑功能，译码器可分为变量译码器和显示译码器；28.在多级逻辑电路中，一般都会出现竞争现象；29.多谐振荡器是一种自激振荡器；30.寄存器是具有存储功能的逻辑部件；31.N进制计数器就是 N 分频器；32.按计数的增减，可以把计数器分成加法计数器、减法计数器和可逆计数器三种；33.存储 n 位二进制码需用 n 个触发器；34.同步触发器的共同缺点是存在空翻现象；35.D触发器具有 2 个稳定状态；二、单项选择题1.同步触发器的最显著特点是（ C ）A.控制方便B.ＣＰ触发C. 时钟电平直接控制D.脉冲延时2.n位触发器构成的扭环形计数器，其无关状态数有（ D ）A.2 n-n个B.2 n-1个C.2n个D.2 n-2n 个3.下列门电路属于双极型的是( A )A.OC门B.PMOSC.NMOSD.CMOS4.无论使用何种进位计数制，数值的表示都包含两个基本要素，即（ C ）A.位数和位权B.基数和位数C.基数和位权D.位数和权数5.不是由集成定时器555构成的电路是（ A ）A.寄存器B.施密特触发器C.单稳态触发器D.多谐振荡器6.在数模转换电路中分辨率是用于表征其输出电压变化量的（ A ）A.最小值B.最大值C.中间值D.最大和最小值7.对一般触发器，当满足Q n+1 = Q n时，具有的功能是（ B ）A.记数B.保持C.不定D.置08.下列不属于OC门应用方面的是（ D ）A.线与B.驱动C.电平转换D.加法运算R引脚为0时，触发器的状态为 ( B )9.触发器的DA.1B.0C.翻转D.保持三、简答题1.对组合逻辑电路进行设计的一般步骤有哪些？（63页）答：（1）逻辑抽象分析设计要求，把实际要求的一般性描述转化为逻辑描述。
中国农业大学电子技术基础数字部分复习题
)。
A：译码器
B：全加器
C：寄存器
7、在下列逻辑电路中，不是时序逻辑电路的是(
)。
A：寄存器
B：计数器
C：译码器
8、用 4 选 1 数据选择器实现函数 Y A1 A0 A1 A0 ，应使(
)
A： D9 D2 1 D1 D3 0
B： D0 D1 1 D2 D3 1
C： D0 D2 0 D1 D3 1
4、分析图示电路,画真值表，逻辑表达式，说明功能
4
5、. 组 合 逻 辑 电 路 及 输 入 波 形 如 图 ，试 写 出 逻 辑 表 达 式 并 画 出 输 出 波 。
29、单稳态触发器的暂态时间 tw 与电路中
两种，输出数码方式也 参数
二、单选（每题 2 分、共 10 分）：
1、以下代码中不是 BCD 码的是( ) 。
2
A： 5421 码
B：格雷码
C：ASCII
2、以下代码中为无权码的为 (
)。
A：8421BCD 码
B：2421BCD 码 C：格雷码
3、 逻 辑 函 数 L A B A C的 对 偶 式 为 （ ）。
9、将 JK 触发器转换为T 触发器，应该使( ) 。
A：J=K=0
B：J=K=1
C：J=Q，K=0
10、欲使 JK 触发器按 Q n1 1工作，可使 JK 触发器的输入端(
)。
A：J=K=1
B：J=1，K=0 C： J Q , K 0
11、为实现将 JK 触发器转换成 D 触发器、应使(
)。
的
，而 且 还 决 定 于 电 路
，因 此 时 序 电 路 具 有 记 忆
性。
22 、时 序 逻 辑 电 路 的 逻 辑 功 能 通 常 可 用
浙江7月高等教育自学考试数字电路试题及答案解析
浙江省2018年7月高等教育自学考试数字电路试题课程代码：02344一、填空题(每小题2分，共20分)1.设A为权值高位，求函数CAB++的最小项表达式为(用标号法)∑m(__________)。
ADB2.数据分配器就是带选通控制端的__________。
3.写出图示TTL电路的逻辑表达式Y=__________。
4.电路如图所示，当状态赋值时采用负逻辑时，则AB变量在00、01、10、11取值时，函数F的状态分别依次为__________。
5.已知全加器的输入变量为A、B、C，则全加器三变量之和S=(A⊙B)⊕。
6.从电路演变过程上考虑，提出D、T、JK触发器的理由是为了克服RS触发器出现。
7.欲使JK触发器的状态保持不变，可以使控制端J=K=0，也可使__________。
8.四位触发器构成的扭环计数器，已知它的现态为0010，次态为0101，则在移位命令的作用下，紧跟着的再下一个次态为__________。
9.现若用三个JK触发器θ0θ1θ2构成二进制同步加法计数器(θ2是高位)，则J2K2的控制为__________。
10.集成单稳触发器，分为可重触发及不可重触发两类，其中可重触发指的是在期间，能够接收新的触发信号，重新开始暂稳态过程。
二、单项选择题(在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在题干的括号内。
每小题2分，共20分)1.(71)8相应的余3码应为( )A.01010111B.01110001C.10001010D.101001002.如下CMOS电路能正常工作的电路是( )3.图示电路完成的逻辑功能是( )(设该电路是CMOS电路)A.0B.1C.BA+ D.AB4.对于输出“0”有效的2—4线译码器来说要实现，Y=BBA+的功能，应外加( )AA.或门B.与门C.或非门D.与非门5.欲用4选1数据选择器实现一位同比较的功能，则D0D1D2D3的取值应为( )A.0101B.1010C.1001D.01106.下面4种触发器中，抗干扰能力最强的是( )A.同步D触发器B.主从JK触发器C.主从D触发器D.同步RS触发器7.GAL与PAL的区别在于( )A.输入采用缓冲器B.输出逻辑宏单元(OLMC)C.输出固定或阵列D.输入采用可编程与阵列8.设计最大长度移位寄存器型的计数器时，反馈逻辑电路是用( )门组成的。
数字电子技术基础复习题及答案.doc
复习题一、填空题L (48)10 =( _______________________ )2=( _________________ )16=( )8421BCD =( )余三码2.2015个1异或的结果为______________ o3.三态门的输出是1态、__________ 和__________ -4.一个8线-3线编码器，当输入人匕匕蛉乙呂«人=00100000时，输出代码是_______ o5.若将一个异或门(输入为A、B)当作反相器来使用，则输入A、B端 _____________ o6.逻辑函数式Y = AB^(CDy,其反函数尸二__________________________ o7.555定时器可以组成____________ 、 _____________ 、________________ o&用5级触发器组成20进制计数器，其无效状态个数为___________ 。
9.一个四位二进制减法计数器，其状态初始值为1010,经过100个时钟周期以后，该计数器的状态值为___________ O10.______________________________________ 如(110011)2为有符号数，则其反码为______________________________________________ ,补码为______________1 1 ( 1A) ]6 =( __________________ )2=( __________________ )8=( )10=( )8424BCD12 个201同或的结果为 ________________ 。
13.三态门的输出可以并联使用，实现____________________ 功能14.一个8线・3线优先编码器，输入高屯平有效,£最优先，当YoYMYMYMYKllOlllO时,输出代码是________ 。
2022年浙江农林大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年浙江农林大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x 对应的存储单元地址。
若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（）。
A.0B.1C.2D.342、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址3、float型数据通常用IEEE754标准中的单精度浮点数格式表示。
如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（）。
A.C1040000HB.C2420000HC. C1840000HD.CIC20000H4、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出5、若x=103，y=-25，则下列表达式采用8位定点补码运算时，会发生溢出的是（）。
A.x+yB.-x+yC.x-yD.x-y6、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。
请问若全部访问都为读操作，该存储器的数据传输速率为（）。
A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s7、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对8、下列部件中，CPU存取速度由慢到快的排列顺序正确的是（）。
A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、已知计算机A的时钟频率为800MHz，假定某程序在计算机A上运行需要12s。
浙江7月高等教育自学考试模拟电路与数字电路试题及答案解析
浙江省2018年7月高等教育自学考试模拟电路与数字电路试题课程代码：02314一、单项选择题(在每小题的四个备选答案中，选出一个正确答案，并将正确答案的序号填在题干的括号内。
每小题2分，共30分)1. 电路如图所示，电压U=( )A. 6VB. 3VC. 9VD. -6V2. 分析如图所示电路，设电路正常工作，当电网电压波动而使U I增大时(负载不变)，I R将增大，则I W将( )A. 增大B. 减少C. 不变D. 不能确定3. 如图所示电路中，电流I的值是( )A. 110/7AB. 22AC. 22.5AD. 222A4. 直接耦合式放大的优点是( )A. 所用元件少B. 放大倍数高C. 频率响应好D. 工作点互相影响5. 为了稳定放大电路的输出电流并提高输入电阻，应采用( )A. 串联电压负反馈B. 并联电流负反馈C. 串联电流负反馈D. 并联电压负反馈6. J-K触发器在CP脉冲作用下，欲使Q n+1=1，则必须使( )A. J=0 K=0B. J=0 K=1C. J=1 K=0D. J=1 K=17. 按正逻辑体制，与图真值表相对应的逻辑门应是( )输入 A B 输出 F 输入 A B 输出 F0 0 0 1 0 00 1 0 1 1 18. 要使正弦波振荡电路稳定地工作，则必须满足( )A. 起振条件B. 平衡条件C. 稳定条件D. 起振、平衡、稳定条件9. 如图所示电路R f，C F支路引入的反馈为( )A. 电压串联负反馈B. 电流串联负反馈C. 电流并联负反馈D. 电压并联负反馈10. 如图所示放大电路中，晶体管工作在( )A. 放大区B. 截止区C. 饱和区D. 击穿区11. 图示电路中，当负载电阻R L获得最大功率时，R L=( )`A. ∞B. 0.5ΩC. 1ΩD. 2Ω12. 如图所示电路的等效电路为( )13. 电路如图所示，则u0与u i的关系为( )A. u0=-u iB. u0=u iC. u0=-2u iD. u0=2u i14. 如图所示时序逻辑电路完成的功能为( )A. 移位寄存器B. 同步二进制减法计数器C. 异步二进制减法计数器D. 同步二进制加法计数器15. 某触发器的状态转换图如图所示，该触发器应是( )A. J-K触发器B. 钟控R-S触发器C. D触发器D. T触发器二、填空题(每空1分，共16分)1. 电路如图所示，R ab=_______Ω。
浙江农林大学电子电工学考研真题试题2009(含标准答案)
A B F
图4
26、根据图 4 中的波形图，可判断出输出 F 与输入 A、B 之间是（ ）的逻辑功能。
A．与非 B．或非
C．异或
D．同或
27、图 5 所示电路实现的逻辑功能是（ ）。
A． F AB CD
B． F AB CD
A
B
C． F AB CD
C
D． F AB CD
D
28、图 6 所示逻辑电路的表达式为（ ）。
）。（设二极管正向导通电压是 0.7 V）
C．8V D．8.7V
+10V R1 500Ω
A R2 2k
图3
19、差分放大电路的主要作用是（ ）。
D．2V
D +6V
A．提高静态工作点 B．降低静态工作点 C．稳定输出电压 D．抑制零漂
20、下面（ ）指标可以综合考察差分放大电路对差模信号的放大能力和对共模信
的变化量是 1mA，则其电流放大倍数β约为（ ）。
A．100 B．75 C．90 D．50
14、现有两只稳压管，它们的稳定电压分别为 5V 和 8V，正向导通电压均为 0.7V，如
果将它们串联相接，则不可能得到（ ）稳压值。
A．13V B．8V C．1.4V D．5.7V
15、电子电路放大的基本特征是（ ）。
。
4、为了避免 1kHz 的信号进入放大器，应选用
滤波电路。
5、直流稳压电源由电源变压器、
、
和
四个环节组成。
6、PN 结的反向击穿按照机理可分为
和
。7、多级放大电路有、 Nhomakorabea、
和
四种常见的耦合方式。
8、“虚短”是指集成运放的两个输入端电位无穷接近，但又不真正短路的特点，用式
浙江大学数字电子技术基础本科试卷.doc
2.TTL 主从JK 触发器电路如图1.2（a ）所示，初态为0,已知CP 、A 、B和的波形,请判断Q 的波1D1S CPCPCP图1. 1浙江大学数字电子技术基础本科试卷本试卷共7题题号 .■四五六七分数一、选择正确的答案填空=节 + 41. 电路如图1.1所示，乂 一以"的电路为形，它为（A ）、（B ）、（C ）、（D ）中的(b) E 1. 2二、 将负边沿触发的JK 触发器转换为T 触发器时，在不添加任何其它器件的条件下，有几种电路方 案？清画出外部连接图。
三、 电路如图3.1所示。
1、令触发器初始状态为°3°2°1=00],请分析出计数器的模，画出状态转换图和电路时序图。
2、若在使用过程中F2损坏，欲想用一个负边沿D 触发器代替，问电路应作如何修改，才能实现原电 路的功能。
画出修改后的电路图。
（可只画修改部分的电路）Cl 1Q1R图3. 1CP° r瓦p T D3 D2 Di Do Qs Q2 Qi QoX0X X X X X X X 0 0 0 0t10X X A B C D A B CDX110X X X X X保持X11X0X X X Xt1111X X X X计数Qi Qo74LS161D； D? Di DoE4. 1CP&mT图4.2四、中规模同步四位二进制计数器CT161(74LS161)的功能表和引脚简图恰好别如表4.1和图4.1所示:1 .清用置零法设计一个七进制加法计数器，其状态转换要求如图4.2所示。
2.试用一片74LS161及图4.3电路设计成一个能自动完成加、减循环计数的计数器。
即能从000加到111,再从111减到000循环，要有简要的设计过程。
表4. 1 74LS功能表0000^0001-*0010^0011t I0110— 0101 *-*-0100图4.3五、集成定时器CC7555如图5.1(a)所示。
浙江农林大学
浙江农林大学教案2017 ～2018 学年第 2 学期课程名称数字电子线路实验开课学院（部）信息工程学院学科(教研室) 电子工程系授课班级电子信息工程161.162授课教师周素茵职称/学位讲师/硕士浙江农林大学教务处编制课程基本情况课程编号C3602058课程名称数字电子线路实验开课单位信息学院电子工程系学科/教研室/实验室课程学分 1.0 考核方式考试( )考查( √)其他方式( )：课程类别专业核心必修学时数32 (其中理论学时：0 实验/实习/实训学时：32 上机学时：0 ) 授课方式双语授课( ) 多媒体授课() 普通授课(√ )使用教材统编教材( ) 自编教材或讲义(√)书名作者出版社出版时间教材数字电子技术实验教程周素茵、章云、李光辉清华大学出版社2014年7月教学参考用书数字电子技术李光辉、周素茵、章云、胡海根清华大学出版社2012年7月数字电子技术基础（第6版）阎石清华大学出版社2016年4月电子技术基础与综合实践教程施金鸿北京航空航天大学出版社2006年8月1. 课程类别：通识必修、大类必修、专业核心必修、通识限选（生态环境类、创新创业类、人文艺术与社会科学类、科学与技术类）、大类限选、专业限选、通识任选和专业任选中选择。
2. 选择项请在括号内打“√”。
教案内页章节名称常用元器件的识别与测量授课教师周素茵授课对象电子信息工程161授课类型□理论课√实践课教学时长90分钟教学目标通过对电阻、电容、二极管等分立元件、中小规模集成电路芯片相关标识等的识别与测量，为后续实验的进行奠定基础。
主要采用讲解、演示、练习、随机测试的方法，让学生熟练掌握元器件的识别与测量。
教学重点中小规模集成电路芯片的引脚识别与初步测试、万用表的使用教学难点色环电阻的阻值识别教学方法讲授、演示、随机测试教学手段实物、黑板教学步骤设计主要教学步骤教师活动学生活动时长分配元器件下发及教师讲解√√30随机测试√√30问题答疑及实验报告√√30教学内容结合万用表和观察法完成以下内容：1、电阻（色环电阻、电位器、排阻）的识别与测量；2、电容（瓷片电容、钽电容、电解电容）的识别与测量；3、二极管（整流二极管、开关二极管和发光二极管等）的识别与测量；4、集成芯片的引脚排列、型号识别与简单测试。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1. （100.5）D =（ ）H =（ ）B= ( )8421BCD码 2．已知某函数的卡诺图或表达式，其最简与或式为 ，最简与非-与非式为 ，最简或与式是 ，。 2. 只有当决定一件事的几个条件全部具备时这件事才会发生，这种逻辑关系为 。 6. 若对30个字符进行二进制代码编码，则至少需要__________位二进制。 6．右图为一共阴极接法的数码管，若要显示字型“A”，显示译码器的输出a-g应为 。
1. 两片3线—8线译码器74LS138连成的电路如图所示，74LS138的功能表达式如下：正常工作时01321SSS。0127012601210120AAAYAAAYAAAYAAAY
则当该电路的A3 A2 A1 A0 = 1111时，第 片译码器的输出端 为0。
6.欲使JK触发器变为T触发器，可以使 ；欲使D触发器变为T’触发器，可以使 。 5.与、或阵列均可编程的PLD是 。 1.“数字电路”课中常用的工具是（ ）。 A.程序设计语言 B.数值分析方法 C.普通代数 D.逻辑代数 4.一个n变量的逻辑函数应该有（ ）个最小项。 A．n B．2n C．2n D．n2 5．在以下各种电路中，属于组合电路的是（ ）。 A．RAM B．触发器 C．寄存器 D．数据选择器
8.如图所示逻辑电路中，已知A为1态，当C时钟脉冲到来后，JK触发器具备( )功能。
A. 置0 B. 置1 C. 不定 D. 计数
7．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器( )。 A.16个 B.8个 C.2个 D.1个
10.多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为（ ）。 A.tw1/T B.tw1/tw2 C.tw2/tw1 D.tw2/T
9．欲将一个数据串延时4个CP的时间，最简单的办法是采用( )。 A、一个单稳触发器 B、4位移位寄存器
C、模4计数器 D、一个多谐振荡器 10．下列的器件中存储的信息在掉电以后即丢失的是( )。 A、RAM B、EPROM C、EEPROM D、PAL。 9.以下PLD中，与、或阵列均可编程的是( )器件。 A. PROM B. PAL C. PLA D. GAL 10. 关于双积分型ADC转换器的哪个说法不正确( )。 A. 抗干扰能力强 B. 精度高 C. 成本低 D. 速度快 2．数字集成电路的分类。 3．TTL门电路的拉电流负载与灌电流负载以及噪声容限的概念。 3.TTL与CMOS多余输入端的处理，输入接高、低电平的等效情况。 4.三态门与传输门的输出控制。 5.数值比较器的级联输入。 5.逻辑相邻的概念。 6．组合逻辑电路与时序逻辑电路的区别。 7．触发器的功能与结构分类，各自特点。（一次变化问题，空翻的概念，抗干扰能力。） 8．计数器与移位寄存器的应用。 9．555的三种应用。 10．RAM、ROM电路的结构，存储器的容量表示。 11．A/D、D/A转换器的精度与速度，A/D转换的步骤。
1.写出下列两个图的输出表达式。(可以不化简) 1. 触发器及其输入信号的波形分别如下图所示。试画出输出端的波形（设Q的初态为“0”）。 R1DCPDRQQDDCP
DR 1.根据下图的组合电路逻辑图，写出Y(A、B、C)表达式，画出对应输入A、B、C的输出Y波形。
2．分析下图组合逻辑电路的逻辑功能。 。
3.下图为一个环形/扭环形计数器，如果电路的初始状态为……，试画出该电路的状态转移图。
3.分析下图时序逻辑电路，写出驱动方程、状态方程并根据给定输入画出输出波形(设初态
为0)。
4. 电路如下图所示，要求：（1）该接法构成的是哪一种整形电路？ （2）若输入信号uI如图所示，请画出uO的波形。
1．设计一个满足下表所示功能的组合电路。表中A、B、C为输入变量，F为输出函数。试用两输入端的与非门实现。 1．设计一个组合逻辑电路，输入为A、B、C，输出为Y。当…时，实现Y=…；当…时，实现Y=…。 要求：(1)列出真值表； (2)求输出Y的最简与或表达式；
(3)完全用与非门实现该逻辑关系(画逻辑图)。
2．用数据选择器实现函数Y(A，B，C，D)=……。 要求：变量D从数据端输入，写出设计的过程，在给定的74LS151框图上画出逻辑接线图。
1． 试用一片74138/74151实现满足……的电路(3变量输入)。 要求：先列出真值表，写出逻辑式，再在给定的芯片框图基础上画出电路图。
2． 试用一片74161/74290和适当门电路构成N进制计数器。 要求：说明采用的方法，画出状态表或状态图，然后在给定的芯片框图上完成电路图。
2．试画出…序列检测器的状态图并做状态分配，已知此检测器的输入、输出序列如下： 3． 利用ROM实现下图所示的序列信号。（以熔丝结构表示或PLD表示法均可）输入为地址A2A1A0，输出为F3F2F1和F0。 4． 一、填空题
5． 1、与十进制数58对应的8421BCD 码是（01011000），对应的十六进制数是（3A）。
A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 0 1 1 0 0 0 6． 2、已知函数)11,9,7,5,4,3,1(),,,(DCBAY，则使Y = 0
的最小项有（ 9 ）个。 7． 3、一个3位移位寄存器，经过（ 3 ）个时钟脉冲后，3位串行输入数码全部存入寄存器；再经过（ 3 ）个时钟脉冲后可串行输出3位数码。 8． 4、施密特触发器常用于对脉冲波形的（ 整形 ） 9． 5、双极型三极管的三个极分别是（ ）、（ ）和（ ）。
10． 6、滤波通常是利用（）或（）的能量存储功能来实现的。 11． 7、三端式集成稳压器中的“三端”指的是（ ）、（ ）和（ ）三个端子。 12． 8、函数 11111Y = （1 ）。 13． 9、使函数 (,,)YABCABAC 取值为1的最小项有（ 3 ）个。 14． 10、函数L（A、B、C、D）=∑m（5、7、13、14）+∑d（3、9、10、11、15）的最简与或表达式为：L =（ ）。 15． 11、右图为某函数的卡诺图， 16． 其最简与或式为（ ）， 17． 最简与非式为（ ）。 18． 12、n 位地址码的数据选择器可以从
（ ）个输入信号中选择一个送到输出端。 19． 13、2n选1 数据选择器有（ ）位地址码。 20． 14、信息可随时写入或读出，断电后
信息立即全部消失的存储器是（ RAM ）。 21． 15、编码电路和译码电路中，（编码）电路的输出是二进制代码。 22． 16、集成电路的规模大小是由集成度的高低决定的，根据集成度的高低，集成电路可分为（）、（）、（）和（）四种类型。 23． 二、选择题 24． 1、TTL三态门电路如图5所示，其输出函数F为（ ）。
25． A、AB B、CD C、高阻态 D、低阻态 26． 27． 28． 29． 30． 31． 2、一位二进制数a，b进行比较，若a＝b，则其输出为（ ）。 32． A、ba B、ba C、ba D、ba 33． 3、若ABCDE为最小项，则它有逻辑相邻项个数为（ ）
34． A、5 B、52 C、58 D、32 35． 4、下列门电路属于双极型的是（ ）
36． A、OC门 B、PMOS C、NMOS D、CMOS 37． 5、TTL异或门，输入端悬空意味着（ ）
38． A、0电平 B、1电平 C、随意值 D、接电源电压 39． 6、在以下各种电路中，属于组合电路的有（ ）。
40． A、RAM B、触发器 C、寄存器 D、数据分配器 41． 7、下列触发器中不能用于移位寄存器的是（ ）。
42． A、D触发器 B、JK触发器 C、基本RS触发器 D、T触发器 43． 8、设集成十进制加法计数器的初态为Q3Q2Q1Q0＝1001，则经过55个CP脉冲以后计数器的状态为（ ）
44． A、0000 B、0100 C、0101 D、1001 45． 9、寄存器没有（ ）功能。 46． A、移位 B、比较 C、并/串转换 D、计数 47． 10、CMOS逻辑电路是以（ ）为基础的集成电路。 48． A、NMOS管 B、三极管 C、PMOS管D、NMOS管和PMOS管 49． 11、下列描述不正确的是（ ） 50． A、触发器具有两种状态，当Q=1时触发器处于1态。 51． B、时序电路必然存在状态循环 52． C、异步时序电路的响应速度比同步时序电路的响应速度慢 53． D、边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象。
54． 12、逻辑函数表示式为)14,12,6,4,2,0(),,,(DCBAF，约束条件为
0CDADC，则化简后的最简与或式为
（ ） 55． A. DBAF B.DBDAF C. BAF D. DABDBADBAF 56． 13、(71)8相应的余3码应为( )