一种高速跳频频率合成器设计

一种高速跳频频率合成器的设计

【摘要】频率合成器是跳频通信的核心部件之一，针对跳频通信的跳频速率越来越高的需求，设计了一种高速跳频的频率合成器。文章在分析比较传统的pll和dds频率合成器优缺点的基础上，设计了一种pll与dds相结合的频率合成方案，测试结果满足设计要求。

【关键词】频率合成器；pll；dds；频率转换时间

1.引言

频率合成器作为跳频通信[1]设备的一个关键部件，要求频率合成器具有捷变频、宽频带、频率分辨力高、相位噪声好、频谱纯度高、杂散指标好、小型化、低功耗等特点。

传统单一的频率合成技术如锁相环频率合成器（pll）、直接数字式频率合成器（dds）各有优缺点，pll杂散抑制能力强，但是频率分辨力低、频率转换速度慢，dds频率转换速度快、频率分辨力高、相位噪声低，但是杂散丰富。

混合式频率合成技术将pll和dds两者结合起来，做到优势互补，合成的输出频率兼顾两者的优点，具有频率转换速度快、频率分辨率高、相位噪声好、频谱纯度高杂散指标好等特点。

2. pll和dds的基本原理

2.1 pll原理

锁相环是一个相位的负反馈控制系统，它由鉴相器（pd）、环路滤波器（lf）和压控振荡器（vco）三个基本部件组成，基本组成

方框图见图1[2]。

鉴相器是一个相位比较装置，它把输入信号vi（t）和压控振荡器的输出信号vo（t）的相位进行比较，得到误差相位θe（t），由误差相位产生误差电压vd（t），误差电压经过环路滤波器是滤除误差电压vd（t）中的高频成分和噪声，得到控制电压vc（t），vc（t）加到压控振荡器上使之产生频率偏移，来跟踪输入信号频率，其频率逐步向输入信号的频率靠拢，也就是使差拍频率越来越低，直至消除频差而锁定。

锁相环频率合成器pll具有底相噪、杂散抑制高等主要特点。缺点是频率分辨力不高。

2.2 dds原理

dds由四部分组成：相位累加器、正弦函数查表、d/a数模变换、lpf低通滤波器，基本组成框图如图2所示[3]。由图可知，信号的产生利用了正弦信号相位线性增加，即根据所需产生的信号周期确定相位（或周期）量化单位，不断按此量化单位累加并不断地以2π为模产生出一个以量化单位为间隔的一定数量的相位值，再按这些离散相位值由正弦表中查出相应的正弦值（这些正弦值都以二进数据表示），便得到所需频率的数字式（相位、幅度）正弦信号。

3. pll+dds高速跳频频率合成器的设计

频率合成器设计主要考虑指标有：信号输出相噪、杂散、频率转换时间。这三个指标存在内在的联系且相互制约，必须仔细选择方案。

相噪、杂散抑制、频率转换时间、稳定性、环路锁定时间等指标跟环路的鉴相频率fpd、环路的自然角频率wn、环路带宽bl、阻尼系数ζ等密切相关。

锁相环的带内噪声主要取决于参考源、鉴相器、n分频器和r分频器的噪声大小，而其带外噪声则主要取决于vco的噪声指标。pll 对带内噪声源呈低通特性，而对vco噪声呈高通特性。环路对带内噪声源呈低通过滤，故希望环路带宽bl选择的越窄越好；但环路对vco呈高通过滤，又希望环路带宽bl选择的越宽越好。为了使两种噪声都得到合理的抑制，可以选择环路带宽bl在两种噪声源谱密度线的交叉点附近总是比较接近于最佳状态的。

由于有快速跳频要求，而dds频率转换时间很快（小于1us），整个频率转换时间指标由环路转换时间决定，采用较高的鉴相频率，提高环路转换时间。

3.1技术要求

晶振信号96mhz作为dds的时钟，dds在cpu的控制下产生

6.464～

7.296mhz输出，该信号经滤波后与晶振的96mhz信号混频得102.464～103.296mhz信号，混频、滤波后作参考信号fref。fref 信号经r+1=10分频送入pe3236的鉴相器，经过环路滤波器，vco 输出频率1000～1300mhz。

4.测试结果

本频率合成器采用dds+pll方案合成了1000mhz～1300mhz频段捷变频率合成器。达到的指标：频率转换时间达到14.7us、杂散抑

制在75db以上、频率分辨力达到0.023hz，相位噪声在10khz处为-96dbc/hz，满足设计要求。

用调制域分析仪测试频率转换时间≤14.7us，测试结果如图4所示。

5.结束语

本文比较了pll和dds的优缺点，采用pll和dds相结合的频率合成技术，合成了具有高速跳频、宽频带、频率分辨力高、相位噪声好、频谱纯度高、杂散指标好、小型化、低功耗等特点的频率合成器。

参考文献：

[1]梅文华，王淑波，邱永红，等.跳频通信[m].北京：国防工业出版社，2005.

[2] 张厥盛，郑继禹，万心平.锁相技术[m].西安：西安电子科技大学出版社，1994.

[3] ad9850 datasheet.2003 analog deviees，

ine.allrightsreserved.

[4] 田良，张严.dds中相位截断噪声的分析和处理[j].国外电子测量技术，1997.

[5] 郭德淳，费元春.dds的杂散分析及频率扩散研究[j].现代雷达，2002.

[6] pe3236 datasheet.peregrine semiconductor corp.2003.

[7] 曾建军.基于dds和pll的频率合成器[d].成都：电子科技

大学，2011.