差分线绕线方法比较
差分走线注意事项

差分走线注意事项
1.差分走线需要注意差分对的匹配,即保证差分对的两条线具有相同的阻抗和长度,这样才能保证信号的稳定性和传输质量。
2. 差分走线的走向应该尽量减少拐弯,避免信号反射和干扰,
同时也要考虑布线的美观性和易于维护性。
3. 差分走线需要严格控制信号的延迟差异,通常采用等长布线
或者加入等长延迟线来实现,这样能够保证差分信号同步到达目的地。
4. 在布线过程中,要注意避免差分对与其他信号线的交叉干扰,可以采用分层布线或者采用屏蔽层等措施来实现。
5. 差分走线的阻抗匹配和信号同步等问题需要在布线前进行仿
真和计算,以确保设计的布线符合要求。
6. 最后,需要注意差分走线的阻抗匹配和布线方式的选择会影
响到整个电路的性能和稳定性,因此需要综合考虑各种因素来确定最佳的布线方案。
- 1 -。
差分线分析与LAYOUT

实际运用中差分信号线的分析和LAYOUT随着近几年对速率的要求快速提高,新的总线协议不断的提出更高的速率。
传统的总线协议已经不能够满足要求了。
串行总线由于更好的抗干扰性,和更少的信号线,更高的速率获得了众多设计者的青睐。
而串行总线又尤以差分信号的方式为最多。
所以在这篇中整理了些有关差分信号线的设计和大家探讨下。
关键字:差分信号线,LVDS,眼图,LAYOUT。
1.差分信号线的原理和优缺点差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好的性能呢?带着这两个问题,我们进行下一部分的讨论。
何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,如图在A-A‘的电流是从右到左,那B-B‘的是从左到右,那么按右手螺旋定则,那他们的磁力线是互相抵消的。
耦合的越紧密,互相抵消的磁力线就越多。
泄放到外界的电磁能量越少。
c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。
目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。
2.差分信号的一个实例:LVDSLVDS(Low Voltage Differential Signaling)是一种低摆幅的电流型差分信号技术,它使得信号能在差分PCB 线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。
差分线布线规则设置

Doc Scope : Cadence Allegro 15.x Doc Number : SFTCA06001Author :SOFERCreate Date :2005-5-30Rev :1.00Allegro 15.x差分线布线规则设置文档内容介绍:1.文档背景 (3)2.Differential Pair信号介绍 (3)3.如何在Allegro中定义Differential Pair属性 (4)4.怎样设定Differential Pair在不同层面控制不同线宽与间距 (8)5.怎样设定Differential Pair对与对之间的间距 (11)1.文档背景a)差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,差分线大多为电路中最关键的信号,差分线布线的好坏直接影响到PCB板子信号质量。
b)差分线一般都需要做阻抗控制,特别是要在多层板中做的各层的差分走线阻抗都一样,这个一点要在设计时计算控制,否则仅让PCB板厂进行调整是非常麻烦的事情,很多情况板厂都没有办法调整到所需的阻抗。
c)Allegro版本升级为15.x后,差分线的规则设定与之前版本有很大的改变。
虽然Allegro15.0版本已经发布很长时间了,但是还是有很多人对新版本的差分线规则设置不是很清楚。
2.Differential Pair信号介绍差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分结构设计,什么另它这么倍受青睐呢?在PCB设计中又如何能保证其良好的性能呢?带着这两个问题,我们进行下一部分的讨论。
何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。
allegro差分线设置规则

allegro差分线设置规则Allegro差分线设置规则引言:Allegro差分线是一种常用的信号传输方式,在电路设计中起到了重要的作用。
本文将探讨Allegro差分线设置规则,从理论和实践角度介绍如何正确地设置Allegro差分线以保证信号传输的准确性和稳定性。
一、什么是Allegro差分线?Allegro差分线是一种差分信号传输方式,通过同时传输正负两个信号来降低干扰和提高信号的抗噪声能力。
差分信号在信号线上的电压差被解读为二进制信号,从而实现数据传输。
Allegro差分线广泛应用于高速数据传输、音频信号传输等领域。
二、设置规则1. 差分线对称布局:为了减小差分信号间的电磁干扰,差分线应该尽量保持对称布局。
在PCB设计中,可以通过布局对称的方式将差分信号线放置在相邻的层上,并且保持相同的长度和宽度,以确保信号的平衡传输。
2. 差分线长度匹配:差分线的长度差异会导致信号的相位差,从而影响信号的准确性和稳定性。
因此,在布线过程中,应尽量使差分线的长度保持一致,以确保信号的同步传输。
3. 差分线与其他信号线的间隔:为了避免干扰,差分线应与其他信号线保持一定的间隔。
特别是与高频信号线、时钟线等应尽量保持一定的距离,以减小相互之间的电磁干扰。
4. 差分线与地线的间隔:差分线与地线之间的间隔也需要特别注意。
过大的间隔会增加信号线的阻抗,影响信号的传输质量;而过小的间隔则容易导致信号与地线之间的串扰干扰。
因此,在实际设计中,应根据具体情况合理设置差分线与地线的间隔。
5. 差分线的屏蔽与接地:为了进一步降低差分线的干扰,可以采用屏蔽措施。
常见的做法是在差分线周围设置屏蔽层,并将屏蔽层接地,以消除外部电磁干扰对信号的影响。
6. 差分线的阻抗匹配:差分线的阻抗匹配是保证信号传输质量的关键。
在设计中,应根据差分线的特性和设计要求,选择合适的阻抗值。
常见的阻抗匹配方式有微带线和差分对线,设计时需要注意保持差分线的阻抗匹配。
PADSPCB功能使用技巧系列——如何走差分线

PADSPCB功能使用技巧系列——如何走差分线在PADSPCB设计软件中,差分线是常见的设计要素,它们被用于传输高速信号。
走差分线需要一些技巧和注意事项,下面介绍如何在PADSPCB 中走差分线的方法。
1.设置差分线规则:在PADS中,首先需要设置差分线规则。
选择菜单栏中的"规则",下拉菜单中选择"Differential Pairs",然后点击"New"按钮创建新的差分线规则。
在对话框中,设置差分线的宽度、间距和层间距。
3.确认差分线类型:创建差分线后,PADS会自动将它们标记为差分线。
鼠标选中一条差分线,查看属性栏中的"Object Properties",确认该线是否为差分线。
如果不是,需要手动设置属性为差分线。
4.差分线的连接:差分线的两条线必须保持相等的长度,以保持信号的同步性。
可以使用工具栏上的"Alternate Length Route"按钮创建多条平行的差分线。
选择其中一条差分线,然后按住"Shift"键拖动鼠标,创建与之平行的差分线。
6.检查差分线的规则:差分线布线完成后,需要再次确认差分线是否符合规则。
选择菜单栏中的"规则",下拉菜单中选择"Differential Pairs",然后点击"Check"按钮进行检查。
如果有错误或警告,需要进行修复。
走差分线是高速信号传输的关键部分,在PADSPCB设计软件中,可以通过设置差分线规则、创建差分线、确认差分线类型、保持差分线的对称性、检查差分线规则和压缩差分线空间等步骤来实现。
通过合理布线,可以提高电路的可靠性和性能。
差分线处理要求

差分线处理要求差分信号处理规则1、什么是差分信号:差分信号是⽤⼀个数值来表⽰两个物理量之间的差异。
从严格意义上来讲,所有电压信号都是差分的,因为⼀个电压只能是相对于另⼀个电压⽽⾔的。
在某些系统⾥,系统'地'被⽤作电压基准点。
当'地'当作电压测量基准时,这种信号规划被称之为单端的。
我们使⽤该术语是因为信号是⽤单个导体上的电压来表⽰的。
另⼀⽅⾯,⼀个差分信号作⽤在两个导体上。
信号值是两个导体间的电压差。
尽管不是⾮常必要,这两个电压的平均值还是会经常保持⼀致。
我们⽤⼀个⽅法对差分信号做⼀下⽐喻,差分信号就好⽐是跷跷板上的两个⼈,当⼀通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过⽐较这两个电压的差值来判断逻辑状态“0”还是“1”。
⽽承载差分信号的那⼀对⾛线就称为差分⾛线。
差分信号和普通的单端信号(单根)⾛线相⽐,最明显的优势体现在以下三个⽅⾯:a.抗⼲扰能⼒强,因为两根差分⾛线之间的耦合很好,当外界存在噪声⼲扰时,⼏乎是同时被耦合到两条线上,⽽接收端关⼼的只是两信号的差值,所以外界的共模噪声可以被完全抵b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,⽽不像普通单端信号依靠⾼低两个阈值电压判断,因⽽受⼯艺,温度的影响⼩,能降低时序上的误差,同时也更适2、差分信号处理要求:由于差分信号频率⼀般都⽐较⾼,所以在⾛线过程中,尽量以不打折,少打折,不打孔,少打孔为优差分信号每换⼀次层⾯(即打⼀个孔)则相当于跨⼀次切割,所以要严格控制过孔数⽬,过孔数不可整对信号全程要求等长等距,等距要求到每⼀个环节点,如下图:3、如果⽆法避免要打孔,则需注意尽可能保持美观,换层处VIA⽔平或者垂直⽅向须对齐,换层后避免反当⽆法顺接的时候可以考虑反向⾛线,但前提条件是确实⽆法顺接4、每⼀对线在换层处必须配⼀颗GND VIA,⽤于回路通道。
基于PCB罗氏线圈的SiC
基于PCB罗氏线圈的SiCPCB罗氏线圈是一种广泛应用于电子设备中的关键元件,其作用是捕获和测量磁场的变化。
而SiC(Silicon Carbide)作为一种新型材料,具有高耐压、高频率、低损耗等优点,在PCB罗氏线圈中发挥着重要的作用。
本文将详细介绍PCB罗氏线圈的工作原理,以及如何利用SiC进行优化设计,并分析其在工业和消费电子领域的应用场景。
PCB罗氏线圈是基于罗氏效应(Rogowski effect)原理工作的。
罗氏效应是指当一个导线穿过磁场时,导线中会产生感应电流,该电流的大小与磁场的变化率成正比。
PCB罗氏线圈利用这一原理,通过测量导线中电流的变化来测量磁场的变化。
在PCB罗氏线圈中,SiC的主要作用是提高线圈的频率响应。
SiC具有高频率、低损耗的特性,可以降低线圈的电阻和电感,从而提高线圈的响应速度。
SiC还具有高温稳定性,可以在高温环境下稳定工作,提高线圈的使用范围。
PCB罗氏线圈的设计主要涉及线圈的焊接和组装工艺,以及SiC的选择和配置方法。
在焊接和组装过程中,需要保证线圈的精度和稳定性,以确保线圈的测量准确度。
同时,需要选择具有高频率、低损耗的SiC材料,以优化线圈的性能。
在配置方面,需要根据实际应用需求,确定SiC材料在线圈中的位置和数量,以实现最优化的性能。
PCB罗氏线圈在工业和消费电子领域均有广泛的应用。
在工业领域,PCB罗氏线圈可用于电力系统中磁场变化的测量和保护,也可以用于电机、发电机等设备的监测和控制。
在消费电子领域,PCB罗氏线圈可用于磁卡、磁带等磁性媒体的读取和写入,也可以用于智能家居、物联网等新兴技术的磁场传感和信号处理。
SiC在PCB罗氏线圈中的应用主要表现在提高线圈的性能方面。
利用SiC的高频特性,可以优化线圈的频率响应,提高测量速度和精度。
同时,SiC的高温稳定性使得线圈可以在更广泛的环境中稳定工作,提高了线圈的可靠性和稳定性。
然而,SiC的成本较高,可能会增加PCB罗氏线圈的整体制造成本。
差分信号的设置与布线
差分对信号的设置与布线差分信号就是用两根完全一样,极性相反的信号传输一路数据,依靠两根信 号电平差进行判断逻辑状态“0”还是“1”。
为了保证两根信号完全一致,在布线时 要保持并行,线宽、线间距保持不变。
低电压差分信号,即LVDS(Low Voltage Differential Signaling)。
它是一 种低摆幅的差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百 Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。
在以前的protel99se包括更早的版本中,是不直接支持差分布线的,这也 使得在高速电路逐渐普遍的今天,protel99se的使用已经稍微不适应目前的电 路设计。
但是06年底altium公司推出的protel 升级版本altium designer增加了一千多种新功能, 完全可以面对和支持高速高密板的设计, 使得 “protel” 在中国的垄断地位更加稳固。
增加的功能当然也包括了支持差分对布线。
下面就为大家简单介绍一下altium designer中差分对的设置以及布线。
一、 差分线在 altium designer中的定义差分线的定义在软件中有两种方法:在原理图环境中定义和在pcb环境中 定义。
(一)原理图环境中定义在一个工程的原理图环境中选择Place\directives\differential pairs放置一对差 分符号,再加以命名即可。
注意差分对的命名规名称要相同,名称的后缀分别标 以_P和_N。
如图1所示:图 1(二)PCB环境中定义在一个工程的PCB环境中的pcb编辑面板中选择Differential pairs editor。
如图2所示:图2然后点击add增加差分对,弹出图 3的对话框:图3在这里可以重命名和定义差分信号。
二、 差分线在 altium designer中的布线三、在PCB环境下点击 Place\differential pairs routing 就可以进行差分布线了。
allegro差分线线距设计
Allegro差分线线距设计介绍在高速信号传输中,差分线线距设计是确保信号完整性和数据可靠性的重要因素之一。
本文将介绍差分线线距的概念、设计原则以及常见的设计方法。
差分线线距的概念差分线指的是一对电路中的两根导线,它们具有相等且相反的信号,用于在电路中传输高速差分信号。
差分线的线线距是指这两根导线之间的距离。
合理的线线距设计可以最大限度地减少干扰和串扰,确保信号的完整性和可靠性。
设计原则1.保持恒定线线距在设计差分线时,应确保两根线之间的线线距保持恒定。
恒定的线线距可以提供均匀的电场分布,减少信号的不对称和非对称模式耦合。
2.控制垂直耦合垂直耦合是指差分线与相邻层或其他导线之间的耦合。
为了减少垂直耦合效应,应选择合适的板层厚度和介质常数,并避免差分线与其他信号线平行走向。
3.控制水平耦合水平耦合是指差分线与同一层内的其他导线之间的耦合。
为了减少水平耦合效应,可以采用差分线的屏蔽设计、行/列间距设计和地平交叉抑制等方法。
4.保持对称性对称性是指两根差分线之间的物理参数要尽量保持一致,包括线宽、线长等。
对称性设计可以减小插入损耗和相位不匹配,提高信号的传输质量。
设计方法1.选择合适的差分线宽度和间距差分线宽度和间距的选择应根据具体的应用需求和性能要求进行考量。
一般来说,较宽的差分线可以提供更低的电阻和损耗,而较窄的差分线可以提供更高的线线距。
根据设计规范和信号要求,选择合适的差分线尺寸。
2.使用差分线屏蔽为了减少垂直和水平耦合的影响,可以在差分线周围添加屏蔽层。
屏蔽层可以是金属层、地层或信号层。
屏蔽层的添加可以有效地降低信号的串扰和干扰。
3.控制差分线的行/列间距差分线的行/列间距是指差分线与相邻行/列之间的距离。
合理的行/列间距设计可以减少信号的水平耦合效应,提高信号的完整性和抗干扰能力。
结论差分线线距设计在高速信号传输中起着至关重要的作用。
通过恒定线线距、控制耦合效应、保持对称性等设计原则和方法,可以有效地提高信号的完整性和可靠性。
差分信号转单端信号的方法
差分信号转单端信号的方法差分信号与单端信号是电路中常见的两种信号形式。
差分信号由两个相互互补的信号组成,分别为正信号和负信号,它们的差值表示信号的幅度。
而单端信号指的是只有一个信号引脚的信号形式。
在一些应用中,我们需要将差分信号转换为单端信号,以满足特定的电路需求。
本文将介绍一些常见的差分信号转单端信号的方法。
方法一:差分到单端的运算放大器转换差分到单端的运算放大器转换是一种常见且简单的方法。
它使用一个差分放大器电路将差分信号转换为单端信号。
差分放大器由两个输入端和一个输出端组成。
通过适当选择放大器的电阻值和电压增益,可以将差分信号的差值放大并转换为单端信号。
这种方法的优点是结构简单,成本较低,适用于一些对信号传输要求不高的应用。
方法二:使用差分到单端转换器芯片差分到单端转换器芯片是一种专门用于差分信号转单端信号的集成电路。
这种芯片通常具有高精度、低功耗和高速传输等特点,可以满足一些对信号质量要求较高的应用。
使用差分到单端转换器芯片可以简化电路设计,提高系统性能,并且具有较好的抗干扰能力。
不同的芯片具有不同的特性和参数,根据具体的应用需求选择合适的芯片进行使用。
方法三:使用变压器进行信号转换变压器是一种常见的电气元件,它可以将信号的电压转换为不同的电压。
在差分信号转单端信号的应用中,可以使用差分模式变压器将差分信号的电压转换为单端信号。
差分模式变压器具有多个绕组,通过适当连接绕组可以实现差分信号到单端信号的转换。
这种方法的优点是转换效率高、传输距离较远,适用于一些对信号传输距离要求较高的应用。
方法四:使用差分线路进行信号转换差分线路是一种通过差分信号传输和转换的电路。
在差分信号转单端信号的应用中,可以使用差分线路将差分信号转换为单端信号。
差分线路由差分对、电阻和电容等元件组成,通过合理设计差分线路的参数和结构,可以实现差分信号到单端信号的转换。
这种方法的优点是灵活性高、可调性强,适用于一些对信号处理要求较高的应用。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1.差分线的优势
差分线抗干扰能力强,信噪比高,辐射小,带宽容量大等众多优点,所以在目前的高速链路设计中,都选取差分线作为通信方式。
差分线使用两根走线传输一路信号,两根线上携带的信息是相同的,但是信号的相位差是180度,这样两个线产生的场正好相互抵消,减少了辐射的产生。
同时由于最终信号取两根信号之差,所以当受到共模信号干扰时,两根线所产生的噪声几乎相同,在接收端做差值时正好被抵消掉。
差分线对噪声天生的抑制能力有效的提高通道的信噪比,大大的改善了通道的信息容量,使得差分线在Gigabit以上的通信领域得到广泛应用。
2.差分走线的几种补偿方式
差分线跟单线传输相比,之所以具有众多优势,是因为其采用了差动传输的方式,即两根线要保持180度的相位差,即我们平时所说的要保持两根线的电流大小相等、方向相反。
任何原因造成的相位失配,都会影响差分线的性能,甚至造成不可预知的后果,所以在layout 设计中,我们必须做到差分线的等长要求。
当有相位失配(Phase mismatch)存在时,如何对差分线进行补偿,选取的方法不同,得到的效果也会有很大的差异。
下面分几种情况对差分线的补偿方式做一个比较全面的剖析:
Case 1: 使用一个大的segment就近补偿。
Case 2: 使用小的突起沿线补偿
Case 3: 在走线的末端进行补偿
图1:三种不同的差分线补偿方式
根据一般经验,我们可以预测的到,Case 1会造成大的阻抗不连续,Case 2的目的正是为了减小这种阻抗不连续性,Case 3则是比较避讳的方法,走线大部分地方相位没办法同步。
下面的工作就是通过仿真工具对这三种方式作出一个具体的对比分析。
3.仿真设置
1.走线宽度4.5mils,间距为7.8mils
2.调整叠层结构,使走线的阻抗保持在100ohm,这里使用Stripline,板材为FR4, 介质高度
分别为7.5mils和52.3mils。
- 1 -
- 2 -
3. 仿真工具
仿真工具选用ADS- Momentum RF ,扫频范围0-60Ghz ,Port 设置如<图1:三种不同的差分线
补偿方式>,运行仿真,即可得到三种走线的模型。
4. 结果分析
1. TDR 分析,测试脉冲trise=20ps ,参考阻抗Z0=100ohm
结果和我们想象的一致,Case 1和Case 3具有较大的阻抗变化,Case 2的阻抗变化分布在比较长得范围内,所以整体变动比较小。
2. 观察一下反射曲线 –
Return losses
- 3 -
从结果来看,Case 1和Case 3的回路损耗均高于Case 2,这个也是显而易见。
3. 传输参数的比较 – Insertion losses
插入损耗的曲线出乎我们的预料之内,在35Ghz 左右,Case 2竟然出现了谐振点,Case 1和Case 3在60Ghz 整个频段内竟然吻合的很好。
4. 模式转化 –
mode conversion
- 4 -
上图是差模转化为共模的量,我们注意到,Case 2中有大部分差模信号转化为了共模信号,这也一定是Case 2插入损耗比较大的原因所在。
5. 原因分析
Case 1/2/3中的走线长度是完全相同的,实际上是对同一对差分线做了不同的绕线,然后平移开的。
为什么Case 2中会出现大量的共模信号,我们可以从单端信号中找到答案。
Case 1:插入损耗的幅值和相位
Case 2:插入损耗的幅值和相位
- 5 -
Case 3:插入损耗的幅值和相位
从以上结果可以看出:
1. 损耗上,Case 1/3的近乎一致,而且两个单根走线的插入损耗也近似重合。
Case 2则有
大的不同,单端走线,有绕线部分的走线损耗明显低于没有绕线的一根,在60Gz 处,有0.7db 的差异。
2. 相位上,Case 1和Case 3的单端相位都可以近似吻合,Case 1相差18.4°@60Ghz ,Case 3相差22.3°@60Ghz ;Case 2在相位上则表现出明显的差异,高达281.8°@60Ghz 。
3. 另外,严格上讲,三种补偿方式下,相位均出现了一定的偏差,而且随着频率的升高,
越来越明显。
从分析可知,Case 2引入的相位差已经远远超出了差分线所能承受的范围,违背了差分信号传输的基本原则,即要求单线产生的相位差值是要同步的。
同时我们也没有忘记Case2在插入损耗上产生的谐振谷底,我们也可以再这里找到原因: Case 2谷底处频率是35.47Ghz ,如下:
- 6 -
来观察一下35.47Ghz 处Case 2的单根线相位情况:
注意到Case 2在35.47Ghz 处,两个单根线的相位差已经接近180°,此时本来是差分传输的信号在这个频点已经完全的转换成了共模信号,所以对于差分信号传输来说,这个是传输的最低点。
6. 相位差的来源
现在我们已经清楚的知道,Case 2的问题是由于相位差引起的,那么这个相位差从哪里来的?不要忘了三对差分走线可是完全等长的。
上面的分析结果中有提到,对于Case 2,绕线的那根线损耗明显小于另外一根,这也说明一个问题,就是绕线的一根走过了较短的距离,相位变化上也说明了这一点,绕线部分的相位变化比较小。
观察三种绕线方式的差异,不难看出,Case 2
部分的相位差异应该是由于绕线部分耦合
传输引起的。
我们知道,绕线上有两种信号传输模式,一种模式是沿线传播,另一种模式是沿绕线间的耦合电容直接传输。
绕线之间的耦合电容为信号提供了一个低阻抗的回流路径,而且频率越高,这个阻抗就越低,这也是为什么随着频率的升高,相位差随之增大的原因所在。
图:绕线上的两种传输模式
在端口打同相激励,观察走线上的电流相位,可以看出Case 2上的相位差异:
7.眼图分析
上面分析对三种绕线情况在频域作出了对比分析,更多的时候,下面的时域眼图可以更加直观的看到几种绕线方式带来的影响。
目前高速链路速度已经向28Gbps过度,这里就看一下在28Gbps速率下,此处短短的一个绕线方式所带来的影响。
由于Case 1和Case 3相近,这里只给出Case1和Case2的结果,分析软件ADS-ChannelSim。
Case 1在28Gbps下的眼图
- 7 -
Case 2在28Gbps下的眼图
8.最后的疑问
Case 1和Case 3的结果惊人的相似,为什么一般规则都要避免使用Case 3的走线方法呢?
前面我们使用了Stripline作为验证,整个过程中没有观察到Case 3在前段相位不同步的情况下所带来的影响,其实这跟周围的介质特性有关。
Stripline的周围介质是均匀的,所以不会产生远端串扰,因此即使在两根线相位不同步的情况下,在末端也观察不到太多的差异,如果使用周围介质不均匀的Microstrip,结果则会大有不同。
下面将同样的走线结构,设置成Microstrip的形式,来观察此时三种不同绕线的结果。
走线宽度4.5mils,间距为7.8mils, 100ohm阻抗,Stackup改为Microstrip,如下:
- 8 -
来观察仿真得出的TDR波形:测试脉冲trise=20ps,参考阻抗Z0=100ohm
插入损耗- Insertion losses:
回路损耗- Return losses:
- 9 -
模式转化–mode conversion:
与Stripline相比,Microstrip存在以下不同:
1.MS的损耗要明显小于SL。
2.同样绕线情况下,MS阻抗变化要小于SL,MS回路损耗也明显优于SL。
3.MS在Case 2的绕线方式下,同样存在谐振点,但是谐振点比较靠后,这是因为Microstrip
的速度要比Stripline快的多,从TDR的波形上可以看得出来。
- 10 -
4.Case 3在末端做相位匹配,MS和SL所得出的结果截然不同,MS对线段上的相位失配
更加敏感。
5.MS在Case 3的绕线方式下,有更多的能量转化为了共模信号。
9.最终结论
上文从不同的角度对差分线三种补偿方式做出了对比分析,可以看到,虽然只是短短的一段走线,绕线方式的不同带来的差异还是比较明显的,如果选取不当,则会对整个设计造成一些不可预知的后果。
同时Microstrip和Stripline对同样的结构,表现出的差异也是相当明显,两种走线方式都有各自的优点和短处,使用时是要根据实际情况来扬长避短。
本文分析虽然没有涵盖所有的情况,但是不难得出以下结论:
1.对差分线的补偿,在相位失配处就近采取补偿,可以得到比较好的效果。
2.采用大的segment快速做出补偿,要优于分成小段沿线补偿的方式。
3.Microstrip在做补偿时,阻抗变动较小,因此引起的反射较小。
4.Microstrip对动态相位的差异要比Stripline要敏感的多,所以使用Microstrip走线时,要
更加注重动态相位的补偿。
5.在做相位补偿时,绕线部分的要控制较大的Gap,减小耦合的强度。
6.任何不正确的补偿方式都会造成大的共模噪声,并影响信号眼图质量。
- 11 -。