基于FPGA的硬件木马测试与检测
基于模糊处理的抗硬件木马电路设计检测方法的开题报告
基于模糊处理的抗硬件木马电路设计检测方法的开题报告一、研究背景随着电子技术的不断发展，各种电子设备被广泛应用于人们的生产和生活中。
但是，随之而来的是软件和硬件安全问题的不断浮现，其中硬件安全问题尤为突出。
硬件木马是指在集成电路中加入的恶意电路，可以读取、篡改、删除、储存和传输敏感信息，对计算机系统造成严重威胁。
传统的硬件安全检测方法主要基于静态或动态分析的方式，然而这些方法往往需要专业的硬件设备和测量方法，且在一定程度上容易被攻击者所规避。
因此，需要探索一种有效的抗硬件木马电路设计检测方法。
二、研究目的和内容本研究的主要目的是利用模糊处理技术，设计一种抗硬件木马电路检测方法。
具体研究内容如下：1.研究现有硬件木马检测方法及其局限性，探讨模糊处理技术在抗硬件木马电路检测中的应用。
2.分析硬件木马的特点和运行机理，确定木马检测的关键指标。
3.设计模糊控制系统，对关键指标进行模糊化处理，并建立基于模糊控制系统的抗硬件木马电路检测模型。
4.利用Verilog HDL等工具对检测模型进行实现和仿真，并测试其检测效果。
5.对比分析本研究方法与其他常用方法的优劣性，并探讨进一步改进和优化的方向。
三、预期成果1.研究报告：对硬件木马检测方法进行深入研究，提出基于模糊处理的抗硬件木马电路检测方法，并对其进行论证和实现。
2.硬件检测平台：利用Verilog HDL等工具，对检测模型进行实现和仿真，并进行检测效果测试。
3.研究价值：拓展硬件安全领域的检测思路，为抗硬件木马电路设计提供一种新的解决方案，提高电子产品的安全性。
四、研究方法本研究将采用文献调研、实验模拟、数据分析等方法，具体步骤如下：1.对硬件木马检测领域的相关文献进行调研，了解当前的研究热点和瓶颈。
2.分析硬件木马的特点和运行机理，构建硬件木马检测指标体系，并进行模糊控制系统的建模。
3.利用Verilog HDL等工具进行抗硬件木马电路设计模拟和仿真，并进行相关数据分析和处理。
基于FPGA的集成式测试系统的设计与实现
based on FPGA is designed，the detailed design of backplane bus is introduced and the key design of
data synchronization，arbitration mechanism and so on are discussed. The design of USB2.0 bus based on
CY7C68013A chip and the transmission mechanism of the function sub card are also introduced. The
backplane bus has a 50 MB/s instantaneous transmission rate and supports the simultaneous operation of
收稿日期：2020-04-13
模块化插卡式结构设计具有以下优点：
1）功能扩展卡的引脚设计基本一致，增强了设
计的兼容性，也利于系统后续设计的可扩展性和可
稿件编号：202004103
作者简介：钱宏文（1975—），男，江苏无锡人，研究员级高级工程师。研究方向：集成电路应用和微系统。
- 75 -
《电子设计工程》2021 年第 5 期
总 线 后 状 态 机 跳 转 回 初 始 状 态 时 ，6 个 BR 信 号全
高，对应 6 个 BG 信号也全高，等待开始新的一轮 总 线
裁决。
同时传输。功能卡一次获取的数据量为 500 字节，设
计数据缓存 FIFO 位宽为 16 位，为保证数据在传输中
不至丢失，各功能卡的数据缓存 FIFO 深度至少应为
针对电路关键路径的硬件木马监测与防护
基于侧信道分析的硬件木马检测方法
_d〇i :10.3969/j.issn.1671-1122.2017.11.003/201_7年第11期n C t i n f o s e c u r it y技术研究_基于侧信道分析的硬件木马检测方法--------------------苏静 '赵毅强、张中伟2，谢艳芳2---------------------(1.天津大学微电子学院，天津300072 ; 2.天津科技大学计算机科学与信息工程学院，天津300222.)摘要：文章在提出木马理论分析和侧信道检测方法基础上，研究模式相似性理论，并将 其应用于集成电路侧信道信息的数据分析与分类处理。
文章进而提出了一种基于距离测度分布的侧信道硬件木马检测方法，并详细介绍了检测原理和检测流程，最终在自主设计的FPG A检测平台上进行基于功耗信息的实验验证，实验证明文章提出的方法可以检测出面积为0.6%左右的硬件木马。
关键词：硬件木马；功耗分析；模式识别；距离测度分布中图分类号：TP309.1 文献标识码：A 文章编号：1671-1122 ( 2017 ) 11-0019-06中文引用格式：苏静，赵毅强，张中伟，等.基于侧信道分析的硬件木马检测方法[J].信息网络安全，2017 ( 11) ： 19-24.英文引用格式：SU Jing.ZHAO Yiqiang.ZHANG Zhongwei.et al.Method on Hardware Trojans Detection Based on Side Channel Analysis[J].Netinfo Security,2017(11):19-24.Method on Hardware Trojans Detection Based onSide Channel AnalysisSU Jing1,2,ZHAO Yiqiang1, ZHANG Zhongwei2, XIE Yanfang2{{.School ofMicroelectmics, Tianjin University, Tianjin 300072, China, 2.College of C omputer S cience andInformation Engineering, Tianjin University of S cience&Technology, Tianjin 300222, China)Abstract: In this paper the hardware Trojans theoty is described and the side-channel detection method is mentioned firstly，then the pattern similarity theory is studied and applied into the dataprocessing and anatysis of side channel information m integrated circuits. Furthermore a method onhardware Trojans detection is set up based on distance measure distribution, and the detection principleand the detection process is given in details. Fmalty the experiments are implemented in FPGAplatform based on power side-channel information. The experiments show that when the Trojan circuitof area 0.6% is implanted into the standard circuit, the detection method m this paper can detect themsuccessfully.Key words: hardware Trojans; power analysis; pattern recognition; distance measure distribution收稿日期：2017-9-19基金项目：囯家自然科学基金[61376032，61402331];天津市自然科学基金重点资助项目[12JCZDJC20500]作者简介：苏静（1979—)，女，北京，副教授，博士研究生，主要研究方向为信息安全、智能信息处理；赵毅强（ 1964—），男，河北，教授，博士，主要究方向为信息安全、硬件木马；张中伟（1977—),女，天津，讲师，硕士，主要，研究方向为信息安全；谢艳芳（1977—),女，天津，讲师，硕士，主要究方向为嵌入式应用。
硬件木马电路功耗的检测方法
130
北 京 邮 电 大 学 学 报
第 38 卷
μ 和方差 δ 来给出变量的分布情况， 根据概率密度 函数， 有分布函数为 F（ X） =
X= 散分布的点， 以每个点距原点的距离 x 为变量， （ x1 ， x2 ， …， xm ） ， 可得和 σ（ X ） ， 得到和 X T 分布． X G 有 99. 7 % 分布在以中心点为圆 由 3 δ 原则， X T 基本分布在 心以 3 σ （ X G ） 为半径的球形区域中， 以中心点为圆心以 3 σ （ X T ） 为半径的球形区域中， 定义空间重叠率 D 描述特征数据在空间的重合情 况为 D= V co V S1 + V S2
2
硬件木马动态功耗检测方法
在基于功耗的硬件木马检测中， 通常存在大量 噪声， 其中系统误差和随机误差可通过采样均值的 方法消除． 工艺偏差噪声难以消除， 是功耗中淹没 木马功耗的主要因素， 在木马检测过程中将木马特 征信息在功耗函数中尽可能显化成为木马检测的重 ［3 4 ］ ． 笔者提出一种功耗数据特征抽取的方 要手段 通过对待测芯片功耗样本的矩阵化并通过矩阵 法， 可有效检测硬件木马． 特征抽取， 2. 1 样本数据的获得及预处理 m 个待测芯片， 对每个待测芯片的功耗样本采
1110 收稿日期： 2014基金项目： 国家重大专项基金项目 （ 2010ZX01027004003 ） ； 国家自然科学基金项目（ 61471375 ） mail： zhaozhixun1991@ 163． com； 李少青（ 1963 —） ，男，研究员，硕士生导师． 作者简介： 赵志勋（ 1991 —） ，男，硕士生，E-
个样本功耗的均值曲线为 Ｒ Mean = 2. 2 1 ∑p (m
m k =1 k1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Design and Detection of Hardware Trojan Horse Based on FPGA
A Dissertation Submitted for the Degree of Master
Candidate: Liu Huafeng Supervisor: Associate Prof. Jiang Xiaobo Senior Engineer Luo Hongwei
South China University of Technology
Guangzhou, China 分类号zTN4 学校代号：10561
学号：200921009803
华南理工大学硕士学位论文基于FPGA的硬件木马设计与检测
作者姓名：刘华锋申请学位级别：工程硕士研究方向：数字集成电路设计指导教师姓名、职称：姜小披副教授罗宏伟研究员学科专业名称：集成电路工程
论文提交日期：201 1年12月5日论文答辩归期：201 l年12月9日学位授予单位：华南理工大学学位授予H期：年月日寄辩委员会成员：主席：黄玄高级斗程师委员：李斌教授萎小波副教授吴朝晖副教授华南理工大学学位论文原创性声明
本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体己经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在艾中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。
作者签名：忑VI＼气b』日期：川叫年f主月7日'jJVj寸萨卡I
学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属华南理工大学。学校有权保存并向国家有关部门或机构送交论文的复印件和电子版，允许学位论文被查阅（除在保密期内的保密论文外）：学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其官复制手段保存、汇编学位论文。本人电子文挡的内容和纸质论文的内容相一致。本学位论文属于：口保密，在一一一年解密后适用本授权书。因不保密，同意在校园网上发布，供校内师生和与学校有共享协议的单位浏览：同意将本人学位论文提交中国学术期刊（光盘版）电子杂志社全文出版和编入CNKJ《中国知识资源总库》，传播学位论文的全部或部分内容。（请在以上相应方框内打叫”）
作者签名：飞马玲』’期：.t.-<>ll1~－1
指导教师签名：本』价《期；
l-A>11
ri.1 摘要由于半导体设计与制造过程的全球化，集成电路变得越来越容易受到恶意的行为和修改，集成电路在设计或制造过程中都可能会受到硬件木马的攻南，使芯片与硬件的安全性受到威胁。硬件木马技术已逐渐受到很大的重视，成为了当今一个新的研究热点。本文在FPGA的基础上进行了硬件木马电路的设计和检测工作，使用VerilogHDL 语言设计了多种硬件木马电路，并且完成了硬件木马测试系统的硬件设计。文章首先综述了本文研究工作的意义，硬件木马研究的发展现状，并且重点分析介绍了硬件木马的特性，硬件木马的分类与检测方法，以及未来的发展趋势。然后自主设计出f多组组合型和时序型硬件木马电路，并且通过了功能仿真和FPGA验证。之后，在此基础上实现了硬件木马测试系统的硬件设计，对测试方法与测试平台进行了不断的改进优化，对测试数据的处理方法进行了具体详细的讨论，并且对其中的关键技术和系统的功能模块做了详细的分析和介绍。最后对设计存在的不足与缺陷进行了总结和归纳。本文的贡献主要有两点：第一点是针对IP核的特点和结构，设计了若干种硬件木马电路，提出了术马电路的设计思路和方法。第二点是通过搭建基于电流检测电阻的硬件测试系统检测硬件木马，证明了基于功耗的旁路信号分析方法检测硬件木马是可行的，并且提出了自动测试系统检测电路旁路信号的思路和方法。
关键字：硬件木马：FPGA；集成电路：旁路分析ABSTRACT Because of globalization of the semiconductor design and fabrication process, integrated circuits are becoming increasingly vulnerable to malicious activities and alterations. Integrated circuits are vulnerable to hardware Trojans, which risk to chips and hardware,
either dw-ing design or fabrication. The Hardware Trojan technology has raised serious
concerns and become a new research focus. In this paper, design and detection of hardware Trojan horse are based on FPGA,
designed a variety of hardware Trojan horse, and finished the hardware design of test system In this paper, the author firstly summarized the significance of this research work, the current research status of hardware Trojan, and analyzed the characteristic of hardware Trojan, the
classification and the detection methods of hardware Trojan, and introduced the future trends
of hardware Trojan. Next, some Combinational and sequential Trojan circuits are designed, and successfully passed the functional simulation and FPGA verification. Fw-ther, the hardware design of test system was achieved , the detection method and the test system was improved continually, data processing methods were discussed in detail, the key technique and the realization of each function in this system were introduced and analysed. Finally, the 缸tideSW"llmarized the design shortcomings and defects .. The contributive points of this dissertation are: Fir前，designedsome hardware Trojans
according to the characteristic and the architecture of IP core , proposed the design ideas and
the design method of hardware Trojan. Second, hardware Trojans detected by the hardware test system based on the Current s巳nsingresistor, proved that based on the power of the side-channel signal analysis is feasible , and then proposed the ideas and methods about the automatic test system test the side-channel signal
keyword: hardware Trojan horse; FPGA; integrated circuit; side-channel signal
II 目录摘要..........…........………···············…..............…….....................……························……….............1
ABSTRACT ............................................................................................................................... 11 第一童绪论....................……...............…..............…….........….......…...............…....................1 1.1研究背景......................................................................................................................1 1.2硬件木马的发展现状.....................….........................................................................2 1.2.1硬件木马的定义...............................................................................................2 1.2.2硬件木马技术的发展现状.............................................................…................2 1.2.3硬件木马技术的发展趋势..............……........…………….......................…..........3 1.3课题研究的意义和主要研究内容...............................................…….........................4 1.4本章小结......................................................................................................................5 第二章硬件木马技术概述.......…...............…………...............…….......................................…..6 2.1硬件木马简介..............................................................................................................6 2.2硬件木马的分类..........................................................................................................7 2.3硬件木马的设计..............………·······························………........………..........................10