华为硬件工程师手册最新最全版159页pdf

合集下载

联发科MT6735安卓4G全网通智能模块核心板规格书

联发科MT6735安卓4G全网通智能模块核心板规格书
Ground SIM1 Power
GPIO127 GPIO122 GPIO120 Ground 2G,3G,4G main Antenna Ground GPIO123
深圳市新移科技有限公司
XY3501 硬件设计手册 Power domain DVDD18_MIPITX
DVDD18_MIPITX DVDD18_MIPITX
Ground
DSI0 lane0 N DSI0 lane1 P
Grouห้องสมุดไป่ตู้d
DSI0 lane3 N DSI0 lane3 P
Ground LCM Reset LCM TE LCM BL PWM output Charger input Charger input
Ground USB port differential data line USB port differential data line
Description Ground
Microphone bias1 Microphone channel1 negative input Microphone channel1 positive input
Ground Earphone L channel output Earphone R channel output
28
GND
G
29
TDN0
DO
30
TDP0
DO
31
GND
G
32
TDN3
DO
33
TDP3
DO
34
GND
G
35
LCM_RST DIO
36
DSI_TE
DIO
37 DISP_PWM0 DIO

esp32 技术参考手册

esp32 技术参考手册

ESP32技术参考手册版本4.7乐鑫信息科技版权©2022关于本手册《ESP32技术参考手册》的目标读者群体是使用ESP32芯片的应用开发工程师。

本手册提供了关于ESP32的具体信息,包括各个功能模块的内部架构、功能描述和寄存器配置等。

芯片的管脚描述、电气特性和封装信息等可以从《ESP32技术规格书》获取。

文档版本请至乐鑫官网https:///zh-hans/support/download/documents下载最新版本文档。

修订历史请至文档最后页查看修订历史。

文档变更通知用户可以通过乐鑫官网订阅页面/zh-hans/subscribe订阅技术文档变更的电子邮件通知。

证书下载用户可以通过乐鑫官网证书下载页面/zh-hans/certificates下载产品证书。

目录1系统和存储器24 1.1概述24 1.2主要特性24 1.3功能描述261.3.1地址映射261.3.2片上存储器261.3.2.1Internal ROM0271.3.2.2Internal ROM1271.3.2.3Internal SRAM0271.3.2.4Internal SRAM1281.3.2.5Internal SRAM2281.3.2.6DMA281.3.2.7RTC FAST Memory291.3.2.8RTC SLOW Memory291.3.3片外存储器291.3.4Cache291.3.5外设301.3.5.1不对称PID Controller外设321.3.5.2不连续外设地址范围321.3.5.3存储器速度32 2中断矩阵(INTERRUPT)332.1概述33 2.2主要特性33 2.3功能描述332.3.1外部中断源332.3.2CPU中断362.3.3分配外部中断源至CPU外部中断362.3.4屏蔽CPU的NMI类型中断372.3.5查询外部中断源当前的中断状态37 3复位和时钟38 3.1System复位383.1.1概述383.1.2复位源38 3.2系统时钟393.2.1概述393.2.2时钟源403.2.3CPU时钟403.2.4外设时钟413.2.4.1APB_CLK源413.2.4.2REF_TICK源413.2.4.3LEDC_SCLK源423.2.4.4APLL_SCLK源423.2.4.5PLL_D2_CLK源423.2.4.6时钟源注意事项423.2.5Wi-Fi BT时钟423.2.6RTC时钟423.2.7音频PLL43 4IO_MUX和GPIO交换矩阵(GPIO,IO_MUX)444.1概述44 4.2通过GPIO交换矩阵的外设输入454.2.1概述454.2.2功能描述454.2.3简单GPIO输入46 4.3通过GPIO交换矩阵的外设输出464.3.1概述464.3.2功能描述464.3.3简单GPIO输出47 4.4IO_MUX的直接I/O功能484.4.1概述484.4.2功能描述48 4.5RTC IO_MUX的低功耗和模拟I/O功能484.5.1概述484.5.2功能描述48 4.6Light-sleep模式管脚功能48 4.7Pad Hold特性49 4.8I/O Pad供电494.8.1VDD_SDIO电源域50 4.9外设信号列表50 4.10IO_MUX Pad列表55 4.11RTC_MUX管脚清单56 4.12寄存器列表574.12.1GPIO交换矩阵寄存器列表574.12.2IO MUX寄存器列表584.12.3RTC IO MUX寄存器列表59 4.13寄存器614.13.1GPIO交换矩阵寄存器614.13.2IO MUX寄存器694.13.3RTC IO MUX寄存器70 5DPort寄存器825.1概述82 5.2主要特性82 5.3功能描述825.3.1系统和存储器寄存器825.3.2复位和时钟寄存器825.3.3中断矩阵寄存器825.3.4DMA寄存器825.3.5MPU/MMU寄存器825.3.6APP_CPU控制器寄存器825.3.7外设时钟门控和复位83 5.4寄存器列表84 5.5寄存器916DMA控制器(DMA)107 6.1概述107 6.2特性107 6.3功能描述1076.3.1DMA引擎的架构1076.3.2链表108 6.4UART DMA(UDMA)控制器108 6.5SPI DMA控制器110 6.6I2S DMA控制器1117SPI控制器(SPI)112 7.1概述112 7.2SPI特征112 7.3GP-SPI接口1137.3.1GP-SPI四线全双工模式1137.3.2GP-SPI四线半双工模式1147.3.3GP-SPI三线半双工模式1147.3.4GP-SPI数据缓存115 7.4GP-SPI时钟控制1157.4.1GP-SPI时钟极性和时钟相位1157.4.2GP-SPI时序116 7.5并行QSPI接口1177.5.1并行QSPI接口通信格式117 7.6GP-SPI中断硬件1187.6.1SPI中断1187.6.2DMA中断118 7.7寄存器列表119 7.8寄存器1218SDIO从机控制器142 8.1概述142 8.2主要特性142 8.3功能描述1428.3.1SDIO Slave功能块图1428.3.2SDIO总线上的数据发送和接收1428.3.3寄存器访问1438.3.4DMA1438.3.5包的发送和接收流程1448.3.5.1Slave向Host发送包1448.3.5.2Slave从Host接收包1468.3.6SDIO总线时序1478.3.7中断1488.3.7.1Host侧中断1488.3.7.2Slave侧中断148 8.4寄存器列表149 8.5SLC寄存器150 8.6SLC Host寄存器159 8.7HINF寄存器1719SD/MMC主机控制器172 9.1概述172 9.2主要特性172 9.3SD/MMC外部接口信号172 9.4功能描述1739.4.1SD/MMC架构1739.4.1.1BIU模块1749.4.1.2CIU模块1749.4.2命令通路1749.4.3数据通路1759.4.3.1数据发送1759.4.3.2数据接收176 9.5CIU操作的软件限制176 9.6收发数据RAM1779.6.1发送RAM模块1779.6.2接收RAM模块177 9.7链表环结构177 9.8链表结构178 9.9初始化1809.9.1DMAC初始化1809.9.2DMAC数据发送初始化1809.9.3DMAC数据接收初始化181 9.10时钟相位选择181 9.11中断182 9.12寄存器列表182 9.13寄存器18310以太网(MAC)203 10.1概述203 10.2EMAC_CORE20510.2.1传输操作20510.2.1.1发送流量控制20510.2.1.2冲突期间的重新发送20610.2.2接收操作20610.2.2.1接收协议20610.2.2.2接收帧控制器20710.2.2.3接收流量控制20710.2.2.4接收多帧的操作处理20710.2.2.5错误处理20710.2.2.6接收状态字207 10.3MAC中断控制器208 10.4MAC地址的过滤20810.4.1单播目标地址过滤20810.4.2多播目标地址过滤20810.4.3广播地址过滤20810.4.4单播源地址过滤20810.4.5反向过滤操作20810.4.6好的发送帧与接收帧210 10.5EMAC_MTL(MAC传输层)210 10.6PHY接口21010.6.1MII(介质独立接口)21010.6.1.1MII与PHY间的接口信号21110.6.1.2MII时钟21210.6.2RMII(精简介质独立接口)21210.6.2.1RMII接口信号描述21310.6.2.2RMII时钟21310.6.3Station Management Agent(SMA)接口21410.6.4RMII接口时序要求214 10.7以太网DMA特性215 10.8链表描述符21510.8.1发送描述符21510.8.2接收描述符219 10.9寄存器列表224 10.10寄存器22511I2C控制器(I2C)260 11.1概述260 11.2主要特性260 11.3I2C功能描述26011.3.1I2C简介26011.3.2I2C架构26111.3.3I2C总线时序26211.3.4I2C cmd结构26211.3.5I2C主机写入从机26311.3.6I2C主机读取从机26711.3.7中断269 11.4寄存器列表269 11.5寄存器27112I2S控制器(I2S)281 12.1概述28112.2主要特性282 12.3I2S模块时钟283 12.4I2S模式28412.4.1支持的音频标准28412.4.1.1Philips标准28412.4.1.2MSB对齐标准28412.4.1.3PCM标准28512.4.2模块复位28512.4.3FIFO操作28512.4.4发送数据28512.4.5接收数据28712.4.6I2S主机/从机模式28812.4.7I2S PDM模式289 12.5Camera-LCD控制器29012.5.1LCD主机发送模式29112.5.2Camera从机接收模式29112.5.3ADC/DAC模式292 12.6I2S中断29312.6.1FIFO中断29312.6.2DMA中断294 12.7寄存器列表294 12.8寄存器29613UART控制器(UART)313 13.1概述313 13.2主要特性313 13.3功能描述31313.3.1UART简介31313.3.2UART架构31413.3.3UART RAM31513.3.4波特率检测31513.3.5UART数据帧31613.3.6流控31613.3.6.1硬件流控31713.3.6.2软件流控31713.3.7UDMA31813.3.8UART中断31813.3.9UHCI中断318 13.4寄存器列表31913.4.1UART寄存器31913.4.2UHCI寄存器320 13.5寄存器32214LED PWM控制器(LEDC)349 14.1概述349 14.2功能描述34914.2.1架构34914.2.2分频器35014.2.3通道35114.2.4中断352 14.3寄存器列表352 14.4寄存器35515红外遥控(RMT)364 15.1概述364 15.2功能描述36415.2.1RMT架构36415.2.2RMT RAM36515.2.3时钟36515.2.4发射器36515.2.5接收器36615.2.6中断366 15.3寄存器列表366 15.4寄存器36716电机控制脉宽调制器(PWM)372 16.1概述372 16.2主要特性372 16.3模块37416.3.1模块概述37416.3.1.1预分频器模块37416.3.1.2定时器模块37416.3.1.3操作器模块37516.3.1.4故障检测模块37716.3.1.5捕获模块37716.3.2PWM定时器模块37716.3.2.1PWM定时器模块的配置37716.3.2.2PWM定时器工作模式和定时事件生成37816.3.2.3PWM定时器影子寄存器38216.3.2.4PWM定时器同步和锁相38216.3.3PWM操作器模块38216.3.3.1PWM生成器模块38316.3.3.2死区生成器模块39316.3.3.3PWM载波模块39716.3.3.4故障处理器模块40016.3.4捕获模块40116.3.4.1介绍40116.3.4.2捕获定时器40116.3.4.3捕获通道402 16.4寄存器列表402 16.5寄存器40417脉冲计数器(PCNT)448 17.1概述448 17.2功能描述44817.2.1架构图44817.2.2计数器通道输入信号44917.2.3观察点44917.2.4举例44917.2.5溢出中断450 17.3寄存器列表450 17.4寄存器45218定时器组(TIMG)457 18.1概述457 18.2功能描述45718.2.116-bit预分频器45718.2.264-bit时基计数器45718.2.3报警产生45818.2.4MWDT45818.2.5中断458 18.3寄存器列表458 18.4寄存器46019看门狗定时器(WDT)467 19.1概述467 19.2主要特性467 19.3功能描述46719.3.1时钟46719.3.2运行过程46719.3.3写保护46819.3.4Flash启动保护46819.3.5寄存器46820eFuse控制器(eFuse)469 20.1概述469 20.2主要特性469 20.3功能描述46920.3.1结构46920.3.1.1系统参数efuse_wr_disable47020.3.1.2系统参数efuse_rd_disable47020.3.1.3系统参数coding_scheme47120.3.1.4系统参数BLK3_part_reserve47220.3.2烧写系统参数47220.3.3软件读取系统参数47520.3.4硬件模块使用系统参数47620.3.5中断476 20.4寄存器列表47720.5寄存器479 21双线汽车接口(TWAI)490 21.1概述490 21.2主要特性490 21.3功能性协议49021.3.1TWAI性能49021.3.2TWAI报文49121.3.2.1数据帧和远程帧49221.3.2.2错误帧和过载帧49421.3.2.3帧间距49521.3.3TWAI错误49621.3.3.1错误类型49621.3.3.2错误状态49621.3.3.3错误计数49621.3.4TWAI位时序49721.3.4.1名义位49721.3.4.2硬同步与再同步498 21.4结构概述49921.4.1寄存器模块49921.4.2位流处理器50021.4.3错误管理逻辑50021.4.4位时序逻辑50021.4.5接收滤波器50021.4.6接收FIFO500 21.5功能描述50021.5.1模式50021.5.1.1复位模式50121.5.1.2操作模式50121.5.2位时序50121.5.3中断管理50221.5.3.1接收中断(RXI)50221.5.3.2发送中断(TXI)50221.5.3.3错误报警中断(EWI)50221.5.3.4数据溢出中断(DOI)50321.5.3.5被动错误中断(TXI)50321.5.3.6仲裁丢失中断(ALI)50321.5.3.7总线错误中断(BEI)50321.5.4发送缓冲器与接收缓冲器50321.5.4.1缓冲器概述50321.5.4.2帧信息50421.5.4.3帧标识符50421.5.4.4帧数据50521.5.5接收FIFO和数据溢出50521.5.6接收滤波器50621.5.6.1单滤波模式50621.5.6.2双滤波模式50721.5.7错误管理50721.5.7.1错误报警限制50921.5.7.2被动错误50921.5.7.3离线状态与离线恢复50921.5.8错误捕捉50921.5.9仲裁丢失捕捉510 21.6寄存器列表511 21.7寄存器51222AES加速器(AES)524 22.1概述524 22.2主要特性524 22.3功能描述52422.3.1运算模式52422.3.2密钥、明文、密文52422.3.3字节序52422.3.4加密与解密运算52722.3.5运行效率527 22.4寄存器列表527 22.5寄存器52823SHA加速器(SHA)530 23.1概述530 23.2主要特性530 23.3功能描述53023.3.1填充解析信息53023.3.2信息摘要53023.3.3哈希运算53023.3.4运行效率531 23.4寄存器列表531 23.5寄存器53324RSA加速器(RSA)538 24.1概述538 24.2主要特性538 24.3功能描述53824.3.1初始化53824.3.2大数模幂运算53824.3.3大数模乘运算53924.3.4大数乘法运算540 24.4寄存器列表541 24.5寄存器54225随机数发生器(RNG)544 25.1概述54425.2主要特性544 25.3功能描述544 25.4编程指南544 25.5寄存器列表545 25.6寄存器54526片外存储器加密与解密(FLASH)546 26.1概述546 26.2主要特性546 26.3功能描述54626.3.1Key Generator模块54726.3.2Flash Encryption模块54726.3.3Flash Decryption模块548 26.4寄存器列表548 26.5寄存器54827存储器管理和保护单元(MMU,MPU)550 27.1概述550 27.2主要特性550 27.3功能描述55027.3.1PID控制器55027.3.2MPU/MMU55027.3.2.1嵌入式存储器55027.3.2.2片外存储器55727.3.2.3外设56228PID控制器(PID)564 28.1概述564 28.2主要特性564 28.3功能描述56428.3.1中断识别56428.3.2信息记录56528.3.3进程主动切换进程567 28.4寄存器列表568 28.5寄存器57029片上传感器与模拟信号处理574 29.1概述574 29.2电容式触摸传感器57429.2.1简介57429.2.2主要特性57429.2.3可用通用输入输出接口57529.2.4功能描述57529.2.5触发传感器的状态机575 29.3SAR ADC57729.3.1简介57729.3.2主要特性57829.3.3功能概况57829.3.4RTC SAR ADC控制器58029.3.5DIG SAR ADC控制器580 29.4霍尔传感器58229.4.1简介58229.4.2主要特性58229.4.3功能描述582 29.5数字模拟转换器58329.5.1简介58329.5.2主要特性58329.5.3结构58329.5.4余弦波形生成器58429.5.5支持DMA584 29.6寄存器列表58529.6.1传感器58529.6.2外围总线58629.6.3RTC I/O586 29.7寄存器58729.7.1传感器58729.7.2高级外围总线59629.7.3RTC I/O600 30超低功耗协处理器(ULP)601 30.1概述601 30.2主要特性601 30.3功能描述602 30.4指令集60230.4.1ALU-算数与逻辑运算60230.4.1.1对寄存器数值的运算60330.4.1.2对指令立即值的运算60330.4.1.3对阶段计数器寄存器数值的运算60430.4.2ST–存储数据至内存60530.4.3LD–从内存加载数据60530.4.4JUMP–跳转至绝对地址60630.4.5JUMPR–跳转至相对地址(基于R0寄存器判断)60630.4.6JUMPS–跳转至相对地址(基于阶段计数器寄存器判断)60730.4.7HALT–结束程序60730.4.8WAKE–唤醒芯片60730.4.9SLEEP–设置硬件计时器的唤醒周期60830.4.10WAIT–等待若干个周期60830.4.11ADC–对ADC进行测量60830.4.12I2C_RD/I2C_WR–读/写I²C60930.4.13REG_RD–从外围寄存器读取60930.4.14REG_WR–写入外围寄存器610 30.5ULP协处理器程序的执行61030.6RTC_I2C控制器61230.6.1配置RTC_I2C61230.6.2使用RTC_I2C61330.6.2.1I2C_RD-读取单个字节61330.6.2.2I2C_WR-写入单个字节61330.6.2.3检测错误条件61430.6.2.4连接I²C信号614 30.7寄存器列表61430.7.1SENS_ULP地址空间61430.7.2RTC_I2C地址空间615 30.8寄存器61530.8.1SENS_ULP地址空间61530.8.2RTC_I2C地址空间61831低功耗管理(RTC_CNTL)624 31.1概述624 31.2主要特性624 31.3功能描述62431.3.1简介62531.3.2数字内核调压器62531.3.3低功耗调压器62531.3.4Flash调压器62631.3.5欠压检测器62731.3.6RTC模块62731.3.7低功耗时钟62831.3.8电源门控的实现63031.3.9预设功耗模式63131.3.10唤醒源63331.3.11RTC计时器63331.3.12RTC Boot633 31.4寄存器列表635 31.5寄存器637词汇列表661外设相关词汇661寄存器相关词汇661修订历史662表格1-1地址映射26 1-2片上寄存器地址映射27 1-3具有DMA功能的模块29 1-4片外存储器地址映射29 1-5Cache memory模式30 1-6外设地址映射31 2-1PRO_CPU、APP_CPU外部中断配置寄存器、外部中断源中断状态寄存器、外部中断源34 2-2CPU中断36 3-1PRO_CPU和APP_CPU复位源38 3-2CPU_CLK源40 3-3CPU_CLK源40 3-4外设时钟用法41 3-5APB_CLK源41 3-6REF_TICK源41 3-7LEDC_SCLK源42 4-1IO_MUX Light-sleep管脚功能寄存器48 4-2GPIO交换矩阵外设信号50 4-3IO_MUX Pad列表55 4-4RTC_MUX管脚清单56 7-1管脚功能信号与总线信号映射关系112 7-2从机命令描述114 7-3主机模式时钟极性和相位控制寄存器值116 7-4从机模式时钟极性和相位控制寄存器值116 9-1SD/MMC管脚描述173 9-2DES0链表描述178 9-3DES1179 9-4DES2180 9-5DES3180 10-1目标地址过滤209 10-2源地址过滤209 10-3接收数据时序要求214 10-4发送数据时序要求215 10-5发送描述符0(TDES0)216 10-6发送描述符1(TDES1)218 10-7发送描述符2(TDES2)219 10-8发送描述符3(TDES3)219 10-9发送描述符6(TDES6)219 10-10发送描述符7(TDES7)219 10-11接收描述符0(RDES0)220 10-12接收描述符1(RDES1)221 10-13接收描述符2(RDES2)222 10-14接收描述符3(RDES3)222 10-15接收描述符4(RDES4)22210-16接收描述符6(RDES6)223 10-17接收描述符7(RDES7)224 11-1SCL频率配置262 12-1I2S信号总线描述282 12-2寄存器配置286 12-3发送通道模式286 12-4接收数据写入FIFO模式和对应寄存器配置287 12-54种模式对应寄存器配置288 12-6过采样率配置289 12-7下采样配置290 14-1常用配置频率及精度350 16-1操作器模块的配置参数376 16-2PWM生成器中的所有定时事件384 16-3PWM定时器递增计数时,定时事件的优先级384 16-4PWM定时器递减计数时,定时事件的优先级385 16-5控制死区时间生成器开关的寄存器394 16-6死区生成器的典型操作模式395 20-1系统参数469 20-2BLOCK1/2/3编码471 20-3烧写寄存器472 20-4时序配置474 20-5软件读取寄存器475 21-1SFF和EFF中的数据帧和远程帧493 21-2错误帧494 21-3过载帧495 21-4帧间距495 21-5名义位时序中包含的段498 21-6TWAI_CLOCK_DIVIDER_REG的bit信息;TWAI地址0x18501 21-7TWAI_BUS_TIMING_1_REG的bit信息;TWAI地址0x1c501 21-8SFF与EFF的缓冲器布局503 21-9TX/RX帧信息(SFF/EFF);TWAI地址0x40504 21-10TX/RX标识符1(SFF);TWAI地址0x44505 21-11TX/RX标识符2(SFF);TWAI地址0x48505 21-12TX/RX标识符1(EFF);TWAI地址0x44505 21-13TX/RX标识符2(EFF);TWAI地址0x48505 21-14TX/RX标识符3(EFF);TWAI地址0x4c505 21-15TX/RX标识符4(EFF);TWAI地址0x50505 21-16TWAI_ERR_CODE_CAP_REG的bit信息;TWAI地址0x30509 21-17SEG.4-SEG.0的位信息510 21-18TWAI_ARB LOST CAP_REG中的位信息;TWAI地址0x2c511 22-1运算模式524 22-2AES文本字节序525 22-3AES-128密钥字节序526 22-4AES-192密钥字节序526 22-5AES-256密钥字节序526 27-1片上存储器的MPU和MMU结构55127-2管理RTC FAST Memory的MPU551 27-3管理RTC SLOW Memory的MPU551 27-4管理片上SRAM0和SRAM2剩余128KB的MMU页模式552 27-5SRAM0MMU页边界地址553 27-6SRAM2MMU页边界地址554 27-7DPORT_DMMU_TABLE n_REG和DPORT_IMMU_TABLE n_REG555 27-8针对DMA的MPU设置556 27-9片外存储器的虚地址557 27-10PRO_CPU的MMU配置项号558 27-11APP_CPU的MMU配置项号558 27-12PRO_CPU的MMU配置项号(特殊模式)558 27-13APP_CPU的MMU配置项号(特殊模式)559 27-14片外SRAM的虚拟地址模式560 27-15片外SRAM的虚地址(正常模式)560 27-16片外SRAM的虚地址(低-高模式)560 27-17片外SRAM的虚地址(偶-奇模式)561 27-18片外RAM的MMU配置项号561 27-19管理外设的MPU562 27-20DPORT_AHBLITE_MPU_TABLE_X_REG563 28-1中断向量入口地址565 28-2PIDCTRL_LEVEL_REG565 28-3PIDCTRL_FROM_n_REG566 29-1ESP32电容式触摸传感器的管脚575 29-2SAR ADC的信号输入579 29-3ESP32的SAR ADC控制器579 29-4样式表寄存器的字段信息581 29-5I型DMA数据格式582 29-6II型DMA数据格式582 30-1对寄存器数值的ALU运算603 30-2对指令立即值的ALU运算604 30-3对阶段计数器寄存器的ALU运算604 30-4ADC指令的输入信号608 31-1RTC电源域630 31-2唤醒源633插图1-1系统结构25 1-2地址映射结构25 1-3Cache系统框图30 2-1中断矩阵结构图33 3-1系统复位38 3-2系统时钟39 4-1IO_MUX、RTC IO_MUX和GPIO交换矩阵结构框图44 4-2通过IO_MUX、GPIO交换矩阵的外设输入45 4-3通过GPIO交换矩阵输出信号47 4-4ESP32I/O Pad供电源(QFN6*6,顶视图)49 4-5ESP32I/O Pad供电源(QFN5*5,顶视图)50 6-1DMA引擎的架构107 6-2链表结构图108 6-3UDMA模式数据传输109 6-4SPI DMA110 7-1SPI系统框图112 7-2SPI四线全双工/半双工通信113 7-3SPI数据缓存115 7-4GP-SPI从机数据输出117 7-5并行QSPI接口118 7-6并行QSPI接口的通信模式118 8-1SDIO Slave功能块图142 8-2SDIO总线上数据传输143 8-3CMD53内容143 8-4SDIO Slave DMA链表结构143 8-5链表串144 8-6Slave向Host发送包的流程145 8-7Slave从Host接收包的流程146 8-8Slave CPU挂载buffer的流程147 8-9采样时序图147 8-10输出时序图148 9-1SD/MMC外设连接的拓扑结构172 9-2SD/MMC外部接口信号173 9-3SD/MMC基本架构173 9-4命令通路状态机175 9-5数据传输状态机175 9-6数据接收状态机176 9-7链表环结构178 9-8链表结构178 9-9时钟相位选择181 10-1Ethernet MAC功能概述203 10-2Ethernet功能框图205 10-3MII接口21110-4MII时钟212 10-5RMII接口213 10-6RMII时钟214 10-7接收数据时序图214 10-8发送数据时序图215 10-9发送描述符215 10-10接收链表结构219 11-1I2C Master基本架构261 11-2I2C Slave基本架构261 11-3I2C时序图262 11-4I2C命令寄存器结构263 11-5I2C Master写7-bit地址Slave264 11-6I2C Master写10-bit地址Slave265 11-7I2C Master写7-bit地址Slave的M地址RAM265 11-8I2C Master分段写7-bit地址Slave266 11-9I2C Master读7-bit地址Slave267 11-10I2C Master读10-bit地址Slave267 11-11I2C Master从7-bit地址Slave的M地址读取N个数据268 11-12I2C Master分段读7-bit地址Slave269 12-1I2S系统框图281 12-2I2S时钟283 12-3Philips标准284 12-4MSB对齐标准284 12-5PCM标准285 12-6发送FIFO数据模式286 12-7第一阶段接收数据287 12-8接收数据写入FIFO模式288 12-9PDM发送模块289 12-10PDM发送信号290 12-11PDM接收信号290 12-12PDM接收模块290 12-13LCD主机发送模式291 12-14LCD主机发送数据帧格式1291 12-15LCD主机发送数据帧格式2291 12-16Camera从机接收模式292 12-17I2S的ADC接口292 12-18I2S的DAC接口293 12-19I2S DAC接口数据输入293 13-1UART基本架构图314 13-2UART共享RAM图315 13-3UART数据帧结构316 13-4AT_CMD字符格式316 13-5硬件流控图317 14-1LED_PWM架构349 14-2LED_PWM高速通道框图349 14-3LED_PWM分频器35014-4LED_PWM输出信号图351 14-5渐变占空比输出信号图351 15-1RMT架构364 15-2数据结构365 16-1MCPWM外设概览372 16-2预分频器模块374 16-3定时器模块374 16-4操作器模块375 16-5故障检测模块377 16-6捕获模块377 16-7递增计数模式波形378 16-8递减计数模式波形379 16-9递增递减循环模式波形,同步事件后递减379 16-10递增递减循环模式波形,同步事件后递增379 16-11递增模式中生成的UTEP和UTEZ380 16-12递减模式中生成的UTEP和UTEZ381 16-13递增递减模式中生成的UTEP和UTEZ382 16-14PWM操作器的子模块383 16-15递增递减模式下的对称波形386 16-16递增计数模式,单边不对称波形,PWM x A和PWM x B独立调制–高电平387 16-17递增计数模式,脉冲位置不对称波形,PWM x A独立调制388 16-18递增递减循环计数模式,双沿对称波形,在PWM x A和PWM x B上独立调制–高电平有效389 16-19递增递减循环计数模式,双沿对称波形,在PWM x A和PWM x B上独立调制–互补390 16-20NCI在PWM x A输出上软件强制事件示例391 16-21CNTU在PWM x B输出上软件强制事件示例392 16-22死区模块的开关拓扑394 16-23高电平有效互补(AHC)死区波形395 16-24低电平有效互补(ALC)死区波形395 16-25高电平有效(AH)死区波形396 16-26低电平有效(AL)死区波形396 16-27PWM载波操作的波形示例398 16-28载波模块的第一个脉冲和之后持续的脉冲示例399 16-29PWM载波模块中持续脉冲的7种占空比设置400 17-1PULSE_CNT单元基本架构图448 17-2PULSE_CNT递增计数图450 17-3PULSE_CNT递减计数图450 21-1数据帧和远程帧中的位域492 21-2错误帧中的位域494 21-3过载帧中的位域494 21-4帧间距中的域495 21-5位时序构成498 21-6TWAI概略图499 21-7接收滤波器506 21-8单滤波模式507 21-9双滤波模式508 21-10错误状态变化508乐鑫信息科技21ESP32技术参考手册(版本4.7)21-11丢失仲裁的bit位置511 25-1噪声源544 26-1Flash加解密模块架构546 27-1MMU访问示例552 28-1中断嵌套567 29-1触摸传感器574 29-2触摸传感器的内部结构575 29-3触摸传感器的工作流程576 29-4FSM的内部结构577 29-5SAR ADC的概况577 29-6SAR ADC的功能概况578 29-7RTC SAR ADC的功能概况580 29-8DIG SAR ADC控制器的概况581 29-9霍尔传感器的结构583 29-10DAC的功能概况584 29-11余弦波形生成器的工作流程585 30-1ULP协处理器基本架构601 30-2ULP协处理器的指令格式602 30-3指令类型-对寄存器数值的ALU运算603 30-4指令类型-对指令立即值的ALU运算603 30-5指令类型-对阶段计数器寄存器的ALU运算604 30-6指令类型-ST605 30-7指令类型-LD605 30-8指令类型-JUMP606 30-9指令类型-JUMPR606 30-10指令类型-JUMPS607 30-11指令类型-HALT607 30-12指令类型-WAKE607 30-13指令类型-SLEEP608 30-14指令类型-WAIT608 30-15指令类型-ADC608 30-16指令类型-I²C609 30-17指令类型-REG_RD609 30-18指令类型-REG_WR610 30-19ULP协处理器程序框图611 30-20ULP协处理器程序流控图612 30-21I2C读操作613 30-22I²C写操作614 31-1ESP32功耗控制示意图624 31-2数字内核调压器625 31-3低功耗调压器626 31-4Flash调压器627 31-5欠压检测器627 31-6RTC结构图628 31-7RTC低功耗时钟629 31-8数字低功耗时钟62931-9RTC状态630 31-10功耗模式632 31-11ESP32启动流程图6341系统和存储器1.1概述ESP32采用两个哈佛结构Xtensa LX6CPU构成双核系统。

HUAWEI MateBook D 15 华为笔记本 用户手册

HUAWEI MateBook D 15 华为笔记本 用户手册

用户手册目 录关于本手册了解计算机外观介绍2开启和关闭计算机4键盘4触摸板5给计算机充电8新机入手第一步 连接无线网络9第二步 激活 Windows9第三步 激活 Office9第四步 录入指纹10第五步 升级驱动11精彩功能华为分享12护眼模式12F10 一键恢复出厂13了解 Windows 10开始菜单14操作中心14将常用图标放到桌面15蓝牙鼠标(可选配件)附录安全注意事项17个人信息和数据安全19法律声明20关于本手册本手册适用于 Windows 10 系统的计算机。

手册介绍了计算机的基础功能,如果您想要获取更多关于 Windows 10 的功能,请访问 https://,或在桌面点击 >查看。

12Ύ手册中描述的可选配件和软件可能未提供或可能未升级;手册中所述的系统环境可能与您的实际环境并不相同;手册中的图形可能和实际产品有差异,所有图示仅供参考,请以实际产品为准。

指示标志说明突出重要信息和使用小窍门,对您的操作进行必要的提示、补充和说明。

注意提醒您在操作中必须注意和遵循某些事项。

如未按照要求操作,可能会出现设备损坏、数据丢失等不可预知的结果。

警告警告您可能会存在潜在的危险情形,若无法避免,可能会造成较为严重的人身伤害。

了解计算机外观介绍正面234110910键盘输入英文字母、数字、标点符号等。

左侧面11右侧面底部181918摄像头排水孔键盘上的摄像头按钮与后壳排水孔相通,当有少量液体不小心从隐藏式摄像头进入键盘时,可从排水孔导出。

但液体浸入键盘,可能会损坏您的计算机。

19扬声器声音从扬声器发出。

开启和关闭计算机首次开机时,请先连接电源适配器,计算机自动开机。

等待屏幕亮起后,进入开机设置界面。

计算机关机或睡眠时,短按电源键至键盘指示灯亮起,即可开启或唤醒计算机。

计算机正常使用时,点击 > ,使计算机进入睡眠、关机或重启的状态。

强制关机:长按电源键 10 秒以上,可强制关机。

强制关机会导致未保存的数据丢失,请谨慎使用。

华为电路设计标准

华为电路设计标准

华为PCB设计规范1..1 PCBPrint circuit Board:印刷电路板;1..2 原理图:电路原理图,用原理图设计工具绘制的、表达硬件电路中各种器件之间的连接关系的图;1..3 网络表:由原理图设计工具自动生成的、表达元器件电气连接关系的文本文件,一般包含元器件封装、网络列表和属性定义等组成部分;1..4 布局:PCB设计过程中,按照设计要求,把元器件放置到板上的过程; 深圳市华为技术有限公司1999-07-30批准,1999-08-30实施;1..5 仿真:在器件的IBIS MODEL或SPICE MODEL支持下,利用EDA设计工具对PCB的布局、布线效果进行仿真分析,从而在单板的物理实现之前发现设计中存在的EMC问题、时序问题和信号完整性问题,并找出适当的解决方案; 深圳市华为技术有限公司1999-07-30批准,1999-08-30实施;II. 目的A. 本规范归定了我司PCB设计的流程和设计原则,主要目的是为PCB设计者提供必须遵循的规则和约定;B. 提高PCB设计质量和设计效率;提高PCB的可生产性、可测试、可维护性;III. 设计任务受理A. PCB设计申请流程当硬件项目人员需要进行PCB设计时,须在PCB设计投板申请表中提出投板申请,并经其项目经理和计划处批准后,流程状态到达指定的PCB设计部门审批,此时硬件项目人员须准备好以下资料:⒈经过评审的,完全正确的原理图,包括纸面文件和电子件;⒉带有MRPII元件编码的正式的BOM;⒊PCB结构图,应标明外形尺寸、安装孔大小及定位尺寸、接插件定位尺寸、禁止布线区等相关尺寸;⒋对于新器件,即无MRPII编码的器件,需要提供封装资料;以上资料经指定的PCB设计部门审批合格并指定PCB设计者后方可开始PCB设计;B. 理解设计要求并制定设计计划1. 仔细审读原理图,理解电路的工作条件;如模拟电路的工作频率,数字电路的工作速度等与布线要求相关的要素;理解电路的基本功能、在系统中的作用等相关问题;2. 在与原理图设计者充分交流的基础上,确认板上的关键网络,如电源、时钟、高速总线等,了解其布线要求;理解板上的高速器件及其布线要求;3. 根据硬件原理图设计规范的要求,对原理图进行规范性审查;4. 对于原理图中不符合硬件原理图设计规范的地方,要明确指出,并积极协助原理图设计者进行修改;5. 在与原理图设计者交流的基础上制定出单板的PCB设计计划,填写设计记录表,计划要包含设计过程中原理图输入、布局完成、布线完成、信号完整性分析、光绘完成等关键检查点的时间要求;设计计划应由PCB设计者和原理图设计者双方签字认可;6. 必要时,设计计划应征得上级主管的批准;IV. 设计过程A. 创建网络表1. 网络表是原理图与PCB的接口文件,PCB设计人员应根据所用的原理图和PCB设计工具的特性,选用正确的网络表格式,创建符合要求的网络表;2. 创建网络表的过程中,应根据原理图设计工具的特性,积极协助原理图设计者排除错误;保证网络表的正确性和完整性;3. 确定器件的封装PCB FOOTPRINT.4. 创建PCB板根据单板结构图或对应的标准板框, 创建PCB设计文件;注意正确选定单板坐标原点的位置,原点的设置原则:①单板左边和下边的延长线交汇点;②单板左下角的第一个焊盘;板框四周倒圆角,倒角半径5mm;特殊情况参考结构设计要求;B. 布局1. 根据结构图设置板框尺寸,按结构要素布置安装孔、接插件等需要定位的器件,并给这些器件赋予不可移动属性; 按工艺设计规范的要求进行尺寸标注;2. 根据结构图和生产加工时所须的夹持边设置印制板的禁止布线区、禁止布局区域;根据某些元件的特殊要求,设置禁止布线区;3. 综合考虑PCB性能和加工的效率选择加工流程;加工工艺的优选顺序为:元件面单面贴装——元件面贴、插混装元件面插装焊接面贴装一次波峰成型——双面贴装——元件面贴插混装、焊接面贴装;4. 布局操作的基本原则A. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局.B. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件.C. 布局应尽量满足以下要求:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流,低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分.D. 相同结构电路部分,尽可能采用“对称式”标准布局;E. 按照均匀分布、重心平衡、版面美观的标准优化布局;F. 器件布局栅格的设置,一般IC器件布局时,栅格应为50--100 mil,小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil;G. 如有特殊布局要求,应双方沟通后确定;5. 同类型插装元器件在X或Y方向上应朝一个方向放置;同一种类型的有极性分立元件也要力争在X或Y方向上保持一致,便于生产和检验;6. 发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感器件应远离发热量大的元器件;7. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间;8. 需用波峰焊工艺生产的单板,其紧固件安装孔和定位孔都应为非金属化孔;当安装孔需要接地时, 应采用分布接地小孔的方式与地平面连接;9. 焊接面的贴装元件采用波峰焊接生产工艺时,阻、容件轴向要与波峰焊传送方向垂直, 阻排及SOPPIN间距大于等于元器件轴向与传送方向平行;PIN间距小于50mil的IC、SOJ、PLCC、QFP等有源元件避免用波峰焊焊接;10. BGA与相邻元件的距离>5mm;其它贴片元件相互间的距离>;贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm;有压接件的PCB,压接的接插件周围5mm内不能有插装元、器件,在焊接面其周围5mm内也不能有贴装元、器件;11. IC去偶电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短;12. 元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔;13. 用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置;串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过500mil;匹配电阻、电容的布局一定要分清信号的源端与终端,对于多负载的终端匹配一定要在信号的最远端匹配;14. 布局完成后打印出装配图供原理图设计者检查器件封装的正确性,并且确认单板、背板和接插件的信号对应关系,经确认无误后方可开始布线;C. 设置布线约束条件1. 报告设计参数 8布局基本确定后,应用PCB设计工具的统计功能,报告网络数量,网络密度,平均管脚密度等基本参数,以便确定所需要的信号布线层数;信号层数的确定可参考以下经验数据①Pin密度②信号层数③板层数注:PIN密度的定义为:板面积平方英寸/板上管脚总数/14布线层数的具体确定还要考虑单板的可靠性要求,信号的工作速度,制造成本和交货期等因素;1. 布线层设置在高速数字电路设计中,电源与地层应尽量靠在一起,中间不安排布线;所有布线层都尽量靠近一平面层,优选地平面为走线隔离层;为了减少层间信号的电磁干扰,相邻布线层的信号线走向应取垂直方向;可以根据需要设计1--2个阻抗控制层,如果需要更多的阻抗控制层需要与PCB产家协商;阻抗控制层要按要求标注清楚;将单板上有阻抗控制要求的网络布线分布在阻抗控制层上;2. 线宽和线间距的设置线宽和线间距的设置要考虑的因素A. 单板的密度;板的密度越高,倾向于使用更细的线宽和更窄的间隙;B. 信号的电流强度;当信号的平均电流较大时,应考虑布线宽度所能承载的的电流,线宽可参考以下数据:PCB设计时铜箔厚度,走线宽度和电流的关系不同厚度,不同宽度的铜箔的载流量见下表:铜皮厚度35um 铜皮厚度50um 铜皮厚度70um铜皮Δt=10℃ 铜皮Δt=10℃ 铜皮Δt=10℃注:i. 用铜皮作导线通过大电流时,铜箔宽度的载流量应参考表中的数值降额50%去选择考虑;ii. 在PCB设计加工中,常用OZ盎司作为铜皮厚度的单位,1 OZ铜厚的定义为1 平方英尺面积内铜箔的重量为一盎,对应的物理厚度为35um;2OZ铜厚为70um;C. 电路工作电压:线间距的设置应考虑其介电强度;输入150V-300V电源最小空气间隙及爬电距离输入300V-600V电源最小空气间隙及爬电距离D. 可靠性要求;可靠性要求高时,倾向于使用较宽的布线和较大的间距;E. PCB加工技术限制国内国际先进水平推荐使用最小线宽/间距 6mil/6mil 4mil/4mil极限最小线宽/间距 4mil/6mil 2mil/2mil1. 孔的设置过线孔制成板的最小孔径定义取决于板厚度,板厚孔径比应小于 5--8;孔径优选系列如下:孔径: 24mil 20mil 16mil 12mil 8mil焊盘直径: 40mil 35mil 28mil 25mil 20mil内层热焊盘尺寸: 50mil 45mil 40mil 35mil 30mil板厚度与最小孔径的关系:板厚:最小孔径: 24mil 20mil 16mil 12mil 8mil盲孔和埋孔 11盲孔是连接表层和内层而不贯通整板的导通孔,埋孔是连接内层之间而在成品板表层不可见的导通孔,这两类过孔尺寸设置可参考过线孔;应用盲孔和埋孔设计时应对PCB加工流程有充分的认识,避免给PCB加工带来不必要的问题,必要时要与PCB供应商协商;测试孔测试孔是指用于ICT测试目的的过孔,可以兼做导通孔,原则上孔径不限,焊盘直径应不小于25mil,测试孔之间中心距不小于50mil;不推荐用元件焊接孔作为测试孔;2. 特殊布线区间的设定特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数,如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等,或某些网络的布线参数的调整等,需要在布线前加以确认和设置;3. 定义和分割平面层A. 平面层一般用于电路的电源和地层参考层,由于电路中可能用到不同的电源和地层,需要对电源层和地层进行分隔,其分隔宽度要考虑不同电源之间的电位差,电位差大于12V时,分隔宽度为50mil,反之,可选20--25mil ;B. 平面分隔要考虑高速信号回流路径的完整性;C. 当由于高速信号的回流路径遭到破坏时,应当在其他布线层给予补尝;例如可用接地的铜箔将该信号网络包围,以提供信号的地回路;B. 布线前仿真布局评估,待扩充C. 布线1. 布线优先次序关键信号线优先:电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线密度优先原则:从单板上连接关系最复杂的器件着手布线;从单板上连线最密集的区域开始布线;2. 自动布线在布线质量满足设计要求的情况下,可使用自动布线器以提高工作效率,在自动布线前应完成以下准备工作:自动布线控制文件do file为了更好地控制布线质量,一般在运行前要详细定义布线规则,这些规则可以在软件的图形界面内进行定义,但软件提供了更好的控制方法,即针对设计情况,写出自动布线控制文件do file,软件在该文件控制下运行;3. 尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层,并保证其最小的回路面积;必要时应采取手工优先布线、屏蔽和加大安全间距等方法;保证信号质量;4. 电源层和地层之间的EMC环境较差,应避免布置对干扰敏感的信号;5. 有阻抗控制要求的网络应布置在阻抗控制层上;6. 进行PCB设计时应该遵循的规则1 地线回路规则:环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小;针对这一规则,在地平面分割时,要考虑到地平面与重要信号走线的分布,防止由于地平面开槽等带来的问题;在双层板设计中,在为电源留下足够空间的情况下,应该将留下的部分用参考地填充,且增加一些必要的孔,将双面地信号有效连接起来,对一些关键信号尽量采用地线隔离,对一些频率较高的设计,需特别考虑其地平面信号回路问题,建议采用多层板为宜;2 窜扰控制串扰CrossTalk是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用;克服串扰的主要措施是:加大平行布线的间距,遵循3W规则;在平行线间插入接地的隔离线;减小布线层与地平面的距离;3 屏蔽保护对应地线回路规则,实际上也是为了尽量减小信号的回路面积,多见于一些比较重要的信号,如时钟信号,同步信号;对一些特别重要,频率特别高的信号,应该考虑采用铜轴电缆屏蔽结构设计,即将所布的线上下左右用地线隔离,而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合;4 走线的方向控制规则:即相邻层的走线方向成正交结构;避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰;当由于板结构限制如某些背板难以避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线;5 走线的开环检查规则:一般不允许出现一端浮空的布线Dangling Line,主要是为了避免产生"天线效应",减少不必要的干扰辐射和接受,否则可能带来不可预知的结果;6 阻抗匹配检查规则:同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况;在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度;7 走线终结网络规则:在高速数字电路中,当PCB布线的延迟时间大于信号上升时间或下降时间的1/4时,该布线即可以看成传输线,为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配,可以采用多种形式的匹配方法,所选择的匹配方法与网络的连接方式和布线的拓朴结构有关;A. 对于点对点一个输出对应一个输入连接,可以选择始端串联匹配或终端并联匹配;前者结构简单,成本低,但延迟较大;后者匹配效果好,但结构复杂,成本较高;B. 对于点对多点一个输出对应多个输出连接,当网络的拓朴结构为菊花链时,应选择终端并联匹配;当网络为星型结构时,可以参考点对点结构;星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配;在实际操作中要兼顾成本、功耗和性能等因素,一般不追求完全匹配,只要将失配引起的反射等干扰限制在可接受的范围即可;8 走线闭环检查规则:防止信号线在不同层间形成自环;在多层板设计中容易发生此类问题,自环将引起辐射干扰;9 走线的分枝长度控制规则:尽量控制分枝的长度,一般的要求是Tdelay<=Trise/20;10 走线的谐振规则:主要针对高频信号设计而言,即布线长度不得与其波长成整数倍关系,以免产生谐振现象;11 走线长度控制规则:即短线规则,在设计时应该尽量让布线长度尽量短,以减少由于走线过长带来的干扰问题,特别是一些重要信号线,如时钟线,务必将其振荡器放在离器件很近的地方;对驱动多个器件的情况,应根据具体情况决定采用何种网络拓扑结构;12 倒角规则:PCB设计中应避免产生锐角和直角,以免产生不必要的辐射,同时工艺性能也不好;13 器件去藕规则:A. 在印制版上增加必要的去藕电容,滤除电源上的干扰信号,使电源信号稳定;在多层板中,对去藕电容的位置一般要求不太高,但对双层板,去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性,有时甚至关系到设计的成败;B. 在双层板设计中,一般应该使电流先经过滤波电容滤波再供器件使用,同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响,一般来说,采用总线结构设计比较好,在设计时,还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响,必要时增加一些电源滤波环路,避免产生电位差;C. 在高速电路设计中,能否正确地使用去藕电容,关系到整个板的稳定性;14 器件布局分区/分层规则:A. 主要是为了防止不同工作频率的模块之间的互相干扰,同时尽量缩短高频部分的布线长度;通常将高频的部分布设在接口部分以减少布线长度,当然,这样的布局仍然要考虑到低频信号可能受到的干扰;同时还要考虑到高/低频部分地平面的分割问题,通常采用将二者的地分割,再在接口处单点相接;B. 对混合电路,也有将模拟与数字电路分别布置在印制板的两面,分别使用不同的层布线,中间用地层隔离的方式;15 孤立铜区控制规则:孤立铜区的出现,将带来一些不可预知的问题,因此将孤立铜区与别的信号相接,有助于改善信号质量,通常是将孤立铜区接地或删除;在实际的制作中,PCB厂家将一些板的空置部分增加了一些铜箔,这主要是为了方便印制板加工,同时对防止印制板翘曲也有一定的作用;16 电源与地线层的完整性规则:对于导通孔密集的区域,要注意避免孔在电源和地层的挖空区域相互连接,形成对平面层的分割,从而破坏平面层的完整性,并进而导致信号线在地层的回路面积增大;17 重叠电源与地线层规则:不同电源层在空间上要避免重叠;主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层;18 3W规则:为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则;如要达到98%的电场不互相干扰,可使用10W的间距;19 20H规则:由于电源层与地层之间的电场是变化的,在板的边缘会向外辐射电磁干扰;称为边沿效应;解决的办法是将电源层内缩,使得电场只在接地层的范围内传导;以一个H电源和地之间的介质厚度为单位,若内缩20H则可以将70%的电场限制在接地层边沿内;内缩100H则可以将98%的电场限制在内;20 五---五规则:印制板层数选择规则,即时钟频率到5MHz或脉冲上升时间小于5ns,则PCB板须采用多层板,这是一般的规则,有的时候出于成本等因素的考虑,采用双层板结构时,这种情况下,最好将印制板的一面做为一个完整的地平面层;D. 后仿真及设计优化待补充E. 工艺设计要求1. 一般工艺设计要求参考印制电路CAD工艺设计规范Q/DKBA-Y001-19992. 功能板的ICT可测试要求A. 对于大批量生产的单板,一般在生产中要做ICTIn Circuit Test, 为了满足ICT测试设备的要求,PCB设计中应做相应的处理,一般要求每个网络都要至少有一个可供测试探针接触的测试点,称为ICT测试点;B. PCB上的ICT测试点的数目应符合ICT测试规范的要求,且应在PCB板的焊接面, 检测点可以是器件的焊点,也可以是过孔;C. 检测点的焊盘尺寸最小为24mils,两个单独测试点的最小间距为60mils;D. 需要进行ICT测试的单板,PCB的对角上要设计两个125MILS的非金属化的孔, 为ICT测试定位用;3. PCB标注规范;钻孔层中应标明印制板的精确的外形尺寸,且不能形成封闭尺寸标注;所有孔的尺寸和数量并注明孔是否金属化;II. 设计评审A. 评审流程设计完成后,根据需要可以由PCB设计者或产品硬件开发人员提出PCB设计质量的评审,其工作流程和评审方法参见PCB设计评审规范;B. 自检项目如果不需要组织评审组进行设计评审,可自行检查以下项目;1. 检查高频、高速、时钟及其他脆弱信号线,是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有垮地层分割区2. 检查晶体、变压器、光藕、电源模块下面是否有信号线穿过,应尽量避免在其下穿线,特别是晶体下面应尽量铺设接地的铜皮;3. 检查定位孔、定位件是否与结构图一致,ICT定位孔、SMT定位光标是否加上并符合工艺要求;4. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则,并且无丝印覆盖焊盘;检查丝印的版本号是否符合版本升级规范,并标识出;5. 报告布线完成情况是否百分之百;是否有线头;是否有孤立的铜皮;6. 检查电源、地的分割正确;单点共地已作处理;7. 检查各层光绘选项正确,标注和光绘名正确;需拼板的只需钻孔层的图纸标注;8. 输出光绘文件,用CAM350检查、确认光绘正确生成;9. 按规定填写PCB设计归档自检表,连同设计文件一起提交给工艺设计人员进行工艺审查;10. 对工艺审查中发现的问题,积极改进,确保单板的可加工性、可生产性和可测试性;。

硬件工程师必须掌握基础知识

硬件工程师必须掌握基础知识

硬件工程师必须掌握基础知识1) ;根本设计标准2) ;CPU根本学问、架构、性能及选型指导3) ;MOTOROLA公司的PowerPC系列根本学问、性能详解及选型指导4) ;网络处理器(INTEL、MOTOROLA、IBM)的根本学问、架构、性能及选型5) ;常用总线的根本学问、性能详解6) ;各种存储器的具体性能介绍、设计要点及选型7) ;Datacom、Telecom领域常用物理层接口芯片根本学问,性能、设计要点及选型8) ;常用器件选型要点与精华9) ;FPGA、CPLD、EPLD的具体性能介绍、设计要点及选型指导10) ;VHDL和Verilog ;HDL介绍11) ;网络根底12) ;国内大型通信设备公司硬件讨论开发流程;二.最流行的EDA工具指导娴熟把握并使用业界最新、最流行的专业设计工具1) ;Innoveda公司的ViewDraw,PowerPCB,Cam3502) ;CADENCE公司的OrCad, ;Allegro,Spectra3) ;Altera公司的MAX+PLUS ;II4) ;学习娴熟使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、MAX+PLUS ;II、ISE、FOUNDATION等工具;5) ;XILINX公司的FOUNDATION、ISE一. ;硬件总体设计把握硬件总体设计所必需具备的硬件设计阅历与设计思路1) ;产品需求分析2) ;开发可行性分析3) ;系统方案调研4) ;总体架构,CPU选型,总线类型5) ;数据通信与电信领域主流CPU:M68k系列,PowerPC860,PowerPC8240,8260体系构造,性能及比照;6) ;总体硬件构造设计及应留意的问题;7) ;通信接口类型选择8) ;任务分解9) ;最小系统设计;10) ;PCI总线学问与标准;11) ;如何在总体设计阶段避开消失致命性错误;12) ;如何合理地进展任务分解以到达事半功倍的效果?13) ;工程案例:中、低端路由器等二. ;硬件原理图设计技术 ;目的:通过详细的工程案例,具体进展原理图设计全部阅历,设计要点与精华揭密。

Hi3520V100芯片硬件单板PCB设计指导

Hi3520V100芯片硬件单板PCB设计指导

初稿产品名称Product name密级Confidentiality levelHi3520内部公开 产品版本Product versionV100Total 12pages 共12页Hi3520V100芯片硬件单板PCB 设计指导(仅供内部使用)拟制: Prepared by日期: Date 审核: Reviewed by日期: Date 审核: Reviewed by日期: Date 批准: Granted by日期: Date海思半导体有限公司 Hisilicon Technologies Co., Ltd.版权所有 侵权必究 All rights reserved修订记录Revision record日期Date 修订版本Revision version修改描述change Description作者Author初稿初稿目 录1 电源设计................................................................................................................................5 1.1 电源上电顺序设计............................................................................................................5 1.2 DDR 电源设计..................................................................................................................5 1.3 PLL 电源设计....................................................................................................................5 1.4 USB 电源设计...................................................................................................................5 1.5 DAC 电源设计...................................................................................................................6 1.6 其他电源地设计................................................................................................................6 1.7 推荐电源供电范围............................................................................................................6 2 接口信号................................................................................................................................7 2.1 DDR 接口设计..................................................................................................................7 2.1.1 信号完整性设计要求...................................................................................................7 2.1.2 单板应用时匹配方式设计建议....................................................................................7 2.1.3 信号布线建议.............................................................................................................9 2.2 GMAC 接口设计..............................................................................................................11 2.2.1 GMAC 匹配设计建议.................................................................................................11 2.2.2 GMAC 布线设计建议.................................................................................................11 2.3 USB2.0接口设计............................................................................................................11 2.3.1 布局方面..................................................................................................................11 2.3.2 布线方面:...............................................................................................................12 2.4 DAC 接口设计.................................................................................................................12 2.5 其他数字信号设计..........................................................................................................13 2.5.1 EBI 接口信号.............................................................................................................13 2.5.2 VO 信号....................................................................................................................13 2.5.3 时钟信号设计...........................................................................................................13 2.5.4 不用数字管脚的处理. (14)Hi3520V100芯片应用硬件单板PCB设计指导关键词: DDR EBI 反射串扰振铃摘要:本文描述Hi3520V100芯片中,频率相对较高的接口,对于信号质量方面的一些建议。

分享几十篇硬件工程师笔记

分享几十篇硬件工程师笔记

分享几十篇硬件工程师笔记以下转自AndrewChu gitee# 1. 前言[所有笔记的链接](/AndrewChu/hardware-design)所有的文字都是作者一个一个码出来的,花了很多的时间和精力。

创作不易,大家要是有Gitee的账号,那就给我点个Star把。

一个优秀的工程师,不是**业务驱动型**,而是**技术驱动型**。

这个也是为什么真正优秀的公司都是**面试造火箭,实际拧螺丝**的原因。

很多人只会描述自己的业务,自己的项目,但是对于电路深层次的原理则是一无所知。

**理论和实践是两条腿走路的**,甚至于理论是远高于实践的。

不要只做一个**if else coder**!# 2. Content**偏差和噪声**的区别?什么是**容差**?**RS485和CAN收发器**的区别,以及产生的效果?因为篇幅限制,外加我更想记录自己对一些理论知识的见解,所以有些内容不适合0基础学习。

希望大家**少接触快餐知识**,**少被贩卖焦虑**,多沉下心来自己去消化吸收理论知识,最后再和别人的经验进行参照对比。

内容已经分门别类,请直接点击链接:1. 基本元件:- 说明:基本元件简单,但是都是基于直流低频的模式下。

随着现在电路的工作频率越来越高,元件的寄生参数的作用会越来越明显。

- [Electronic Basics](/AndrewChu/hardware-design/blob/master/R-C-L-D_notes.md)- [BJT-MOSFET_notes](/AndrewChu/hardware-design/blob/master/BJT-MOSFET_notes.md)2. 电源:- 说明:一个好的电源是模数电路的基础。

但是现在的DCDC IC 已经内置了非常多的功能,导致电子工程师对于DCDC的底层原理理解不够,从而把握不住DCDC的设计关键参数,尤其是出现功能性问题和EMC整改的时候是一头雾水。

(完整版)硬件单板详细设计文档模板

(完整版)硬件单板详细设计文档模板

单板硬件详细设计报告目录1概述 (6)1.1背景 (6)1.2单板功能描述 (6)1.3单板运行环境说明 (6)1.4重要性能指标 (6)1.5单板功耗 (6)1.6必要的预备知识(可选) (7)2关键器件 (7)3单板各单元详细说明 (7)3.1单板功能单元划分和业务描述 (7)3.2单元详细描述 (7)3.2.1单元1 (7)3.2.2单元2 (8)3.3单元间配合描述 (9)3.3.1总线设计 (9)3.3.2时钟分配 (9)3.3.3单板上电、复位设计 (10)3.3.4各单元间的时序关系 (10)3.3.5单板整体可测试性设计 (11)3.3.6软件加载方式说明 (11)3.3.7基本逻辑和大规模逻辑加载方式说明 (11)4硬件对外接口 (11)4.1板际接口 (11)4.2系统接口 (12)4.3软件接口 (12)4.4大规模逻辑接口 (12)4.5调测接口 (13)4.6用户接口 (13)5单板可靠性综合设计说明 (13)5.1单板可靠性指标 (13)5.2单板故障管理设计 (14)5.2.1主要故障模式和改进措施 (14)5.2.2故障定位率计算 (15)5.2.3冗余单元倒换成功率计算 (15)5.2.4冗余单板倒换流程 (15)6单板可维护性设计说明 (15)7单板信号完整性设计说明 (16)7.1关键器件及相关信息 (16)7.2关键信号时序要求 (16)7.3信号串扰、毛刺、过冲的限制范围和保障措施: (16)7.4其他重要信号及相关处理方案 (17)7.5物理实现关键技术分析 (17)8单板电源设计说明 (17)8.1单板供电原理框图 (17)8.2单板电源各功能模块详细设计 (17)9器件应用可靠性设计说明 (18)9.1单板器件可靠应用分析结论 (18)9.2器件工程可靠性需求符合度分析 (19)9.2.1器件质量可靠性要求 (19)9.2.2机械应力 (19)9.2.3可加工性 (19)9.2.4电应力 (20)9.2.5环境应力 (20)9.2.6温度应力 (20)9.2.7寿命及可维护性 (20)9.3固有失效率较高器件改进对策 (21)9.4上、下电过程分析 (21)9.4.1上下电浪涌 (21)9.4.2器件的上下电要求 (21)9.5器件可靠应用薄弱点分析 (22)9.6器件离散及最坏情况分析 (22)10单板热设计说明 (23)11EMC、ESD、防护及安规设计说明 (23)11.1单板电源、地的分配图 (23)11.2关键器件和关键信号的EMC设计 (24)11.3防护设计 (24)11.4安规设计 (25)11.4.1安规器件清单 (25)11.4.2安规实现方案说明 (25)12单板工艺设计说明 (25)12.1PCB工艺设计 (25)12.2工艺路线设计 (26)12.3工艺互连可靠性分析 (26)12.4元器件工艺解决方案 (26)12.5单板工艺结构设计 (26)12.6新工艺详细设计方案 (27)13单板结构设计说明 (27)13.1拉手条或机箱结构 (27)13.2指示灯、面板开关 (27)13.3紧固件 (27)13.4特殊器件结构配套设计 (28)14其他 (28)15附件 (28)15.1安规器件清单 (28)15.2FMEA分析结果 (28)表目录表1性能指标描述表 (6)表2本单板与其他单板的接口信号表 (11)表3单板可靠性指标评估表 (13)表4器件级FMEA分析重点问题汇总表 (14)表5关键器件及相关信息 (16)表6关键信号时序要求 (16)表7器件可靠性应用隐患分析表 (18)表8器件性能离散情况分析表 (22)表9单板器件热设计分析表 (23)表10安规器件清单 (25)表11安规器件汇总表 (28)图目录图1XXX (8)图2XXX (8)图3总线分配示意图 (9)图4时钟分配示意图 (10)图5复位逻辑示意图 (10)图6XX时序关系图 (11)图7XX接口时序图 (12)图8单板供电架构框图 (17)图9单板电源、地分配图 (24)如果没有表目录,则定稿后删除表目录及相关内容;如果没有图目录,则定稿后删除图目录及相关内容。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第二节 硬件工程师职责与基本技能
§1.2.1 硬件工程师职责 一个技术领先、运行可靠的硬件平台是公司产品质量的基础,硬件工程师职
责神圣,责任重大。
yf-f4-06-cjy
1、硬件工程师应勇于尝试新的先进技术之应用,在产品硬件设计中大胆创 新。
2、坚持采用开放式的硬件架构,把握硬件技术的主流和未来发展,在设计 中考虑将来的技术升级。
§3.2.2 硬件开发流程详解 硬件开发流程对硬件开发的全过程进行了科学分解,规范了硬件开发的五大
任务。 z 硬件需求分析 z 硬件系统设计 z 硬件开发及过程控制 z 系统联调 z 文档归档及验收申请。 硬件开发真正起始应在立项后,即接到立项任务书后,但在实际工作中,许
多项目在立项前已做了大量硬件设计工作。立项完成后,项目组就已有了产品规 格说明书,系统需求说明书及项目总体方案书,这些文件都已进行过评审。项目 组接到任务后,首先要做的硬件开发工作就是要进行硬件需求分析,撰写硬件需 求规格说明书。硬件需求分析在整个产品开发过程中是非常重要的一环,硬件工 程师更应对这一项内容加以重视。


第一章 概述
第一节 硬件开发过程简介
§1.1.1 硬件开发的基本过程 产品硬件项目的开发,首先是要明确硬件总体需求情况,如 CPU 处理能力、
存储容量及速度,I/O 端口的分配、接口要求、电平要求、特殊电路(厚膜等) 要求等等。其次,根据需求分析制定硬件总体方案,寻求关键器件及电咱的技术 资料、技术途径、技术支持,要比较充分地考虑技术可能性、可靠性以及成本控 制,并对开发调试工具提出明确的要求。关键器件索取样品。第三、总体方案确 定后,作硬件和单板软件的详细设计,包括绘制硬件原理图、单板软件功能框图 及编码、PCB 布线,同时完成开发物料清单、新器件编码申请、物料申领。第 四,领回 PCB 板及物料后由焊工焊好 1~2 块单板,作单板调试,对原理设计中 的各功能进行调测,必要时修改原理图并作记录。第五,软硬件系统联调,一般 的单板需硬件人员、单板软件人员的配合,特殊的单板(如主机板)需比较大型 软件的开发,参与联调的软件人员更多。一般地,经过单板调试后在原理及 PCB 布线方面有些调整,需第二次投板。第六,内部验收及转中试,硬件项目完成开 发过程。
电路、高速信号传输线的匹配电路等; 第五、故障定位、解决问题的能力; 第六、文档的写作技能; 第七、接触供应商、保守公司机密的技能。
第二章 硬件开发规范化管理
第一节 硬件开发流程
§3.1.1 硬件开发流程文件介绍 在公司的规范化管理中,硬件开发的规范化是一项重要内容。硬件开发规范
化管理是在公司的《硬件开发流程》及相关的《硬件开发文档规范》、《PCB 投 板流程》等文件中规划的。硬件开发流程是指导硬件工程师按规范化方式进行开 发的准则,规范了硬件开发的全过程。硬件开发流程制定的目的是规范硬件开发 过程控制,硬件开发质量,确保硬件开发能按预定目的完成。
一项产品的性能往往是由软件和硬件共同完成的,哪些是由硬件完成,哪些 是由软件完成,项目组必须在需求时加以细致考虑。硬件需求分析还可以明确硬 件开发任务。并从总体上论证现在的硬件水平,包括公司的硬件技术水平是否能 满足需求。硬件需求分析主要有下列内容。
z 系统工程组网及使用说明 z 基本配置及其互连方法 z 运行环境 z 硬件整体系统的基本功能和主要性能指标 z 硬件分系统的基本功能和主要功能指标 z 功能模块的划分 z 关键技术的攻关 z 外购硬件的名称型号、生产单位、主要技术指标 z 主要仪器设备 z 内部合作,对外合作,国内外同类产品硬件技术介绍
公司硬件开发流程的文件编号为 4/QM-RSD009,生效时间为 1997 年月 21 日。
yf-f4-06-cjy
硬件开发流程不但规范化了硬件开发的全过程,同时也从总体上,规定了硬 件开发所应完成的任务。做为一名硬件工程师深刻领会硬件开发流程中各项内 容,在日常工作中自觉按流程办事,是非常重要的,否则若大一个公司就会走向 混乱。所有硬件工程师应把学流程、按流程办事、发展完善流程、监督流程的执 行作为自己的一项职责,为公司的管理规范化做出的贡献。
yf-f4-06-cjy
z 可靠性、稳定性、电磁兼容讨论 z 电源、工艺结构设计 z 硬件测试方案 从上可见,硬件开发总体方案,把整个系统进一步具体化。硬件开发总体设 计是最重要的环节之一。总体设计不好,可能出现致命的问题,造成的损失有许 多是无法挽回的。另外,总体方案设计对各个单板的任务以及相关的关系进一步 明确,单板的设计要以总体设计方案为依据。而产品的好坏特别是系统的设计合 理性、科学性、可靠性、稳定性与总体设计关系密切。 硬件需求分析和硬件总体设计完成后,总体办和管理办要对其进行评审。一 个好的产品,特别是大型复杂产品,总体方案进行反复论证是不可缺少的。只有 经过多次反复论证的方案,才可能成为好方案。 进行完硬件需求分析后,撰写的硬件需求分析书,不但给出项目硬件开发总 的任务框架,也引导项目组对开发任务有更深入的和具体的分析,更好地来制定 开发计划。 硬件需求分析完成后,项目组即可进行硬件总体设计,并撰写硬件总体方案 书。硬件总体设计的主要任务就是从总体上进一步划分各单板的功能以及硬件的 总体结构描述,规定各单板间的接口及有关的技术指标。硬件总体设计主要有下 列内容: z 系统功能及功能指标 z 系统总体结构图及功能划分 z 单板命名 z 系统逻辑框图 z 组成系统各功能块的逻辑框图,电路结构图及单板组成 z 单板逻辑框图和电路结构图 z 关键技术讨论 z 关键器件 总体审查包括两部分,一是对有关文档的格式,内容的科学性,描述的准确 性以及详简情况进行审查。再就是对总体设计中技术合理性、可行性等进行审查。 如果评审不能通过,项目组必须对自己的方案重新进行修订。 硬件总体设计方案通过后,即可着手关键器件的申购,主要工作由项目组来 完成,计划处总体办进行把关。关键元器件往往是一个项目能否顺利实施的重要 目标。 关键器件落实后,即要进行结构电源设计、单板总体设计。结构电源设计由 结构室、MBC 等单位协作完成,项目组必须准确地把自己的需求写成任务书,
3、充分利用公司现有的成熟技术,保持产品技术上的继承性。 4、在设计中考虑成本,控制产品的性能价格比达至最优。 5、技术开放,资源共享,促进公司整体的技术提升。
§1.2.1 硬件工程师基本素质与技术 硬件工程师应掌握如下基本技能: 第一、由需求分析至总体方案、详细设计的设计创造能力; 第二、熟练运用设计工具,设计原理图、EPLD、FPGA 调试程序的能力; 第三、运用仿真设备、示波器、逻辑分析仪调测硬件的能力; 第四、掌握常用的标准电路的设计能力,如 ID 电路、WDT 电路、π型滤波
§1.1.2 硬件开发的规范化 上节硬件开发的基本过程应遵循硬件开发流程规范文件执行,不仅如此,硬
件开发涉及到技术的应用、器件的选择等,必须遵照相应的规范化措施才能达到 质量保障的要求。这主要表现在,技术的采用要经过总体组的评审,器件和厂家 的选择要参照物料认证部的相关文件,开发过程完成相应的规定文档,另外,常 用
相关文档
最新文档