铜互连技术[1]
集成电路互连技术汇总
常规结构
2.5 目前应用最广泛的互连技术----铜互连
IBM 6层Cu互连表面结构图
2.6 以Cu作为互连材料的工艺流程
金属填充通孔 溅射势垒和籽晶层
淀积介质材料 CMP金属层
光刻引线沟槽图形
去掉刻蚀停止层
去掉光刻胶
光刻通孔图形 刻蚀引线沟槽
刻蚀通孔 去掉光刻胶
淀积刻蚀停止层
2.7 Cu互连存在的问题
合金，避免硅向铝中扩散，从而杜绝尖楔现象。 铝-掺杂多晶硅双层金属化结构
掺杂多晶硅主要起隔离作用。 铝-阻挡层结构
在铝与硅之间淀积一薄层金属，阻止铝与硅之间的作 用，从而限制Al尖楔问题。一般将这层金属称为阻挡层。 采用新的互连金属材料
解决Al/Si接触问题最有效的方法。
2.4 铝互连的不足（二）：电迁移现象
铝互连的优点： 铝在室温下的
电阻率很低，与硅 和磷硅玻璃的附着 性很好，易于沉积 与刻蚀。由于上述 优点，铝成为集成 电路中最早使用的 互连金属材料。
2.2 铝互连的不足（一）：Al/Si接触中的尖楔现象
Al Si
Al/Si接触中的 尖楔现象2.3 Al/Si接触的改进
Al-Si合金金属化引线 在铝中加入硅饱和溶解度所需要的足量硅，形成Al-Si
✓ a 尺寸太大 ✓ b 导电能力不符合发展需求
3、下一代互连材料与互连技术
3.1 下一代互联材料与互连技术：碳纳米管互连
碳纳米管于1991年发现以来, 就一直是纳米科学领域的研究 热点。
由于其超高电流密度承载能力 的特性（碳纳米管上可以通过 高达1010A/cm2的电流 ），引 起了集成电路器件制造领域专 家的关注。
1.2 集成电路对互连金属材料的要求
VLSI芯片制备中的多层互连新技术
VLSI芯片制备中的多层互连新技术摘要：在简要介绍多层互连材料的基础上，论述了若干种IC芯片制备中的多层互连技术，包括“Cu线+低k双大马士革”多层互连结构、平坦化技术、CMP工艺、“Cu+双大马士革+低k”技术等。
并提出了一些多层互连工艺中的关键技术措施。
关键词：集成电路；铜互连；低k介质；双嵌入(双大马士革)工艺：淀积；化学机械抛光New Multilayer Copper Interconnect Technologies for VLSIAbstract：Based on the introduction of multilayer interconnect materials．more new multilayer interconnect technologies for IC were discussed．including’Cu conductor+ low-k dielectric duald amascene’multilayer interconnect，planarization，CMP，’Cu conductor+ dual damascene+ low-k di electric’and so on．And some pivotal techniques were proposed for multilayer interconnect．Key words：IC；Cu interconnect；low-k dielectric；dual damascene process；deposition；CMP1 引言多层互连技术业已成为VLSI,特大规模集成电路(ULSI)制备工艺的重要组成部分。
当前0.18um 高性能ULSI(例如CPU)已具有多达7层的铜互连线，因此，寻求较低电阻率的金属互连线材料和较低介电常数的绝缘材料已成为深亚微米和纳米器件的一大研究方向。
在此分析、讨论了IC芯片制备中的多层互连技术。
博士论文开题报告-文献综述
学科代码编号文献综述学号：0040509010研究生：王新建导师：吴建生教授姜传海教授研究方向：材料科学论文题目：学科：材料学学院：材料科学与工程系入学时间：2004年9月开题时间：2005年10月20日年月日0 引言 (1)1．大规模集成电路的发展以及铜互连工艺的概述 (2)1.1．大规模集成电路的发展概况 (2)1.2．ULSI中铝互连线的发展 (4)1.3．ULSI中铜互连线工艺的提出、发展及存在的问题 (5)1.3.1．铜互连工艺的提出 (5)1.3.2．铜互连技术的主要问题 (8)2．铜互连的扩散阻挡层的发展现状的概述 (10)3．扩散基本理论以及铜互连薄膜中的二维扩散研究的现状 (12)3.1．Fick扩散定律及扩散系数 (13)3.1.1．Fick第二扩散定律 (13)3.1.2．扩散系数的确定及Arrhenius公式 (14)3.2．薄膜扩散理论 (14)3.2.2．单晶薄膜的扩散动力学理论的研究 (15)3.2.3．多晶薄膜扩散动力学理论的研究 (16)3.3．溶质对晶粒间界扩散的影响 (21)3.3.1溶质在高温时增加晶粒间界扩散 (21)3.3.2溶质在低温时减小晶粒间界的扩散 (22)3.4．铜薄膜中铜原子层间的扩散失效 (22)4．铜互连膜合金化的研究现状 (23)5．本课题的研究思想、研究目标和研究内容及可行性分析 (25)5.1．本课题的研究思想 (25)5.2．研究的内容、研究目标及拟解决的关键问题 (25)6．年度研究计划及预期研究结果 (28)7．目前的初步研究结果 (28)参考文献 (31)0 引言金属化是集成电路一道重要的工序，在集成电路制造工艺中Al是最早使用的内连线材料，然而随着集成电路集成度的不断提高，铝线逐渐不能适应新的要求。
其中电阻率偏高和易产生电迁移失效是Al线的主要不足。
采用Cu作为内连线材料有以下优点：(a) 电阻率低。
Cu的电阻率是1.7 μΩ·cm，比Al的电阻率2.7 μΩ·cm(200℃)低，降低了RC延迟，提高了集成电路的速度。
铜互连及其相关工艺
铜互连及其相关工艺
翁寿松
【期刊名称】《微纳电子技术》
【年(卷),期】2004(41)3
【摘要】介绍了铜互连、金属间低K绝缘层和CMP工艺。
ITRS2001/1999对铜互连、金属间低K绝缘层和CMP工艺提出了具体的要求和进程。
ITRS2001比ITRS1999整整提前了一年。
铜互连和金属间低K绝缘层可解决布线RC延迟问题,CMP可解决晶圆表面不平整问题。
IC特征尺寸、铜互连层厚度、金属间低K 绝缘层厚度和Cu/低K鄄CMP所用研磨膏粒子尺寸都已步入纳米级,从而进一步提高了高端IC的密度和速度。
【总页数】4页(P14-16)
【关键词】铜互连;低K绝缘层;化学机械抛光;RC延迟
【作者】翁寿松
【作者单位】无锡市罗特电子有限公司
【正文语种】中文
【中图分类】TN405.97
【相关文献】
1.NDC工艺中不同预处理气体对铜互连可靠性的影响 [J], 张荣跻; 刘建强
2.用于集成电路铜互连工艺的Low-K材料研究 [J], 余家庆; 刘春晖; 董莹莹; 唐溪琴; 熊韵; 魏淑华
3.用于铜互连CMP工艺的抛光液研究进展及发展趋势 [J], 周佳凯;牛新环;杨程辉;王治;崔雅琪
4.铜互连扩散阻挡层工艺优化 [J], 傅晓娟;赵毅强;刘峻;宋凯悦
5.三维封装硅通孔铜互连电镀工艺研究进展 [J], 周苗淼;张雨;沈喜训;徐群杰
因版权原因，仅展示原文概要，查看原文内容请购买。
芯片倒装封装中焊球及铜互连对高速差分信号传输特性影响的仿真研究
芯片倒装封装中焊球及铜互连对高速差分信号传输特性影响的仿真研究孟真;张兴成;刘谋;唐璇;阎跃鹏【摘要】Soldered ball and copper interconnect are two main interconnect structures in the flip-chip package. Following the increase of clock frequencies of digital circuits, the differential signal has become the most commonly used in high-speed digital circuit. In the study, the HFSS full-wave simulation method is used to research the high-speed differential signal transmission characteristics of the differential soldered ball and copper interconnect structures in the lfip chip package. First, the differential soldered ball is modeled under ideal circumstances to analyze the impact of differential signal transmission characteristics of the ball size and pitch parameters of soldered ball array. Under the assumption that the ball pitch is twice the size of ball diameter, smaller ball size and pitch could achieve better transmission performance over a wide frequency range when the diameter of the often used ball is between 0.1 mm and 1.27 mm. Second, parallel, inside-non-parallel and outside-non-parallel copper interconnect structures are compared. Parallel copper structure is observed to be better than inside-non-parallel copper structure, and inside-non-parallel copper structure is better than outside-non-parallel copper structure.%焊球与铜互连是芯片倒装封装中两种主要的互连结构，而随着数字电路时钟频率的不断提升，差分信号已成为高速数字电路中最常用的信号形式。
新型封装技术(1)
1Institute of Microelectronics新型封装技术蔡坚清华大学微电子学研究所jamescai@2Institute of Microelectronics概要芯片到封装互连技术的发展 目前迅速增长的封装型式¾BGA和CSP圆片级及三维封装的发展 MEMS器件的封装SOC和SIP3Institute of Microelectronics芯片到封装互连技术的发展4Institute of Microelectronics 芯片到封装的互连技术在这里不讨论铜互连技术，事实上由于芯片上铜互连的实现，将给芯片到下一级的互连带来新的技术和热点。
针对目前和可以预见的将来新型封装的发展，倒装焊技术（Flip ChipTechnology）将成为非常重要的互连技术。
新型的倒装焊凸点技术（Bumping Method）不断推出。
5Institute of Microelectronics常用的凸点方法蒸发，Evaporation, (IBM C4 Process)SBB (Stud Bump Bonding) 电镀，Electrical plating (Solder/Au) 印刷，Stencil Printing 化学镀UBM结合印刷，Electroless Nickel UBM Paired with Stencil PrintingS2B (Single Solder Ball Placement & Laser Reflow Bumping) ……6Institute of MicroelectronicsSBB技术¾Matsushita and Fujitsu¾应用已有的引线键合设备和技术实现单个键合区的凸点，（微处理器和存储器）¾以金凸点为主（Solder bumps available as well）¾效率相对比较低（8bumps/s）7Institute of Microelectronics凸点电镀技术Electroplating Bumping作为一类成熟的工业技术，电镀在封装（微电子工业）中有非常广泛的应用，凸点技术是其中的一种。
ALD技术的发展及应用
ALD技术的发展与应用摘要：随着微电子行业的发展, 集成度不断提高、器件尺寸持续减小, 使得许多传统微电子材料和科技面临巨大挑战, 然而原子层沉积(ALD)技术作为一种优异的镀膜技术, 因其沉淀的薄膜纯度高、均匀性及保行性好, 还能十分精确地控制薄膜的厚度与成分,仍然备受关注并被广泛应用于半导体领域。
本文简要介绍了ALD技术的原理、沉积周期、特征、优势、化学吸附自限制ALD技术及ALD本身作为一种技术的发展状况(T-ALD,PE-ALD和EC-ALD 等);重点叙述了ALD技术在半导体领域(高k材料、IC互连技术等)应用。
最后,对ALD未来的发展应用前景进行了展望。
关键字：原子层沉积;薄膜沉淀;高K材料;铜互连The Develpoement and Application of ALD TechnologySu yuanSchoolofMicroelectronics,XidianUniversity, Xi’anShanxi710071Abstract：The latest development of atomic layer deposition(ALD)technology was tentatively reviewed .ALD has been widely used in fabrication of electronics chips because ALD is capable of depositing highly pure homogenous films with well-controlled film thickness and chemical contents .The discus-sions focused on :i)the principle of ALD technology ,its characteristics,and technical advantages ;ii)the mechanisms of chemical self-limiting(CS) and possible ways to achieve ALD , such as thermal-ALD(T-ALD), plasma-enhanced ALD(PE-ALD), electro chemical ALD(EC-ALD), and etc.i;ii)its applications in synthesis ofhigh k materials , interconnecting materials for integrated circuit(IC).The development trends of ALD technology and its potential applications were also briefly discussed.Keyword：ALD ;Film-Deposition ; high-k material ; Cu-Interconnecting一、引言随着半导体工艺的不断发展，基于微结构的集成期间在进一步微型化和集成化，特征尺寸已经缩小到了亚微米和纳米量级。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
２００５年９月
鹭江职业大学学报
Ｊｏｕｍａｌ ｏｆ Ｌｕｊｉａｎｇ Ｕｎｉｖｅｒｓｉｔ）ｒ
Ｖ０１．１３
Ｎｏ．３
Ｓｅｐ．２０５
铜互连技术
王灵婕１，林吉申２
（Ｉ．厦门理工学院电子系，福建厦门３６１００５；２．福州大学物理与信患工程学院，福建福州３５０００２）
［摘要］在集成电路中采用双镶嵌工艺制备互连线，铜作为互连线的材料具有低电阻率和较好的抗 电迁移能力等优点，同时存在新的缺陷模式如沟槽缺陷、气泡缺陷、金属缺失等，目前的工作主要是该工
４．２
气泡缺陷．这种缺陷很大，肉眼可以看见．它是由于产生气泡而导致淀积率的改变，从而 金属缺失．金属缺失是Ｃｕ特有的缺陷，它是由腐蚀、颗粒的移动和过度抛光引起的．过
在该处产生缺陷．
４．３
度抛光产生缺陷的机理还不是很清楚，但是它和颗粒结构、表面张力、应力之间复杂的相互作用有 关．当ｃｕ在某一处超负荷，该处的温度升高，较大的温度梯度会加深这种缺陷．当温度升高，ｃｕ的 热膨胀大于介质层，结果就产生了压应力，导致ｃｕ内部的再结晶，而位错又造成结构松弛；当温度 降低时，Ｃｕ收缩，产生比周围大得多的张应力．
Ｈｉｇｌｌｔ—Ｖ０ｌ岫ｅ Ｍ蚰ｕｆａｅｔｕｒｉｎｇ［Ｊ］．ｓｅＩＩｌｉｃｏｎｄｕｃｔｏｒ
ｔｅｍａｔｉｏｎａｌ，Ｍａｙ ２００】，９２—１０４． Ｊ．ｃｏｐｐｅｒ－ｂａｓｅｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆｏｒ ＶＩｓＩ
ｃｉｒ｛ｃｕｉｔｓ［Ｊ］．ＭｉｃｒｏｅｌｅｃｔｒｏＩＩｉｃ ＥＩｌｇｉｎｅｅｒｉｎｇ，１９９６，（１）：１１９－１２２．
艺的完善．
［关键词］集成电路；铜；互连线 ［中图分类号］７Ｉ＇Ｎ
３０５；ＴＮ ４０５
［文献标识码］Ｂ
［文章编号］１００８—３８０４（２００５）０３—００６０一０３
１
集成度提高后，Ａｌ互连线面临的问题
随着超大规模集成电路（ＶＬＳｌ）的发展，集成度不断提高，电路元件越来越密集，芯片互连成 为影响芯片的关键因素ｕ Ｊ．互连在芯片内的操作运行中起着重要作用，如传送逻辑信号，输送电源 以及分配时钟信号进行时序控制和同步操作等．由于互连线采用了更小的线宽的加工工艺，Ｖ璐Ｉ金 属化的层数不断增加，最大层数可达９层旧Ｊ．互连线的增加及其截面积的减少导致电阻的增大，线间 距的减少容易产生寄生电容，从而大幅度提高互连线的时间常数Ｒｃ．因此，集成电路（ＩＣ）速度由 逻辑门延迟转变为由互连线引起的时间延迟【１，２ Ｊ．除此之外，也增加了电路的交流功耗和信号串扰． 若仍沿用ＶＬＳＩ传统的ＡＬ／ｓｉＯ：系统互连线，为了降低时间常数就必须增大金属互连线的截面积 和线间距，这势必会影响芯片的集成度．要从根本上解决上述问题就必须开发新的互连线系统．人们 试图找出电阻率更低的材料来代替Ａ１．由于层间的电介质厚度不断的减少，层问电介质的介电常数 Ｋ也必须降低，以保持相同的电容．因此还必须开发低Ｋ值的电介质材料旧Ｊ． 铜是被认为是比较理想的一种侯选材料，许多大型集成电路制造厂家先后展开对铜互连线技术的 研究，截止２０００年世界上大约有２２家半导体生产线采用铜互连技术Ｈ１．１９９４年欧洲西门子公司赞 助一个名为ｃＯＩＮ的研究项目，重点研究铜互连线技术”１；１９９７年９月，ＩＢＭ宣布了在生产线引入铜 技术的消息；２００１年Ｉｎｔｅｌ公司已经采用铜互连技术生产了Ｏ．１３ ｕｍ的ＣＰｕ，２００２年，１１公司宣布开发 出了基于铜互连的０．０９ ｕｍ逻辑制造技术．诺发公司的客户整合中心用最优化的铜沉积工艺工具，成 功完成了Ｏ．０６５ ｕｍ水平以下的电镀集成∞１． ２
Ｍａｔｅｒｉａｌ ｆｏｒ ｗｏｒｅ Ｂｏｎｄ
［６］张国海，夏洋．ｕＬＳＩ中铜互连线技术的关键工艺［Ｊ］．微电子学，２００ｌ，（２）：１４６－１４９． ［７］Ｔｉｍｏｔｈｙ ｗ．Ｅｍｓ，Ｌｅｅ ｋｖｉｎｅ，Ｒｕｄｙ Ｗｉｃｅｎ．Ｅｍｅｒｇｉｎｇ
ｇ）ｒ，２０００，（４）：７１０５．
Ａｓｓｅｍｌｌｌｙ［Ｊ］．Ｓ０１ｉｄ
ｃｏｐｐｅｒ
Ｉｎｔｅｒｃｏｎｎｅｃｔｓ［Ｊ］．ｓｅＩＩｌｉｃｏｎｄｕｃ
ｔｏｒ
Ｉｎｔｅｍａｔｉｏｎａｌ，
Ｍａｙ ２０００，（５），９７一１０２．
［１０］宋登元，宗晓萍．集成电路铜互连线及相关问题的研究［Ｊ］．半导体技术，２００ｌ，（２）：２９＿３２． ［１１］徐小城．深亚微米集成电路工艺中铜金属互连技术［Ｊ］．微电子技术，２００１，（１２）：１－７． ［１２］刘若冰．铜工艺成功跨越ＩＣ技术的鸿沟［Ｊ］．电子产品世界，２００２，（７）：７０．７１． ［１３］轩久霞．ｕＬｓＩ中的铜互连线Ｒｃ延迟［Ｊ］．电子产品可靠性与环境试验，２００３，（３）：３３．３７． ［１４］黄洁．半导体金属互连集成技术的进展与趋势［Ｊ］．金属热处理，２００４，（８）：２６—３１．
ＩＩ怕珊ａｔｉｏｎ Ｅｎ百ｎｅｅｒｉｎｇ
Ｃｏｕｅｇｅ，Ｆｕｚｌｌｏｕ Ｕｎｉｖｅｒｓｉｔｙ；Ｆｌｌｚｈｏｕ ３５０００２，Ｃｌｌｉｎａ）
Ａｂｓｔｒａｃｔ：Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｍｄｕｃｅｄ ｃｏｐｐｅｒ
ａｓ
ｓｕｂｓｔｉｔｕｔｅ ｆｏｒ ａｌｕｍｉｎｕｍ ａｓ出ｅ ｍｅｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｗｉｔｈ ｉｔｓ
Ｃｏｐｐｅｒ
（１．ＥｌｅｃｔｍＩｌｉｃ Ｅｎ西ｎｅｅｒｉｎｇ
２．Ｐｈｙｓｉｃｓ ａｎｄ
Ｉｎｔｅｒｃ咖ｅｃｔｉ佃Ｔｅｄｆｌｎｏｌｏｇｉｅｓ
ＷＡＮＧ Ｕｎ９０ｉｅｌ，Ｕｎ Ｊｉ＿ｓｈｅｎ２
ＵＩｌｉＶｅｒｓｉｔｙ ｏｆ
ＤｅｐａｎＩＩｌｅｎｔ，Ｘｉ锄ｅｎ
Ｔｅｃｈｎｏｌｏ｛；ｙ，Ｘｉ锄ｅｎ
３６１００５，Ｃｈｉｎａ；
５解决的措施
采用Ｃｕ作为互连材料已经成为现实，目前主要在于工艺的完善，特别是对图形的控制，其关键
万 方数据
鹭江职业大学学报
２００５年
在于控制阻挡层／籽晶层的淀积．阻挡层／籽晶层淀积技术的提高可以使工艺达到Ｏ．１０斗ｍ，甚至是 ０．０７斗ｍ，都是有可能的．通常采用以下几种方法来改进铜互连线的质量．①控制阻挡层的微观结 构．②热处理．这是消除缺陷的通常采用方法．很有必要避免ｃｕ由于超负荷而产生的温度的急剧上 升，温度控制在Ｔ≤２００℃才能保证ｃｕ弹性的扩张和伸缩．③退火．在Ｃｕ互连线中采用逐步退火工 艺以保持Ｃｕ的抛光率和较低的薄膜见阻率，和较好的抗电迁移能力等特性．但是现在的问题是退火 条件（温度、恒温时问、降温速度）的优化选择． 铜比铝具有较低的电阻率和较高的抗电迁移能力，被认为是深亚微米集成电路互连线技术进一步 发展的首选材料，其不易刻蚀和易扩散等缺点使互连技术中引入双镶嵌工艺．随着铜互连线工艺的成 熟，铜作为互连线在集成电路中起越来越重要的作用，而且正逐渐成为今后ＶＬＳＩ的主流技术． ［参考文献］
Ｓｔａｔｅ
７ｒｅｃｈｎｏｋ
［８］Ｌａｕｒａ Ｐｅｔｅｒ．ｎｅ ［９］
Ｊａｉｍｅｓ
Ｎｅｗ
Ｉｍｅｎｓｅｌｙ ｃ伽ｌｐｅｔｉｔｉｖｅ
ｕｓｉｎｇ
Ｌｏｗ－Ｋ
ｔｏ
Ｍａｒｋｅｔ［Ｊ］．ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＩｍｅｍａｔｉｏｎａＩ，２００１，（５）：１３．
Ｉｍｐｒｏｖｅ
Ａ．ｃｕｎｎｉｎｇｈ锄．
Ｅｌｅｃｔｒｏｃｈｅｍｉｓｔｒｙ
４存在的问题
随着ｃｕ互连线应用于越来越小的器件，对其研究主要集中在缺陷的分析及消除．ｃｕ的缺陷模式 和过去传统的ＡＩ缺陷模式有很大的区别．
４．１
沟槽缺陷．这是铜互连线中出现的主要的缺陷，呈现旋涡状，常出现在沟槽上．是由于在
淀积ｃｕ膜之前，表面湿润不够引起的．因此籽晶层的淀积必须连续而且厚度均匀，如果籽晶层不连 续会影响后面Ｃｕ的淀积；如果籽晶层太厚Ｃｕ容易热扩散进人器件．
ｏｎ
ｌｏｗ ｒｅｓｉｓ协ｎｃｅ ｍｔｅ ａｎｄ ｈｉｇｈ ｒｅｓｉｓｔ—ｅｌｅｃｔｒｏｎ ｍｉ铲ａｔｉｏｎ ａｂｉｌｉｔｙ，ｂｒｉｅｆｅｄ ｔ｝ｌｅｎ ｄｉｓｃｕｓｓｅｄ ｔｈｅ
ｎｅｗ
ｍｅ ｐｒｅｐａｒａｔｉｏｎ ｔｅｃｈｎｉｑｕｅｓ ｏｆ Ｃｕ，ａｎｄ
ｄｉｓｆｉｇｕｒｅｍｅｎｔ ａＪｌｄ ｉｔｓ ｓｏｌｕｔｉｏｎ ｓｕｃｈ
ＳｅＩｎｉｃ∞ｄｕｃｌｏｒ
［３］舢ｅｘａｎｄｅｒ
２０００．１２８—１４０．
Ｅ Ｂｒａｕｎ．
ｃｏｐｐｅｒ，ｋｗ—Ｋ
ｓｍｉｔｈ－
Ｍｅｔｒｏｌｏ韶Ｓｃａｌｅ ｔｈｅ
ｋ帅ｉｎｇ
ｃｕｒｖｌｅ［Ｊ］．
Ｉｎｔ锄ａｔｉｏｎａｌ，Ｊ吼ｅ
Ｉｎ－
［４］Ｖｉｃｔ耐ａ ［５］Ｔｏｒｒｅｓ
ｓｈａＩｌｎｏｎ，ｓａｙｉｄ ｃ．
ｃｏｐｐｅｒ Ｉｎｔｅｒｃｏ衄ｅｃｔｓ ｆｏｒ
ａｓ
ｇｒｏｏｖｅ ｄｉｓ６９ｕｒｅｍｅｎｔ，ｂｕｂｂｌｅ ｄｉｓｆｉｇｕｒｅｍｅｎｔ ａｎｄ
Ｃｕ互连线的工艺
Ｃｕ的互连线工艺最早在１９９７年９月由ＩＢＭ提出来的，称之为镶嵌（Ｄ锄ａｓｃｕｓ）工艺哺１．并应
用于制备微处理器、高性能存储器及数字信号处理器等．它采用对介电材料的腐蚀来代替对金属的腐 蚀来确定连线的线宽和间距．镶嵌工艺分为单镶嵌和双镶嵌．他们的区别就在于穿通孔和本层的工艺 连线是否是同时制备的．由于双镶嵌工艺比目前Ａｌ连线工艺减少３０％的工序．因此，双镶嵌工艺被 广泛应用于Ｃｕ的互连线制备中． Ｃｕ工艺的主要流程：首先在芯片上先淀积氧化物介质，氧化物介质之间用ｓｉ，Ｎ。：凡薄膜隔离． 接着光刻，制作通孔图形，腐蚀部分通孔，并制备沟槽图形，沟槽需要有较大的高宽比．沟槽和通孔 腐蚀后淀积阻挡层和籽晶层．然后再进行ｃｕ淀积．接着进行金属化学机械抛光去掉多余的Ｃｕ．最后 淀积上一层Ｓｉ，Ｎ。钝化层． 介质问的ｓｉ３Ｎ。膜主要起腐蚀布线沟槽时腐蚀阻挡层作用，也可以阻挡ｃｕ的热扩散．在Ａ１互连 线中，金属或介质层的腐蚀停止在阻挡材料层上，通过适当的过腐蚀可以使刻蚀均匀．而在双镶嵌工 艺中，如果不在穿通孔和布线介质层间加入腐蚀阻挡层，腐蚀深度难以控制．腐蚀过度则会引起空 洞，即穿透介质层；腐蚀不足又会影响Ｃｕ的淀积．有了ｓｉ。Ｎ。阻挡层后，通过过腐蚀，就可以获得 较均匀的刻蚀深度．但是ｓｉ３Ｎ。的介电常数很高，所以应尽可能的薄，以免增加层间的电容．