数字电路第2章

合集下载

数字电路知识点汇总(精华版)[2]

数字电路知识点汇总(精华版)[2]

(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)编辑整理:尊敬的读者朋友们:这里是精品文档编辑中心,本文档内容是由我和我的同事精心编辑整理后发布的,发布之前我们对文中内容进行仔细校对,但是难免会有疏漏的地方,但是任然希望((直打版)数字电路知识点汇总(精华版)(word版可编辑修改))的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈,这将是我们进步的源泉,前进的动力。

本文可编辑可修改,如果觉得对您有帮助请收藏以便随时查阅,最后祝您生活愉快业绩进步,以下为(直打版)数字电路知识点汇总(精华版)(word版可编辑修改)的全部内容。

数字电路知识点汇总(东南大学)第1章数字逻辑概论一、进位计数制1。

十进制与二进制数的转换2.二进制数与十进制数的转换3。

二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法,归纳起来有:真值表,函数表达式,卡诺图,逻辑图及波形图等几种。

一、逻辑代数的基本公式和常用公式1)常量与变量的关系A+0=A与A=⋅1AA+1=1与0⋅A0=A⋅=0AA+=1与A2)与普通代数相运算规律a.交换律:A+B=B+AA⋅⋅=ABBb。

结合律:(A+B)+C=A+(B+C)A⋅BC⋅⋅=⋅)A()B(Cc。

分配律:)⋅=+A⋅(CBA⋅A C⋅BA+++)B⋅=A)())(CABC3)逻辑函数的特殊规律a。

同一律:A+A+Ab.摩根定律:BA+B⋅A=ABA⋅=+,Bb。

关于否定的性质A=A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中,如果将等式两边同时出现某一变量A的地方,都用一个函数L表示,则等式仍然成立,这个规则称为代入规则例如:C⋅⊕⋅A⊕+ACBB可令L=CB⊕则上式变成L⋅=C+AA⋅L=⊕⊕A⊕BAL三、逻辑函数的:——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数,通常,我们将逻辑函数化简为最简的与-或表达式1)合并项法:利用A+1=⋅=A=⋅,将二项合并为一项,合并时可消去一个变BA或ABA+A量例如:L=B A+BA=(C+)=ACABCCB2)吸收法利用公式A⋅+,消去多余的积项,根据代入规则BA⋅可以是任何一A=BA个复杂的逻辑式例如化简函数L=E B+AB+DA解:先用摩根定理展开:AB=BA+再用吸收法L=E BDAB++A=E B+A++BDA=)A+A+D+(E()BB=)AA+++DB1(B)1(E=BA+3)消去法利用BA++消去多余的因子=ABA例如,化简函数L=ABCBA++A+BEAB解:L=ABCA+++ABEABB=)BAA++B+)((ABCBAE=)BBA+++AE)((BCB=)BCBA++B+++A)(()((C)BBB=)BA++C+A()(CB=ACA++B+ABCA=C+A+BBA4)配项法利用公式C⋅+=++⋅⋅将某一项乘以(AA⋅BAABCACBA+),即乘以1,然后将其折成几项,再与其它项合并。

重庆大学数电(数字信号处理或数字电子技术)第2章_逻辑门电路 习题答案

重庆大学数电(数字信号处理或数字电子技术)第2章_逻辑门电路 习题答案

2.1 5VABV O D1D2R10k 图P2. 1(1)1V(2)5V(3)4.3V(4)0.3V(5)2.15VY&V CC RDV I&V IDR图P2.12(a) (b)√2.12 图P2.12是两个用74系列TTL门电路驱动发光二极管的电路,要求V I=V IH时发光二极管D导通并发光。

已知发光二极管的导通电流为10mA,试问应选用(a)、(b)中的哪一个电路?请说明理由。

2.16 (略)Ω≤≤Ωk R k L 568.02.20试说明下列各种门电路中哪些的输出端可以并联使用?(1)具有推拉式输出级的TTL 电路;(2)TTL 电路的OC 门;(3)TTL 电路的三态输出门;(4)普通的CMOS 门;(5)漏极开路输出的CMOS 门;(6)CMOS 电路的三态输出门。

√√√√xx2.25(略)CMOS≥1&51k2k&V DD 10=TTL接口电路 图P2.25VV v c 84.4;3.0:高电平低电平参数选择合理2.27(a)& V DD&1A CBENCMOS 门电路Y 11 V DD&A CB ENCMOS 门电路Y 2(b)B =0时,Y 1=CB =1时,Y 1=A +C ( )( )B =0时,Y 2=AC B =1时,Y 2=C ( ) ( ) TTL 门电路CDY 3&&AB (c)TTL 门电路&1A CBDY 4&(d)图2.27( )( )√xxY3的高电平可能低于TTL 门电路的V ILmax不能线与√x√。

数字电路(复习)

数字电路(复习)

②C=1、C=0,即C端为高电平(+VDD)、C端为低电平(0V) 时,TN和TP都具备了导通条件,输入和输出之间相当于开关接通 一样,uO=uI 。
2.三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
(a)控制端低电平有效
控制端加低电平信号时,三 态门处于工作状态,Y=A, 加高电平信号时禁止,Y=Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位,即 相当于3个1位二进制数的相加,求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同,加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢,超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外,还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端,具体传送到哪一个输出 端,也是由一组选择控制(地址)信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中,把二进制译码器的选通 控制端当作数据输入端,二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式

《数字电子技术(第三版)》2. 基本逻辑运算及集成逻辑门

《数字电子技术(第三版)》2. 基本逻辑运算及集成逻辑门

Y=A+ Y=A+B
功能表
开关 A 断开 断开 闭合 闭合 开关 B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮
真值表
A 0 0 1 1
B 0 1 0 1
逻辑符号
Y 0 1 1 1
实现或逻辑的电 路称为或门。或 门的逻辑符号:
A B
≥1
Y=A+B
2.1.3、非逻辑(非运算) 2.1.3、非逻辑(非运算) 非逻辑指的是逻辑的否定。当决定事件(Y) 发生的条件(A)满足时,事件不发生;条件不 满足,事件反而发生。表达式为: Y=A 开关A控制灯泡Y
A E B Y
A断开、B接通,灯不亮。 断开、 接通 灯不亮。 接通, 断开
A E B Y
A接通、B断开,灯不亮。 接通、 断开,灯不亮。 接通 断开
A、B都接通,灯亮。 、 都接通,灯亮。 都接通
两个开关必须同时接通, 两个开关必须同时接通, 灯才亮。逻辑表达式为: 灯才亮。逻辑表达式为:
Y=AB
2.4 集成逻辑门
2.4.1 TTL与非门 TTL与非门 2.4.2 OC门和三态门 OC门和三态门 2.4.3 MOS集成逻辑门 MOS集成逻辑门 2.4.4 集成逻辑门的使用问题 退出
逻辑门电路:用以实现基本和常用逻辑运算的电子电 路。简称门电路。 基本和常用门电路有与门、或门、非门(反相器)、 与非门、或非门、与或非门和异或门等。 逻辑0和1: 电子电路中用高、低电平来表示。 获得高、低电平的基本方法:利用半导体开关元件 的导通、截止(即开、关)两种工作状态。 集成逻辑门 双极性晶体管逻辑门 TTL ECL I2L 单极性绝缘栅场效应管逻辑门 PMOS NMOS CMOS
(6)平均传输延迟时间tpd:从输入端接入高电平开始,到输出端 输出低电平为止,所经历的时间叫导通延迟时间(tpHL); 从输入端接入低电平开始,到输出端输出高电平为止,所经 历的时间叫截止延迟时间(tpLH)。 tpd=(tpHL+ tpLH)/2=3~40ns 平均传输延迟时间是衡量门电路运算速度的重要指标。 (7)空载功耗:输出端不接负载时,门电路消耗的功率。 静态功耗是门电路的输出状态不变时,门电路消耗的功率。其中: 截止功耗POFF是门输出高电平时消耗的功率; 导通功耗PON是门输出低电平时消耗的功率。 PON> POFF (8)功耗延迟积M:平均延迟时间tpd和空载导通功耗PON的乘积。 M= PON× tpd (9)输入短路电流(低电平输入电流)IIS:与非门的一个输入端直 接接地(其它输入端悬空)时,由该输入端流向参考地的电流。 约为1.5mA。

数字电子技术基础第三版第二章答案

数字电子技术基础第三版第二章答案

第二章逻辑门电路第一节重点与难点一、重点:1.TTL与非门外特性(1)电压传输特性及输入噪声容限:由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况,同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。

开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。

关门电平U OFF 是保证输出电平为最小高电平时,所允许的输入低电平的最大值。

(2)输入特性:描述与非门对信号源的负载效应。

根据输入端电平的高低,与非门呈现出不同的负载效应,当输入端为低电平U IL时,与非门对信号源是灌电流负载,输入低电平电流I IL通常为1~1.4mA。

当输入端为高电平U IH时,与非门对信号源呈现拉电流负载,输入高电平电流I IH通常小于50μA。

(3)输入负载特性:实际应用中,往往遇到在与非门输入端与地或信号源之间接入电阻的情况,电阻的取值不同,将影响相应输入端的电平取值。

当R≤关门电阻R OFF时,相应的输入端相当于输入低电平;当R≥ 开门电阻R ON时,相应的输入端相当于输入高电平。

2.其它类型的TTL门电路(1)集电极开路与非门(OC门)多个TTL与非门输出端不能直接并联使用,实现线与功能。

而集电极开路与非门(OC 门)输出端可以直接相连,实现线与的功能,它与普通的TTL与非门的差别在于用外接电阻代替复合管。

(2)三态门TSL三态门即保持推拉式输出级的优点,又能实现线与功能。

它的输出除了具有一般与非门的两种状态外,还具有高输出阻抗的第三个状态,称为高阻态,又称禁止态。

处于何种状态由使能端控制。

3.CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路,由此可以构成各种CMOS逻辑电路。

当CMOS反相器处于稳态时,无论输出高电平还是低电平,两管中总有一管导通,一管截止,电源仅向反相器提供nA级电流,功耗非常小。

CMOS器件门限电平U TH近似等于1/2U DD,可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。

第2章 逻辑代数基础 第3次课

第2章 逻辑代数基础 第3次课
A B C D
1.“与非”、“或非”、“与或非”运算
• “与非”运算就是“与”运算和“非”运算的组合。用逻辑函 数表示就是: F = A ⋅ B A F “与非”门逻辑符号 B
2014年9月17日 北京理工大学 信息科学学院 7
“与或非”门逻辑符号
F
2014年9月17日
北京理工大学 信息科学学院
8
数字电路——分析与设计
2014年9月17日 北京理工大学 信息科学学院 17 2014年9月17日 北京理工大学 信息科学学院 18
数字电路——分析与设计
第2章 逻辑代数基础
数字电路——分析与设计 “同或”运算的两个重要特性
第2章 逻辑代数基础
表 2.13 “异或”和“同或”运算公式 名称 1. A ⊕ 0 = A 基本运 算规律 2. A ⊕ 1 = A 3. A ⊕ A = 0 4. A ⊕ A = 1 交换律 结合律 分配律 5. 公 式 1.'A⊙1 = A 2.'A⊙0 = A 3.'A⊙A = 1 4.'A⊙ A = 0 5.'A⊙B = B⊙A 6.'A⊙(B⊙C ) = (A⊙B)⊙C 7.'A+(B⊙C ) = (A+B)⊙(A+C ) 类别
第2章 逻辑代数基础
(摩根定理) (摩根定理) (还原律) (分配律) (互补律) (自等律) (添加项定理)
作业2:2-9的(4),(5),(6),(7);2-10;
= A A + AB + A C + B C
= 0 + AB + A C + B C
= AB + A C + B C
= AB + A C
2014年9月17日 北京理工大学 信息科学学院 14

数字逻辑电路__刘常澍主编____第二章习题答案

第2章 习题答案2-1 二极管、三极管用于数字电路中与用于模拟电路有什么不同?答:二极管和三极管在数字电路中主要用作开关,工作于大信号状态,即二极管工作在正向导通和反向截止两个状态,三极管工作在饱和于截止两个状态; 模拟电路中二极管一般工作在小信号状态或反向击穿状态,三极管一般工作在放大状态。

2-2 有两个二极管A 和B ,在相同条件下测得A 管的I F =10mA ,I R =2mA ;B 管的I F=30mA ,I R =0.5μA ;比较而言,哪个性能更好?答:B 管更好,因为其反向漏电流较小而正向允许电流大。

2-3 三极管工作在截止、饱和、放大状态的外部条件各是什么?答:截止时,使发射结反偏即v BE ≤0;饱和时,使基极电流等于或大于基极饱和电流,即i B ≥I BS =V CC /βR C ;放大时,使发射结正偏,而i B <I BS =V CC /βR C 。

2-4 MOS 管工作在截止、恒流、可变电阻区的外部条件各是什么? 答:对于常用的增强型NMOS 管,截止时,使栅源电压小于开启电压V T 即v GS >V GS(th)N ;工作于恒流区时,使v DS >v GS - V GS(th)N ;工作于可变电阻区时,使v DS <v GS - V GS(th)N2-5 二极管电路如图P2-5所示。

v I =5sin ωt (V ),假设二极管是理想二极管,试画出输出 v O 的波形。

若考虑二极管的导通压降V D =0.7V ,画出输出v O 的波形。

解:输出波形如图解P2-5所示。

(a)为输入波形, D 为理想二极管时输出波形为(b), 考虑D 导通压降为0.7伏时输出波形为(c)。

2-6 二极管开关电路如图P2-6所示。

二极管导通电压为0.7V ,试分析输入端A 、B 分别为0V 和5V 时管子的工作状态,输出电压v O =?解:v A =5V ,v B =0V 时,D 2、D 1均导通 v O =–0.7V ; v A =5V ,v B =5V 时, D 2、D 1均导通 v O =4.3V ; v A =0V ,v B =5V 时,D 1 导通、D 2截止 v O =4.3V ; v A =5V, v B =0V 时, D 1截止、D 2导通 v O =4.3V 。

数字电路自测题(§1-§5)

数字电路自测题(§1-§5)第1章数字逻辑基础选择题1. (135.6)8=(93. 75 )102. (93. 75)10=(5D.C)163. (35.85)10=(100011.110)2保留3位。

4. (11110101.11011)2=(356.66)85. (11110101.11011)2=(F5.D8)86. (674.35)8=(1BC.74 )167. 与(11010101.1101)2相等的数有(A B C)。

A.(325. 64)8;B. (D5. D)16;C.(213. 8125)10;D.(1110101.110100)8421BCD;E.(10111.1000110101);8421BCD8.(11011001.11)2=(217.75)10=(010*********.10101000)余3 BCD9.八进制数(573. 4)8的十六进制数是 C 。

A.(17C.4)16;B. (16B.4)16;C. (17B.8)16;D. (17B. 5)1610.用0,1两个符号对100个信息进行编码,则至少需要B 。

A. 8位;B. 7位;C. 9位;D. 6位;11. BCD代码(100011000100)表示的数为(594)10,则该BCD代码为 C 。

A. 8421BCD码;B. 余3BCD码;C. 5421BCD码;D. 2 421 BCD码;12. BCD代码(100011000100)表示的数为(1117)8,则该BCD代码为 B 。

A. 8421BCD码;B. 余3BCD码;C. 5421BCD码;D. 2 421 BCD码;填空题1.将二进制、八进制和十六进制数转换为十进制数的共同规则是按权展开。

2.十进制数26.625对应的二进制数为;十六进制数5FE对应的二进制数为。

3. 二进制数1101011.011B对应的十进制数为,对应的8421 BCD码为。

数字电子技术基础课后习题答案第2章习题答案

思考题:题2.1.1 答:肖特基二极管(SBD)、分流。

题2.1.2 答:基区、滞后。

题2.1.3 答:(A)、(B) 。

题2.1.4 答:对。

题2.2.1 答:A、B。

题2.2.2 答:C、D。

题2.2.3 答:4ns。

题2.2.4 答:(A)、(C)、。

题2.2.5 答:降低、降低。

题2.2.6 答:0、1和三态题2.2.7 答:若一个输出高电平,另一个输出低电平时,会在T4和T5间产生一个大电流,烧毁管子。

OC门“线与”在输出接一电阻和一5-30V电源电压。

题2.2.8 答:能、分时。

题2.2.9 答:1. 为了缩短传输延迟时间,电路中使用肖特基管和有源泄放电路,另外,还将输入级的多发射极管改用SBD代替,由于SBD没有电荷存储效应,因此有利于提高电路的工作速度。

电路中还接入了D3和D4两个SBD,当电路的输出端由高电平变为低电平时,D4经T2的集电极和T5的基极提供了一条通路,一是为了加快负载电容的放电速度,二是为了加速T5的导通过程。

另外,D3经T2的集电极为T4的基极提供了一条放电通路,加快了T4的截止过程。

2. 为降低功耗,提高了电路中各电阻的阻值,将电阻R5原来接地的一端改接到输出端,以减小T3导通时电阻R5上的功耗。

题2.3.1 答:A。

题2.3.2 答:A。

题2.3.3 答:A。

题2.3.4 答:导通。

题2.3.5 答:B、C。

思考题:题2.4.1 答:(A)分流。

题2.4.2 答:(B) 内部电阻和容性负载。

题2.4.3 答:(B) 3.3V;(C)5V;(D) 30V。

题2.4.4 答:CMOS反相器和CMOS传输门。

题2.4.5 答:加入缓冲器保证输出电压不抬高或者降低,正逻辑变负逻辑或者相反,与非变成或非,或者或非变为与非。

题2.4.6 答:(C)低、高。

题2.4.7答:(A) OD门;(B) OC门;(C)三态门。

16题2.4.8 答:(A)驱动大负载;(B)电平移位。

数字电子技术基础 第2章


证明若干常用公式
21、A+A ·B=A 证明:A(1+B)=A 22、A+A’ ·B=A+B 证明:利用分配律,(A+A’).(A+B)=1.(A+B) 23、A ·B+A ·B’=A 证明:A.(B+B’)=A.1 24、A ·(A+B)=A 证明:A.A+A.B=A+A.B=A(1+B)=A.1=A
1.2 逻辑式列出真值表
将输入变量取值的所有组合状态逐一代入逻辑式求出函数值, 就得到真值表。
例 2.5.2 P32-33
五、各种表示方法间的相互转换
2、逻辑函数式与逻辑图 的相互转换
2.1 给定逻辑函数式转换 为相应的逻辑图
用逻辑图形符号代替逻辑 函数式中的逻辑运算符号 并按运算顺序将它们连接 起来。
1、真值表与逻辑函数式的相互转换 1.1 由真值表写出逻辑函数式
1)找出真值表中使逻辑函数Y=1的那些输入变量取值的组合。 2)每组输入变量取值的组合对应一个乘积项,其中取值为1的
写入原变量,取值为0的写入反变量。 3)将这些乘积项相加,即得Y的逻辑函数式。 例 2.5.1 P32
IEC (International Electrotechnical Commission,国 际电工协会)
异或,同或
异或:
输入A,B 不同时,输出Y为1;输入A,B 相同时,输 出Y为0。
Y=A⊕ B=A· B’+A’ · B
或:
输入A,B 不同时,输出Y为0;输入A,B 相同时,输 出Y为1。
证明若干常用公式
25、A ·B+A’ ·C+B ·C=A ·B+A’ ·C 证明:=A.B+A’.C+B.C(A+A’) =A.B+A’.C+A.B.C+A’.B.C =A.B(1+C)+A’.C.(1+B)=A.B+A’.C 同样可证明:A ·B+A’ ·C+B CD=A ·B+A’ ·C 26、A ·(A ·B)’=A ·B’; A’ ·(A·B)’=A’ 证明:A.(A’+B’)=A.A’+A.B’=A.B’
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

“异或”逻辑的输出值为1;反之,输出值为0。利用此
特性,可作为奇偶校验码校验位的产生电路。 “异或”逻辑电路,可以用作奇校验码的接收端的 错码检测电路。当它输出“0‖时,表示输入代码有错码; 当它输出“1‖时,表示输入代码基本无错码。 (有可能
有偶数位错码,但发生的概率很小。)也可用于偶校验码
的错码检测,只是其输出值“1‖和“0‖的含义与检测奇 校验码时相反。
b1
UCC R1 b A e1 B e2 C e3 (b) R1 VD1 VD2 VD3
UCC
A B C
e1 e2
V1
b P1
VD4
c
图 2 – 13 典型的TTL与非门电路
(a) 电路原理图; (b) 多射极晶体管的等效电路
1. 电路结构 多发射极晶体管V1和电阻R1构成输入级。其功能是对 输入变量A、B、C实现“与运算”,如图2 - 13(b)所示。
2.1.2 基本逻辑代数与逻辑符号
所谓真值表,就是将输入变量的所有可能的取值组合与对 应的输出变量的值一一列出来的表格。它是描述逻辑功能 的一种重要形式。
运算符号 “· ” “+” 非运算符号 “ˉ”
与运算 0· = 0 0 0· = 0 1 1· = 0 0 1· = 1 1
或运算 0+0=0 0+1=1 1+0=1 1+1=1
2.1 基本逻辑门
2.1.1 逻辑代数的三种基本运算模型
图2-1 与、或、非逻辑说明示例
2.1 基本逻辑门
表2-1 与逻辑功能表 开关A 断开 断开 闭合 闭合 开关B 断开 闭合 断开 闭合 灯Y 灭 灭 灭 亮 表2-2 或逻辑功能表 开关A 断开 断开 闭合 闭合 开关B 断开 闭合 断开 闭合 灯Y 灭 亮 亮 亮 表2-3 非逻辑功能表 开关A 断开 闭合 灯Y 亮 灭
(c)
输出波形
2.2 常用复合逻辑门及表述
基本逻辑的简单组合叫复合逻辑。实现复合逻辑的电路叫复合 门。 2.2.1 与非门
A B
(a) 与门和非门组合 图2-8 二输入与非门的图形符号 (b)与非门
Y
其输出与输入之间的逻辑关系表达式为:
Y A B
2.2.1 与非门
表2-7 “与非”门真值表 A 0 0 1 1 B 0 1 0 1 A B Y
(a) 输入波形 图2-11
B 0 1 0 1 A B Y
Y A B
1 0 0 0
A B
(b) 或非门
Y
(c)输出波形
或非门的输入输出波形
2.2.3 异或门
A B F A B (b) F A B =1 (c) F

(a)
A B
Y
图2-12 二输入异或门的逻辑符号
相应的逻辑表达式为:
Y A B A B B A
与 A B 或 & Y 与
A B
Y
A
B
≥1
Y
A 或 B 非 A
Y
非 A
1
Y
Y
(a)矩形轮廓图形符号
(b)特定外型的图形符号
图2-2 与、或、非的图形符号
2.1.2 基本逻辑代数与逻辑符号
图2-3 3输入和8输入与门
图2-4 3输入或门和8输入或门
2.1.2 基本逻辑代数与逻辑符号
A B
(a)输入波形
(c)输出波形
Y A B
1 1 1 0
A B
(a) 输入波形
A B
(b) 与非门
Y
图2-9 2输入与非门的输入/输出波形
2.2.2 或非门
A B
(a) 或门和非门组合 图2-10 或非门的逻辑符号 (b) 或非门
Y
输出与输入之间的逻辑关系可表达式为: Y A B
2.2.2 或非门
表2-8 “或非”门真值表 A 0 0 1 1 A B
第2章
逻辑门功能及其电路特性
逻辑运算是逻辑思维和逻辑推理的数学描述。 具有“真”与“假”两种可能,并且可以判定其 “真”、 “假”的陈述语句叫逻辑变量。一般用英文大 写字母A,B, C, …表示。例如,“开关A闭合着”, “电灯F亮着”, “开关D开路着”等均为逻辑变量,可
分别将其记作A,F,D; “开关B不太灵活”, “电灯
2.2.6 逻辑运算的优先级别
逻辑运算的优先级别决定了逻辑运算的先后顺序。 在求解逻辑函数时,应首先进行级别高的逻辑运算。各种
逻辑运算的优先级别,由高到低的排序如下:

长非号 异或 [乘] [加] 括号 同或
长非号是指非号下有多个变量的非号。
F
A B C

y1

y
(a) A B C D = y1 = = y2 (b) y
图 2 – 17 多变量的“同或”电 路
由图2 - 16(a)得: F1 A B 由图2 - 16(b)得: F F1 C ( A B ) C A B C
F1 A B F2 C D F F1 F2 ( A B ) (C D ) A B C D
非运算 0 1
与运算
或运算
非运算
AA 0 = A + A
A· = 0 0
A· = A 1 A· = A A
A+ 0 =A
A+ 1 =1 A+A=A1 0ຫໍສະໝຸດ A A 1A A 0
2.1.2 基本逻辑代数与逻辑符号
完成“与、或、非运算”的电路叫“与门”、“或门”、“非 门”(或者叫反相器)
晶体管V2和电阻R2、R3构成中间级。其集电极和发射
极各输出一个极性相反的电平,分别用来控制晶体管V4和 V5的工作状态。 晶体管V3、V4、V5和电阻R4、R5构成输出级,它们的 功能是非运算。
在正常工作时,V4和V5总是一个截止,另一个饱和。
2. 功能分析 (1) 输入端至少有一个为低电平(UIL=0.3V)。当输入端 至少有一个接低电平UIL(0.3V)时,接低电平的发射结正向 导通,则V1 的基极电位UB1=UBE1+UIL=0.7+0.3=1V。为使
2.3 集 成 逻 辑 门
把若干个有源器件和无源器件及其连线,按照一定的 功能要求,制做在同一块半导体基片上,这样的产品叫集 成电路。若它完成的功能是逻辑功能或数字功能, 则称 为逻辑集成电路或数字集成电路。最简单的数字集成电路 是集成逻辑门。
集成逻辑门,按照其组成的有源器件的不同可分为两
大类: 一类是双极性晶体管逻辑门;另一类是单极性绝 缘栅场效应管逻辑门,简称MOS门。
L价格很贵”等均不是逻辑变量。
逻辑变量只有“真”、 “假”两种可能,在逻辑数 学中,把“真”、 “假”称为逻辑变量的取值,简称逻
辑值,也叫逻辑常量。通常用“1‖表示“真”,用“0‖
表示“假”,或者相反。本教材中,若不作特别说明, “1‖就代表“真”,“0‖就代表“假”。虽然“1‖和
“0‖叫逻辑值或逻辑常量,但是它们没有“大小”的含
A B
Y
图2-14 二输入同或门的逻辑符号
二变量同或运算的逻辑表达式为:
Y=A⊙B AB AB
2.2.4 同或门
表2-10 二变量“同或”门真值表 A 0 0 1 1 A B
(a) 输入波形
B 0 1 0 1 Y A B Y
Y=A⊙B 1 0 0 1
A B
(b) 同或门
(c)输出波形
图2-15 同或门的输入输出波形
(2) 偶数个变量的“同或”,等于这偶数个变量的 “异或”之非。如:
A⊙B= A B
________
A⊙B⊙C⊙D=B C D A
__________ __________ _
奇数个变量的“同或”, 等于这奇数个变量的
“异或”。如:
A⊙B⊙C= A B C
2.2.5 正负逻辑
V1的集电结及V2和V5的发射结同时导通,UB1至少应当等
于2.1V(UB1=UBC1+UBE2+UBE5)。现在UB1=1V,所以,V2和 V5 必然截止。由于V2 截止,故IC2≈0,R2 中的电流也很小,
因而R2上的电压很小。因此有
UC 2 UCC U R 2 5V
该电压使V3和V4的发射结处于良好的正向导通状态,
多变量的“异或”及 “同或”逻辑
A B C
=1
F1
=1
F
多变量的“异或”或 “同或”运算, 要利用两 变量的“异或门”或“同 或门”来实现。实现电路 分 别 如 图 2-16 和 图 2-17 所 示。
(a) A B C D =1 F1 =1 =1 F2 (b)
图 2 – 16 多变量的“异或”电路
在数字系统中,逻辑值是用逻辑电平表示的。若用逻辑高 电平UOH 表示逻辑“真”,用逻辑低电平UOL 表示逻辑“假”, 则称为正逻辑;反之,则称为负逻辑。本教材采用正逻辑。 当规定“真”记作“1‖,“假”记作“0‖时,正逻辑可 描述为: 若UOH代表“1‖,UOL代表“0‖,则为正逻辑;反之, 则为负逻辑。 UOH 和UOL 统称为逻辑电平,其值因逻辑器件内部结构不 同而异(后述)。 UOH和UOL的差值(叫逻辑摆幅)愈大,则“1”和“0‖的区 别越明显,电路可靠性越高。
V5处于截止状态,此时输出电压等于高电平(3.6 V)。
或表示为
Y A B AB BA
2.2.3 异或门
表2-9 二输入“异或”门真值表 A 0 0 1 1 A B
(a) 输入波形
B 0 1 0 1 A B Y
Y A B 0
1 1 0
A B
相关文档
最新文档