PCB电路板PCB技巧问答
PCB布局布线基础技巧问答修改版
一PCB布局布线基础技巧1、高频信号布线时要注意哪些问题？1.信号线的阻抗匹配；(阻抗匹配概念很广，但是从你说产生谐波的角度来说，我认为你是想知道高速信号链阻抗匹配的概念的，论述如下。
1.无论是什么频率的信号，收发两端阻抗匹配都会使得下一级接收到最大功率，这是显然的。
2.对于低频信号，阻抗匹配的概念用处不大。
这些我亲自侧过，只要上下级的负载均在彼此的适配范围内，毫无压力，信号会完好无损，不用考虑太多。
3.对于高频信号，由于信号频率升高之后，各类元件的高频效应显现，各类元件开始表现出频率响应，甚至局部会出现谐振。
一方面，信号的谐波是普遍存在的，只是功率和信号相比非常小，有时元件的频率响应会对信号的某次谐波产生谐振效应，从而将一部分谐波能量放大，产生给类谐波。
另一方面，由于元件在高频会出现频响的非线性，这回导致各类谐波甚至加减谐波的出现。
阻抗匹配可以使得前后级的阻抗为纯阻性（消除了电抗的影响），使得信号能够无损传输。
4.对于射频甚至微波信号，电路信号根本就不是集总的，需要通过偏微分方程（而非常微分方程）来描述。
这时，元器件的尺寸会彻底改变元器件的频响，必须要进行阻抗匹配，因为哪怕是连线的尺寸都会使得联线表现出电抗特性，且每点电抗特性不同。
否则即使在理想状态下，也会发生反射现象，使得信号链路上出现各类谐波。
5.综上，阻抗匹配在低频时意义不大，但高频到射频上非常有必要；另外，阻抗匹配是作为一个电子工程师应该有的必备素养，很多时候哪怕是不必要的，也应该脑袋里时刻记着这么个事情，这是近些年来电赛模拟部分的一个考察点。
低频时，关心的是传输的波形；高频甚至射频时，同时也要关心传递的功率。
运放和信号源之间如何进行匹配？那要看你信号的频率和场合了，楼主可以说的详细一些，我会一一解释。
)2.与其他信号线的空间隔离；3.对于数字高频信号，差分线效果会更好；(差分信号就是驱动器端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。
PCB技术百问
一、如何选择PCB板材选择PCB板材必需在知足设计需求和可量产性及本钱中间取得平稳点。
设计需求包括电气和机构这两部份。
通常在设计超级高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。
例如，此刻经常使用的FR-4材质，在几个GHz 的频率时的介质损(dielectric loss)会对信号衰减有专门大的阻碍，可能就不合用。
就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是不是合用。
二、如何幸免高频干扰幸免高频干扰的大体思路是尽可能降低高频信号电磁场的干扰，也确实是所谓的串扰(Crosstalk)。
可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号隔壁。
还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题信号完整性大体上是阻抗匹配的问题。
而阻碍阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。
解决的方式是靠端接(termination)与调整走线的拓朴。
4、差散布线方式是如何实现的差分对的布线有两点要注意，一是两条线的长度要尽可能一样长，另一是两线的间距(其间距由差分阻抗决定)要一直维持不变，也确实是要维持平行。
平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。
一样以前者side-by-side实现的方式较多。
五、关于只有一个输出端的时钟信号线，如何实现差散布线要用差散布线必然是信号源和接收端也都是差分信号才成心义。
因此对只有一个输出端的时钟信号是无法利用差散布线的。
六、接收端差分线对之间可否加一匹配电阻接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。
如此信号品质会好些。
7、为何差分对的布线要靠近且平行对差分对的布线方式应该要适当的靠近且平行。
【PCB】pcb100问
PCB设计技巧百问93、在设计PCB板时，有如下两个叠层方案：叠层1》信号》地》信号》电源＋1.5V》信号》电源＋2.5V》信号》电源＋1.25V》电源＋1.2V》信号》电源＋3.3V》信号》电源＋1.8V》信号》地》信号叠层2》信号》地1》信号》电源＋1.5V》信号》地》信号》电源＋1.25V +1.8V》电源＋2.5V +1.2V》信号》地》信号》电源＋3.3V》信号》地》信号哪一种叠层顺序比较优选？对于叠层2，中间的两个分割电源层是否会对相邻的信号层产生影响？这两个信号层已经有地平面给信号作为回流路径。
应该说两种层叠各有好处。
第一种保证了平面层的完整，第二种增加了地层数目，有效降低了电源平面的阻抗，对抑制系统EMI有好处。
理论上讲，电源平面和地平面对于交流信号是等效的。
但实际上，地平面具有比电源平面更好的交流阻抗，信号优选地平面作为回流平面。
但是由于层叠厚度因素的影响，例如信号和电源层间介质厚度小于与地之间的介质厚度，第二种层叠中跨分割的信号同样在电源分隔处存在信号回流不完整的问题。
294、当信号跨电源分割时，是否表示对该信号而言，该电源平面的交流阻抗大？此时，如果该信号层还有地平面与其相邻，即使信号和电源层间介质厚度小于与地之间的介质厚度，信号是否也会选择地平面作为回流路径？没错，这种说法是对的，根据阻抗计算公式，Z=squa（L/C）, 在分隔处，C变小，Z 增大。
当然此处，信号还与地层相邻，C比较大，Z较小，信号优先从完整的地平面上回流。
但是，不可避免会在分隔处产生阻抗不连续。
95、在使用protel 99se软件设计，处理器的是89C51,晶振12MHZ 系统中还有一个40KHZ的超声波信号和800hz的音频信号，此时如何设计PCB才能提供高抗干扰能力?对于89C51等单片机而言,多大的信号的时候能够影响89C51的正常工作?除了拉大两者之间的距离之外,还有没有其他的技巧来提高系统抗干扰的能力?PCB设计提供高抗干扰能力，当然需要尽量降低干扰源信号的信号变化沿速率，具体多高频率的信号，要看干扰信号是那种电平，PCB布线多长。
PCB工程师面试题
PCB工程师面试题PCB工程师，全称为Printed Circuit Board Engineer，即印刷电路板工程师。
他们主要负责设计、制造和测试电子设备中的印刷电路板（PCB），确保电路板的可靠性和性能稳定。
对于这样一个关键职位，公司在面试中往往会提问一些与PCB相关的问题，目的是考察应聘者的专业知识和解决问题的能力。
下面是一些常见的PCB工程师面试题。
1. 请介绍一下您的背景和经验。
这是一个比较常见的开场问题，用于了解应聘者的个人背景和工作经验。
应聘者可以简要介绍自己的教育背景、工作经历和技能专长，强调与PCB工程相关的项目和成就。
2. PCB设计中常用的软件有哪些？回答这个问题时，应聘者可以提到一些常用的PCB设计软件，如Altium Designer、Cadence Allegro、Mentor Graphics PADS等，同时可以简要介绍自己对这些软件的使用经验和熟练程度。
3. PCB设计中有哪些常见的布局原则？这是一个考察应聘者对PCB设计基础知识掌握情况的问题。
在回答时，应聘者可以提到以下几个常见的布局原则：信号完整性、电磁干扰、热管理、模数混合、阻抗控制等。
可以结合具体的项目经验或者实例来说明自己的回答。
4. 在PCB设计中，如何处理信号完整性问题？这是一个有挑战性的问题，面试官想了解应聘者对于信号完整性问题的认识和解决方法。
应聘者可以提到一些常见的解决方案，如合理的布线、加入阻尼器、增加功耗平面、使用终端电阻等，同时可以补充一些具体的经验案例来说明自己的回答。
5. PCB设计中如何处理电磁干扰问题？这个问题旨在考察应聘者的电磁兼容（EMC）知识和处理电磁干扰的能力。
应聘者可以提到一些常见的解决方案，如正确布局信号和电源线、合理地使用屏蔽和地埋垫、优化地线设计等；同时可以补充一些具体的实际案例以说明自己的回答。
6. 在PCB设计中，有哪些常见的制造限制和考虑因素？这个问题旨在考察应聘者对于制造流程和工艺的了解程度。
pcb面试题目(3篇)
第1篇一、基础知识与概念1. 题目：PCB上的互连线按类型可分为哪两类？解析：PCB上的互连线按类型可分为单线互连线（Single Trace）和多线互连线（Multi Trace）。
单线互连线指的是单条走线，而多线互连线则可能包含并行线、总线等。
2. 题目：引起串扰的两个主要因素是什么？解析：引起串扰的两个主要因素是电磁耦合（Electromagnetic Coupling）和信号完整性问题。
电磁耦合指的是两条或两条以上的线之间的电磁场相互作用，而信号完整性问题则涉及到信号在传输过程中的失真和衰减。
3. 题目：EMI的三要素是什么？解析：EMI（Electromagnetic Interference，电磁干扰）的三要素是干扰源、耦合途径和敏感设备。
干扰源产生电磁干扰，耦合途径使干扰传递到敏感设备，敏感设备对干扰产生响应。
4. 题目：10oz铜的厚度是多少？解析：10oz铜的厚度大约为0.035mm。
这里的oz指的是盎司，是衡量材料厚度的单位。
5. 题目：信号在PCB（Er为4）带状线中的速度是多少？解析：信号在PCB带状线中的传播速度可以通过公式v = c / √Er 计算，其中c是光速（约3×10^8 m/s），Er是介质的相对介电常数。
代入Er=4，得到 v≈ 1.5×10^8 m/s。
6. 题目：PCB的表面处理方式有哪些？解析：PCB的表面处理方式包括热风整平（Hot Air Solder Leveling, HASL）、化学沉金（Chemical Gold）、化学镀银（Chemical Silver）、有机保护层（Organic Solderability Preservative, OSP）等。
7. 题目：信号沿50欧姆阻抗线传播，遇到一阻抗突变点，此处阻抗为75欧姆。
则在此处的信号反射系数为多少？解析：信号反射系数可以通过公式Γ = (Z2 - Z1) / (Z2 + Z1) 计算，其中Z1是初始阻抗，Z2是突变点阻抗。
PCB 布局布线技巧问答
PCB布局布线的相关基本原理和设计技巧1、[问] 高频信号布线时要注意哪些问题？[答 ]•信号线的阻抗匹配；•与其他信号线的空间隔离；•对于数字高频信号，差分线效果会更好。
2、[问] 在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，请问怎样提高板子的电气性能？[答] 对于低频信号，过孔不要紧，高频信号尽量减少过孔。
如果线多可以考虑多层板。
3、[问] 是不是板子上加的去耦电容越多越好？[答] 去耦电容需要在合适的位置加合适的值。
例如，在你的模拟器件的供电端口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号。
4、[问] 一个好的板子它的标准是什么？[答] 布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁。
5、[问] 通孔和盲孔对信号的差异影响有多大？应用的原则是什么？[答] 采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。
但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。
6、[问] 在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号的回流路径就远了，具体应用时应如何选择合适的方法？[答] 如果你有高频>20MHz信号线，并且长度和数量都比较多，那么需要至少两层给这个模拟高频信号。
一层信号线、一层大面积地，并且信号线层需要打足够的过孔到地。
这样的目的是：•对于模拟信号，这提供了一个完整的传输介质和阻抗匹配；•地平面把模拟信号和其他数字信号进行隔离；•地回路足够小，因为你打了很多过孔，地又是一个大平面。
7、[问] 在电路板中，信号输入插件在PCB左边沿，mcu在靠右边，那么在布局时是把稳压电源芯片放置在靠近接插件（电源IC输出5V经过一段比较长的路径才到达MCU），还是把电源IC放置到中间偏右（电源IC的输出5V的线到达MCU就比较短，但输入电源线就经过比较长一段PCB板）？或是有更好的布局？[答] 首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑：•首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对电源的要求比较高；•模拟部分和你的ＭＣＵ是否是一个电源，在高电路的设计中，建议把模拟部分和数字部分的电源分开；•对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响。
pcb板常见问题与维修
目录
• PCB板常见问题 • PCB板维修方法 • PCB板维修工具 • PCB板维修注意事项
01 PCB板常见问题
短路
总结词
短路是指在PCB板上，两个不应 该导通的电路之间出现了导通现 象。
详细描述
短路可能由多种原因引起，如污 染物、湿气、焊锡桥、元件放置 不当等。短路可能导致电路功能 异常、设备过热甚至烧毁。
在维修过程中，应记录所做的更改和 修复，以便于后续的维护和管理。
遵循维修步骤
按照正确的维修步骤进行操作，避免 因操作不当导致电路板损坏或安全事 故。
THANKS FOR WATCHING
感谢您的观看
环境注意事项
适宜的温度和湿度
维修PCB板时应确保工作 环境的温度和湿度适宜， 避免过高的温度或湿度影 响维修效果。
远离磁场干扰
在维修过程中应尽量远离 磁场干扰，以免影响电子 元件的正常工作。
防静电措施
采取适当的防静电措施， 以防止静电对电子元件造 成损坏。
操作注意事项
熟悉电路原理
记录维修过程
在维修之前，应对PCB板的电路原理 有一定的了解，以便更好地进行故障 诊断和维修。
焊盘脱落维修
总结词
焊盘脱落是指PCB板上的导电焊盘与线路断开，导致电路中断。
详细描述
焊盘脱落维修需要重新连接脱落的焊盘与线路，可以使用焊锡进行焊接，或者使用导电胶进行粘接。 在修复过程中要小心不要损坏周围的元件和线路。
铜箔翘起维修
总结词
铜箔翘起是指PCB板上的铜箔层发生翘曲或 脱落现象。
详细描述
焊盘脱落
总结词
焊盘脱落是指PCB板上的导电焊盘与线路或元件分离，导致 电路断开。
PCB设计技巧问答大全
PCB设计技巧问答大全Q:请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA 工具有较好的性能价格比（含仿真）？可否分别说明。
A:限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范畴来讲，我主张的原则是够用就好。
常规的电路设计，INNOVEDA的PADS就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。
在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。
以上观点纯属个人观点！Q:当一个系统中既存在有RF小信号，又有高速时钟信号时，通常我们采用数/模分开布局，通过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本来说当然不利，而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点，最后都会接到机壳地上去，从而使得干扰通过接地耦合到前端，这是我们非常头痛的问题，想请教专家这方面的措施。
A:既有RF小信号，又有高速时钟信号的情况较为复杂，干扰的原因需要做仔细的分析，并相应的尝试用不同的方法来解决。
要按照具体的应用来看，可以尝试一下以下的方法。
0：存在RF小信号，高速时钟信号时，首先是要将电源的供应分开，不宜采用开关电源，可以选用线性电源。
1：选择RF小信号，高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式，应该可以。
2：将数字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上。
3：尝试采用滤波的方式去除干扰。
Q:线路板设计如果考虑EMC，必定提高不少成本。
请问如何尽可能的答道EMC要求，又不致带太大的成本压力？谢谢。
A:在实际应用中仅仅依靠印制板设计是无法从根本上解决问题的，但是我们可以通过印制板来改善它：合理的器件布局，主要是感性的器件的放置，尽可能的短的布线连接，同时合理的接地分配，在可能的情况下将板上所有器件的Chassis ground用专门的一层连接在一起，设计专门的并与设备的外壳紧密相连的结合点。
PCB设计技巧百问
ＰCＢ设计技巧百问PCB设计技巧百问1、如何选择ＰCB板材？选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。
设计需求包含电气和机构这两部分。
通常在设计非常高速的PCB板子(大于ＧＨz的频率）时这材质问题会比较重要。
例如，现在常用的FR－4材质,在几个ＧHz的频率时的介质损(diｅlecｔric loss)会对信号衰减有很大的影响，可能就不合用。
就电气而言，要注意介电常数（dieｌectｒi ｃ coｎsｔａｎｔ)和介质损在所设计的频率是否合用。
2、如何避免高频干扰?避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Ｃｒossｔａｌk)。
可用拉大高速信号和模拟信号之间的距离,或加gｒoｕnd ｇｕard/shunt traces在模拟信号旁边。
还要注意数字地对模拟地的噪声干扰。
3、在高速设计中,如何解决信号的完整性问题？信号完整性基本上是阻抗匹配的问题。
而影响阻抗匹配的因素有信号源的架构和输出阻抗(o ｕｔpuｔ impｅdaｎｃｅ)，走线的特性阻抗，负载端的特性,走线的拓朴(topoｌogy）架构等。
解决的方式是靠端接(ｔeｒmination)与调整走线的拓朴。
4、差分布线方式是如何实现的?差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。
平行的方式有两种，一为两条线走在同一走线层(side-by-ｓｉde）,一为两条线走在上下相邻两层(ｏveｒ-ｕnder)。
一般以前者sｉde-by－side实现的方式较多。
5、对于只有一个输出端的时钟信号线,如何实现差分布线?要用差分布线一定是信号源和接收端也都是差分信号才有意义。
所以对只有一个输出端的时钟信号是无法使用差分布线的。
６、接收端差分线对之间可否加一匹配电阻？接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。
这样信号品质会好些。
pcb问答（PCBask）
pcb问答（PCB ask）PCB design skills education (1-10)1, how to choose PCB sheet?The choice of PCB plates must balance the design requirements with the availability and cost. Design requirements include electrical andThese two parts. This material problem is important when designing a very high speed PCB board (greater than the frequency of GHz).For example, the FR-4 loss, now commonly used, will attenuate the signal at several GHz frequencies (dielectric)Have great influence, may not be applicable. For electrical purposes, the dielectric constant (dielectric, constant) and dielectric should be notedIs the quality of loss in the designed frequency applicable?.2, how to avoid high frequency interference?The basic idea of avoiding high frequency interference is to minimize the interference of high frequency signals and electromagnetic fields, which is called crosstalk(Crosstalk). The distance between the high speed signal and the analog signal can be pulled up or ground guard/shunt tracesBeside the analog signals. Also pay attention to the noise jamming to the analog ground digitally.3, in high-speed design, how to solve the integrity of the signal?Signal integrity is basically a problem of impedance matching. The factors that affect the impedance matching include the signal source architecture and the output impedance(output, impedance) the characteristic impedance of the line, the characteristics of the load end, the topology of the routing (topology) architecture, etc.. solutionThe decision depends on the topology of the terminal (termination) and the adjustment line.4, how is the differential distribution pattern implemented?There are two points in the routing of differential pairs. One is the length of the two lines as long as possible, and the other is the distance between the two wiresThe difference impedance is determined to remain the same, that is, to remain parallel. There are two parallel ways, one for the two linesIn the same line (side-by-side) layer, one line for two lines goes up and down the next two layers (over-under). OrdinarySide-by-side implements more.5, for a clock signal line with only one output, how do I realize differential distribution lines?It is meaningful to use differential distribution lines, both the signal source and the receiver, which are differential signals. So when there is only one outputThe clock signal is unable to use differential distribution lines.6. Can a matching resistor be added to the difference line between the receiver and the receiver?The matching resistance between the differential lines of the receiving end is usually added, and the value should be equal to the value of the differential impedance. This signal quality will be goodSome.7, why the differential pair of wiring to be near and parallel?The routing of differential pairs should be properly close and parallel. The so-called appropriate because it is close to the distance affect the differentialThe value of the impedance (differential, impedance), which isan important parameter in designing differential pairs. Parallel is also necessaryConsistency of differential impedance is maintained. If the two lines are near and near, the differential impedance will be inconsistent, which will affect the integrity of the signal(signal, integrity) and time delay (timing, delay).8, how to deal with the actual wiring of some theoretical conflicts?1. basically, it is right to divide modules / numbers into isolation. It should be noted that the signal should not be crossed as far as possible(moat),And don't let the current return of the power and signal (returning, current, path) become too large.2. crystal oscillator is analog positive feedback oscillation circuit, to have a stable oscillation signal, must meet the loop, gain and phase regulationsThe oscillation specifications for analog signals are easily disturbed, even if the ground, guard, and traces may not be completeTotally isolated interference. And too far away, the noise on the ground plane will also affect the positive feedbackoscillation circuit. So, be sure toThe distance between the crystal oscillator and the chip may be near.3., there is a lot of conflict between high-speed wiring and EMI requirements. But the basic principle is the resistor, capacitor, or ferrite due to the EMIBead can not cause some electrical characteristics of the signal does not meet specifications. So, you'd better arrange the line and PCB stack techniques firstTo solve or reduce EMI problems, such as high-speed signals moving into the inner layer. Finally, use resistors, capacitors, or ferrite bead squareTo reduce the damage to the signal.9, how to solve the contradiction between manual routing and automatic routing of high speed signals?At present, most of the automatic cabling devices with strong cabling software have set constraints to control the winding mode and the number of vias.Each EDA company's winding engine capabilities and constraints setting projects sometimes differ greatly. For example, is there sufficient agreement?Beam condition control slalom (serpentine) winding, theability to control the differential pair line spacing. This will affectDoes the automatic routing method fit the designer's idea?. In addition, manual adjustment of the wiring is difficult and windingThe power of the engine is absolutely related. For example, the wire's pushing capacity, the pushing capacity of the vias, and even the alignment of the copper depositsPushing ability, etc.. So, it's a solution to choose a router that has a good ability to do the winding engine.10, about test coupon.The test coupon is used to measure the characteristic impedance of the PCB plate produced by TDR (Time, Domain, Reflectometer)Does it meet design requirements?. Generally, the impedance to be controlled has a single line and a differential pair of two cases. So, on test couponThe line width and line distance of the line (as opposed to the differential line) are the same as those of the line to be controlled. The most important thing is to measure the location of the ground when measuringPlace. In order to reduce the grounding wire (ground lead) of the inductance, TDR probe (probe) ground place usually is very close.The location of the nearest signal (probe, tip), so the distance between the point of the measured signal on the test coupon and the location of the pointTo meet with the probe.Problems and solutions that may be encountered in PCB designQuestion: how does Query: maintain the layout of the original device when it is updated from the schematic to the PCB?In Protel, you usually encounter the problem of keeping the layout of the devices in the original PCB board when you need to change the schematic diagram. Here's an effective way to use the menu command Project Component Links in the PCB edit window to complete the synchronization of schematic diagrams with mismatched items in PCB.First, you know, those objects (devices or networks) are not synchronized with the PCB in the schematic diagram and are found using the Project Component Links,Then go back to the schematic to execute Design, Update, PCB, and select the part that needs to be modified in the ECO order window.How does Query: set the line width, vias and other rules in the schematic diagram of PCB?Answer: in the Protel schematic design, you can directly putthe PCB layout command, you can complete the above rules settings. The specific operation is as follows: in principle diagram editor select the menu command window Place? Directives? PCB Layout, PCB Rules in placing principle diagram of the connection, and then sync to PCB when the execution can be set in the principle diagram of the rules in the transfer to PCB.For all analog circuits, maintaining a low impedance and large area grounding is critical. The ground not only plays a role in reducing the loop impedance by the high frequency current caused by the fast digital logic transformation, but also reduces the electromagnetic interference and radio frequency interference (EMI/RFI) emission energy to the minimum. Because of the shielding of the ground, the sensitivity of the circuit to the external environment EMI/RFI will also be reduced. The transmission line technique (microstrip / stripline) with controllable impedance is used to transmit high speed digital / analog signals in the ground.The ground pin of all integrated circuits shall be connected directly to the low impedance ground plane to minimize the series inductance and resistance. The power pin uses a low inductance ceramic dielectric surface mount capacitor to decouple directly to ground. In order to achieve the decoupling effect, ferrite bead is recommended.Answer questions and answers that may be encountered in 1:PCB design:Hello, can you make it more clear?! Why didn't I find Project Component Links? Thank youAnswer 2:, you are using that version, only more than Protel2004 version of the command。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
PCB电路板PCB技巧问答PCB技巧问答2008-08-2816:56:38|分类：PCB|标签：|字号大中小订阅http://qingqingfeiguo.blog.163./blog/static/78907935200872845638661/Q:请问就你个人观点而言：针对模拟电路（微波、高频、低频）、数字电路（微波、高频、低频）、模拟和数字混合电路（微波、高频、低频），目前PCB设计哪一种EDA工具有较好的性能价格比（含仿真）？可否分别说明。
A:限于本人应用的了解，无法深入地比较EDA工具的性能价格比，选择软件要按照所应用范畴来讲，我主张的原则是够用就好。
常规的电路设计，INNOVEDA的PADS就非常不错，且有配合用的仿真软件，而这类设计往往占据了70%的应用场合。
在做高速电路设计，模拟和数字混合电路，采用Cadence的解决方案应该属于性能价格比较好的软件，当然Mentor的性能还是非常不错的，特别是它的设计流程管理方面应该是最为优秀的。
以上观点纯属个人观点！Q:当一个系统中既存在有RF小信号，又有高速时钟信号时，通常我们采用数/模分开布局，通过物理隔离、滤波等方式减少电磁干扰，但是这样对于小型化、高集成以及减小结构加工成本来说当然不利，而且效果仍然不一定满意，因为不管是数字接地还是模拟接地点，最后都会接到机壳地上去，从而使得干扰通过接地耦合到前端，这是我们非常头痛的问题，想请教专家这方面的措施。
A:既有RF小信号，又有高速时钟信号的情况较为复杂，干扰的原因需要做仔细的分析，并相应的尝试用不同的方法来解决。
要按照具体的应用来看，可以尝试一下以下的方法。
0：存在RF小信号，高速时钟信号时，首先是要将电源的供应分开，不宜采用开关电源，可以选用线性电源。
1：选择RF小信号，高速时钟信号其中的一种信号，连接采用屏蔽电缆的方式，应该可以。
2：将数字的接地点与电源的地相连（要求电源的隔离度较好）,模拟接地点接到机壳地上。
3：尝试采用滤波的方式去除干扰。
Q:线路板设计如果考虑EMC，必定提高不少成本。
请问如何尽可能的答道EMC要求，又不致带太大的成本压力？谢谢。
A:在实际应用中仅仅依靠印制板设计是无法从根本上解决问题的，但是我们可以通过印制板来改善它：合理的器件布局，主要是感性的器件的放置，尽可能的短的布线连接，同时合理的接地分配，在可能的情况下将板上所有器件的Chassisground用专门的一层连接在一起，设计专门的并与设备的外壳紧密相连的结合点。
在选择器件时，应就低不就高，用慢不用快的原则。
Q:我希望PCB方面：1.做PCB的自动布线。
2.（1）+热分析3.（1）+时序分析4.（1）+阻抗分析5.（1）+（2）+（3）6.（1）+（3）+（4）7.（1）+（2）+（3）+（4）我应当如何选择，才能得到最好的性价比。
我希望PLD方面：VHDL编程--》仿真--》综合--》下载等步骤，我是分别用独立的工具好？还是用PLD芯片厂家提供的集成环境好？A:目前的pcb设计软件中，热分析都不是强项，所以并不建议选用，其它的功能1.3.4可以选择PADS或Cadence性能价格比都不错。
PLD的设计的初学者可以采用PLD芯片厂家提供的集成环境，在做到百万门以上的设计时可以选用单点工具。
Q:pcb设计中需要注意哪些问题？A:PCB设计时所要注意的问题随着应用产品的不同而不同。
就象数字电路与仿真电路要注意的地方不尽相同那样。
以下仅概略的几个要注意的原则。
1、PCB层叠的决定；包括电源层、地层、走线层的安排，各走线层的走线方向等。
这些都会影响信号品质，甚至电磁辐射问题。
2、电源和地相关的走线与过孔(via)要尽量宽，尽量大。
3、不同特性电路的区域配置。
良好的区域配置对走线的难易，甚至信号质量都有相当大的关系。
4、要配合生产工厂的制造工艺来设定DRC(DesignRuleCheck)及与测试相关的设计(如测试点)。
其它与电气相关所要注意的问题就与电路特性有绝对的关系，例如，即便都是数字电路，是否注意走线的特性阻抗就要视该电路的速度与走线长短而定。
Q:在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查，而设计者应该从那些方面去考虑EMC、EMI的规则呢怎样设置规则呢我使用的是CADENCE公司的软件。
A:一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面.前者归属于频率较高的部分(>30MHz)后者则是较低频的部分(<30MHz).所以不能只注意高频而忽略低频的部分.一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置,PCB迭层的安排,重要联机的走法,器件的选择等,如果这些没有事前有较佳的安排,事后解决则会事倍功半,增加成本.例如时钟产生器的位置尽量不要靠近对外的连接器,高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,器件所推的信号之斜率(slewrate)尽量小以减低高频成分,选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声.另外,注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loopimpedance尽量小)以减少辐射.还可以用分割地层的方式以控制高频噪声的范围.最后,适当的选择PCB与外壳的接地点(chassisground)。
Q:线路板设计如果考虑EMC，必定提高不少成本。
请问如何尽可能的答道EMC要求，又不致带太大的成本压力？谢谢。
A:PCB板上会因EMC而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了ferritebead、choke等抑制高频谐波器件的缘故。
除此之外，通常还是需搭配其它机构上的屏蔽结构才能使整个系统通过EMC的要求。
以下仅就PCB板的设计技巧提供几个降低电路产生的电磁辐射效应。
1、尽可能选用信号斜率(slewrate)较慢的器件，以降低信号所产生的高频成分。
2、注意高频器件摆放的位置，不要太靠近对外的连接器。
3、注意高速信号的阻抗匹配，走线层及其回流电流路径(returncurrentpath)，以减少高频的反射与辐射。
4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。
特别注意电容的频率响应与温度的特性是否符合设计所需。
5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到chassisground。
6、可适当运用groundguard/shunttraces在一些特别高速的信号旁。
但要注意guard/shunttraces对走线特性阻抗的影响。
7、电源层比地层内缩20H，H为电源层与地层之间的距离。
Q:在高速PCB设计时为了防止反射就要考虑阻抗匹配，但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到，在原理图的设计时怎样来考虑这个问题？另外关于IBIS模型，不知在那里能提供比较准确的IBIS模型库。
我们从网上下载的库大多数都不太准确，很影响仿真的参考性。
A:在设计高速PCB电路时，阻抗匹配是设计的要素之一。
而阻抗值跟走线方式有绝对的关系，例如是走在表面层(microstrip)或内层(stripline/doublestripline)，与参考层(电源层或地层)的距离，走线宽度，PCB材质等均会影响走线的特性阻抗值。
也就是说要在布线后才能确定阻抗值。
一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况，这时候在原理图上只能预留一些terminators(端接)，如串联电阻等，来缓和走线阻抗不连续的效应。
真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。
IBIS模型的准确性直接影响到仿真的结果。
基本上IBIS可看成是实际芯片I/Obuffer等效电路的电气特性资料，一般可由SPICE模型转换而得(亦可采用测量，但限制较多)，而SPICE 的资料与芯片制造有绝对的关系，所以同样一个器件不同芯片厂商提供，其SPICE的资料是不同的，进而转换后的IBIS模型内之资料也会随之而异。
也就是说，如果用了A厂商的器件，只有他们有能力提供他们器件准确模型资料，因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。
如果厂商所提供的IBIS不准确，只能不断要求该厂商改进才是根本解决之道。
Q:通常查看(11)评论(0)收藏推荐·PCB线路板抄板方法及步骤2006-11-2010:17:00第一步，拿到一块PCB，首先在纸上记录好所有元气件的型号，参数，以及位置，尤其是二极管，三机管的方向，IC缺口的方向。
最好用数码相机拍两张元气件位置的照片。
第二步，拆掉所有器件，并且将PAD孔里的锡去掉。
用酒精将PCB清洗干净，然后放入扫描仪内，扫描仪扫描的时候需要稍调高一些扫描的像素，以便得到较清晰的图像，启动POHTOSHOP，用彩色方式将丝印面扫入，保存该文件并打印出来备用。
第三步，用水纱纸将TOPLAYER和BOTTOMLAYER两层轻微打磨，打磨到铜膜发亮，放入扫描仪，启动PHOTOSHOP，用彩色方式将两层分别扫入。
注意，PCB在扫描仪内摆放一定要横平树直，否则扫描的图象就无法使用，并保存文件。
第四步，调整画布的对比度，明暗度，使有铜膜的部分和没有铜膜的部分对比强烈，然后将次图转为黑白色，检查线条是否清晰，如果不清晰，则重复本步骤。
如果清晰，将图存为黑白BMP格式文件TOP.BMP和BOT.BMP，如果发现图形有问题还可以用PHOTOSHOP进行修补和修正。
第五步，将两个BMP格式的文件分别转为PROTEL格式文件，在PROTEL中调入两层，如过两层的PAD和VIA的位置基本重合，表明前几个步骤做的很好，如果有偏差，则重复第三步。
第六步，将TOP层的BMP转化为TOP.PCB，注意要转化到SILK层，就是黄色的那层，然后你在TOP层描线就是了，并且根据第二步的图纸放置器件。
画完后将SILK层删掉。
第七步，将BOT层的BMP转化为BOT.PCB，注意要转化到SILK层，就是黄色的那层，然后你在BOT层描线就是了。
画完后将SILK层删掉。
第八步，在PROTEL中将TOP.PCB和BOT.PCB调入，合为一个图就OK了。
第九步，用激光打印机将TOPLAYER，BOTTOMLAYER分别打印到透明胶片上（1：1的比例），把胶片放到那块PCB上，比较一下是否有误，如果没错，你就大功告成了。
其他：如果是多层板还要细心打磨到里面的内层，同时重复第三到第九的步骤，当然图形的命名也不同，要根据层数来定，一般双面板抄板要比多层板简单许多，多层板抄板容易出现对位不准的情况，所以多层板抄板要特别仔细和小心（其中内部的导通孔和不导通孔很容易出现问题）。