模拟锁相环实验报告
实验十四 模拟锁相环实验 一、实验目的 1、 了解用锁相环构成的调频波解调原理。 2、 学习用集成锁相环构成的锁相解调电路。
二、实验内容 1、 掌握锁相环锁相原理。 2、 掌握同步带和捕捉带的测量。
三、 实验仪器 1、 1号模块 1块 2、 6号模块 1块 3、 5号模块 1块 4、 双踪示波器 1台
四、锁相环的构成及工作原理 1、 锁相环路的基本组成 锁相环由三部分组成，如图14-1所示，它由相位比较器PD、低通滤波器LF、压控振荡器VCO三个部分组成一个闭合环路，输入信号为Vi(t),输出信号为V0(t),反馈至输入端。下
面逐一说明基本部件的作用。
鉴相器PD环路滤波器LF压控振荡器VCO)(tV
i)(tV
D)(tV
C)(0tV
图14-1 锁相环组成框图 一、压控振荡器（VCO） VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压－频率变换器，实际上还有一种电流－频率变换器，但习惯上仍称为压控振荡器。 二、鉴相器（PD） PD是一个相位比较装置，用来检测输出信号V0(t)与输入信号Vi(t)之间的相位差θe(t)，
并把θe(t)转化为电压Vd(t)输出，Vd(t)称为误差电压，通常Vd(t)作为一直流分量或一低频交
流量。 三、环路滤波器（LF） LF作为一低通滤波电路，其作用是滤除因PD的非线性而在Vd(t)中产生的无用的组合频率分量及干扰，产生一个只反映θe(t)大小的控制信号Ve(t)。
按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使V0(t)与Vi(t)的相位差θe(t)发生变化，该相位差经过PD转换成误差电压Vd(t)，此
误差电压经LF滤波后得到Vc(t)，由Vc(t)去改变VCO的振荡频率使趋近于输入信号的频
率，最后达到相等。环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即 )()(ttVed 因此在锁定状态，θe(t)不可能为零，换言之在锁定状态V0(t)与Vi(t)仍存在相位差。
2、 锁相环锁相原理 锁相环是一种以消除频率误差为目的的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。 当调频信号没有频偏时，若压控振荡器的频率与外来载波信号频率有差异时，通过相位比较器输出一个误差电压。这个误差电压的频率较低，经过低通滤波器滤去所含的高频成份，再去控制压控振荡器，使振荡频率趋近于外来载波信号频率，于是误差越来越小，直至压控振荡频率和外来信号一样，压控振荡器的频率被锁定在与外来信号相同的频率上，环路处于锁定状态。 当调频信号有频偏时，和原来稳定在载波中心频率上的压控振荡器相位比较的结果，相位比较器输出一个误差电压，如图14-2，以使压控振荡器向外来信号的频率靠近。由于压控振荡器始终想要和外来信号的频率锁定，为达到锁定的条件，相位比较器和低通滤波器向压控振荡器输出的误差电压必须随外来信号的载波频率偏移的变化而变化。也就是说这个误差控制信号就是一个随调制信号频率而变化的解调信号，即实现了鉴频。 图14-2 锁相环 (PLL) 3、 同步带与捕捉带 同步带是指从PLL锁定开始，改变输入信号的频率fi （向高或向低两个方向变化），直
到PLL失锁（由锁定到失锁），这段频率范围称为同步带。 捕捉带是指锁相环处于一定的固有振荡频率fV，并当输入信号频率fi偏离fV上限值
maxi
f
或下限值minif时，环路还能进入锁定，则称viifffminmax为捕捉带。 测量的方法是从J4输入一个频率接近于VCO自由振荡频率的高频调频信号，先增大载波频率直至环路刚刚失锁，记此时的输入频率为fH1 ,再减小fi ，直到环路刚刚锁定为止，
记此时的输入频率为fH2，继续减小fi ，直到环路再一次刚刚失锁为止，记此时的频率为fL1 ,
再一次增大fi，直到环路再一次刚刚锁定为止，记此时频率为fL2
由以上测试可计算得：
同步带为：fH1－fL1
捕捉带为：fH2－fL2
五、集成锁相环NE564的介绍 下图为NE564内部组成框图。其中限幅器由差分电路组成，可抑制FM信号的寄生调幅；鉴相器(PD)的内部含有限幅放大器，以提高对AM信号的抗干扰能力：4、5脚外接电容组成环路滤波器，用来滤除比较器输出的直流误差电压中的纹波；2脚用来改变环路的增益；3脚为VCO的反馈输入端；VCO是改进型的射极耦合多谐振荡器，有两个电压输出端，9脚输出TTL电平，11脚输出ECL电平。VCO内部接有固定电阻，只需外接一个定时电容就可产生振荡；施密特触发器的回差电压可通过15脚外接直流电压进行调整， 以消除16脚输出信号的相位抖动。
图14-3 NE564内部组成框图 在本实验中，所使用的锁相环为高频模拟锁相环NE564，其最高工作频率可达到50MHz，采用+5V单电源供电，特别适用于高速数字通信中FM调频信号及FSK移频键控信号的调制、解调，无需外接复杂的滤波器。NE564采用双极性工艺，其内部组成框图如图14-3所示，其内部电路原理图如图14-4所示。
图14-4 NE564内部电路原理图 （1）限幅放大器 A1为限幅放大器,它主要由原理图中的Q1～Q5及Q7、Q8组成PNP、NPN互补的共集－共射组合差分放大器，由于Q2、Q3负载并联有肖特基二极管D1、D2，故其双端输出电压被
限幅在2VD=0.3～0.4V左右。因此可有效抑制FM调频信号输入时干扰所产生的寄生调幅。
Q7、Q8为射极输出差放，以作缓冲，其输出信号送鉴相器。 （2）相位比较器(鉴相器) PD内部含有限幅放大器，以提高对AM调幅信号的抗干扰能力；外接电容C3、C8与内部两个对应电阻(阻值R=1.3k)分别组成一阶RC低通滤波器用来滤除比较器输出的直流误差
电压中的纹波，其截止角频率为31RCc。滤波器的性能对环路入锁时间的快慢有一定影响，可根据要求改变C3、C8的值。在本实验电路中，改变W1可改变引脚2的输入电流，
从而实现环路增益控制。 （3）压控振荡器VCO 压控振荡器是一改进型的射极定时多谐振荡器。主电路由Q21、Q22与Q23、Q24组成。
其中Q22，Q23两射极通过12、13脚外接定时电容C，Q21、Q24两射极分别经过电阻R22、
R23接电源Q27、Q25。Q26也作为电流源。Q17、Q18为控制信号输入缓冲极。接通电源，Q21，Q22与Q23、Q24双双轮流导通与截止，电容周期性充电与放电，于是Q22、Q23集电极输出极性相反的方形脉冲。根据特定设计，固有振荡频率f与定时电容C的关系可表示为
fC22001 振荡频率f与C的关系曲线如图14-5所示。VCO有两个电压输出端，其中，VCO01输出TTL电平；VCO02输出ECL电平。
输出放大器A2与直流恢复电路A3是专为
解调FM信号与FSK信号而设计的。输出放大器A2由Q37、Q38、Q39组成，显然这是一恒流源
差分放大电路，来自鉴相器的误差电压由4、5脚输入，经缓冲后，双端送入A2放大。直流恢
复电路由Q42、Q43、Q44等组成，电流源Q40作
Q43的有源负载。 若环路的输入为FSK信号，即频率在f1与
f2之间周期性跳变的信号，则鉴相器的输出电压被A2放大后分两路，一路直接送施密特触图 14-5 f与c的关系发器的输入，另一路送直流恢复电路A3的Q42基极，由于Q43集电极通过14脚外接一滤波
电容，放直流恢复电路的输出电压就是一个平均值——直流。这个直流电压VREF再送施密
特触发器另一输入端就作为基极电压。 若环路的输入为FM信号，A3用作线性解调FM信号时的后置鉴相滤波器，那么在锁
定状态，14脚的电压就是FM解调信号。 施密特触发器是专为解调FSK信号而设计的，其作用就是将模拟信号转换成TTL数字信号。直流恢复输出的直流基准电压VREF（经R26到Q49基极）与被A2放大了的误差电压
Vdm分别送入Q49和Q50的基极，Vdm与VREF进行比较，当Vdm＞ VREF时，则Q50导通，Q49
截止，从而迫使Q54截止，Q55导通，于是16脚输出低电平。当Vdm＜ VREF时，Q49导通，
Q50截止，从而迫使Q54导通Q55截止，16脚输出高电平。通过15脚改变Q52的电流大小，可改变触发器上下翻转电平，上限电平与下限电平之差也称为滞后电压VH。调节VH可消除
因载波泄漏而造成的误触发而出现的FSK解调输出，特别是在数据传输速率比较高的场合，并且此时14脚滤波电容不能太大。 ST的回差电压可通过10脚外接直流电压进行调整，以消除输出信号TTL0的相位抖动。
六、实验步骤 1、 锁相环自由振荡频率的测量 将5号板开关S1依次设为“1000”，“0100”，“0010”，“0001”（即选择不同的定时电容），从TP6处观察自由振荡波形，并填写表14-1。 波形 频率(MHz) 幅度（Vp-p） S1=1000 C=20p 19.759363 0.66V S1=0100 C=47p 9.758706 1.40V S1=0010 C=110p 4.486227 2.40V S1=0001 C=1100p 1.153038 4.80V 表14-1
2、 同步带和捕捉带的测量 1） 将S2设为0010（即VCO的自由振荡频率为4.5MHz），并完成下表所示的连线。 源端口 目的端口 连线说明 1号模块： 输出信号f=4.5MHz，Vp-p=500mV 5号模块：P7 为PD送入参考信号
5号模块：P5 5号模块：P8 将VCO输出送入PD
锁相环Simulink仿真模型
锁相环学习总结通过这段的学习，我对锁相环的一些基本概念、结构构成、工作原理、主要参数以及simulink 搭建仿真模型有了较清晰的把握与理解，同时，在仿真中也出现了一些实际问题，下面我将对这段学习中对锁相环的认识和理解、设计思路以及中间所遇到的问题作一下总结：1. 概述锁相环（PLL ）是实现两个信号相位同步的自动控制系统，组成锁相环的基本部件有检相器（PD ）、环路滤波器（LF ）、压控振荡器（VCO ），其结构图如下所示：2.锁相是相位锁定的简称，表示两个信号之间相位同步。
若两正弦信号如下所示：相位同步是指两个信号频率相等，相差为一固定值。
当i ω=o ω，两个信号之间的相位差 为一固定值，不 随时间变化而变化，称两信号相位同步。
o i t t θθθθ-=-)()('当i ω≠o ω，两个信号的相位差 ，不论iθ 是否等于o θ，只要时间有变化，那么相位差就会随时间变化而变化，称此时两信号不同步。
若这两个信号分别为锁相环的输入和输出，则此时环路出于失锁状态。
当环路工作时，且输入与输出信号频差在捕获带范围之内，通过环路的反馈控制，输出信号的瞬时角频率)(t v ω便由o ω向i ω方向变化，总会有一个时刻使得i ω=o ω，相位差等于0或一个非常小的常数，那么此时称为相位锁定，环路处于锁定状态。
若达到锁定状态后，输入信号频率变化，通过环路控制，输出信号也继续变化 并向输入信号频率靠近，相位差保持在一个固定的常数之内，则称环路此时为跟踪状态。
锁定状态可以认为是静态的相位同步，而跟踪状态则为动态的相位同步。
环路从失锁进入到锁定状态称为捕获状态。
其他几个环路工作时的重要概念：快捕带：能使环路快捕入锁的最大频差称为环路的快捕带，记为L ω∆，两倍的快捕带为快捕范围。
捕获带：能使环路进入锁定的最大固有频差，用P ω∆表示，两倍的捕获带为捕获范围。
同步带：环路在所定条件下，可缓慢增加固有频差，直到环路失锁，把能够维持环路锁定的最大固有频差成为同步带，用H ω∆，2H ω∆为同步范围。
电荷泵锁相环四阶无源环路滤波器的设计
电荷泵锁相环四阶无源环路滤波器的设计1. 绪论1.1 研究背景1.2 研究目的与意义1.3 现有研究综述2. 无源环路滤波器原理2.1 电荷泵2.2 锁相环2.3 无源滤波器2.4 四阶环路滤波器3. 设计方案3.1 系统框图3.2 电路设计流程3.3 具体电路设计4. 实验验证4.1 实验设备与方法4.2 实验结果与分析5. 结论与展望5.1 结论总结5.2 研究展望及不足参考文献1. 绪论1.1 研究背景滤波器是电子系统中重要的信号处理器件，用于滤除噪声、干扰等非期望信号，提高系统性能和可靠性。
传统的滤波器通常包括有源滤波器和无源滤波器，有源滤波器具有较高的增益和带宽，但容易产生交叉耦合、不稳定性等问题，不适合高灵敏度和高可靠性的系统应用。
相对地，无源滤波器不需要功率放大器，具有低噪声、低失真、高工作稳定性等优点，因此受到广泛关注。
环路滤波器是一种无源滤波器，它利用环路反馈结构实现信号滤波，可以用于时钟恢复、PLL电路、模数转换器、数字信号处理等领域。
环路滤波器的特点是抑制抖动频率和高频噪声，同时保持信号相位不变，因此能够有效地减少电子系统中时钟服从误差、干扰等问题。
而四阶环路滤波器是基于二阶滤波器级联实现的，具有更高的阻带深度和抑制量，因此适用于对要求更高的滤波应用领域。
1.2 研究目的与意义目前，环路滤波器的设计研究已经相对成熟，但在实际应用中，仍然存在一些问题，如：滤波器带宽、抑制深度、相位噪声等方面的指标需要进一步优化，同时还需要提高滤波器的环路稳定性和抗噪声干扰能力。
因此，本文旨在设计一种基于电荷泵锁相环的四阶无源环路滤波器，通过优化电路设计与参数选择，提高滤波器的性能指标和工作稳定性，实现滤波效果更加优异的无源滤波器。
1.3 现有研究综述电荷泵锁相环作为一种广泛应用于频率合成和时钟恢复领域的锁相环，其具有结构简单、工作稳定、精度高等优点，目前已经在许多应用领域中得到推广应用。
同时，环路滤波器也是一种常用的滤波器结构，在信号处理、相位锁定等领域被广泛应用。
锁相环电路的设计及相位噪声分析
和响应速度之间折衷考虑，相位裕度越大，系统越稳定，但是响应速度变慢。
这里取相位裕度为６０度。
同样的，这两个环路参数是估计出来的，在实际电路中仍然需要多次考虑。
最后根据上面的两个环路参数，利用第二章第六节的公式２－２２到２－２４可以计算出低通滤波器的电阻和电容的值大约为：Ｒ２＝１２Ｋ，Ｃ２＝１３８ＰＦ，ＣＩ＝１ＩＰＦ。
根据以上估算的参数可以将锁相环系统的幅频和相频特性曲线画出，如图４．２所示。
图４－２ＰＬＬ的幅频与相频特性曲线４．３锁相环系统级模型４．３．１Ｍａｔｌａｂ构造数学模型Ｍａｕａｂ是ＭａｔｈＷｏｒｋｓ公司开发的具有强大科学运算功能的数学工具，其中的软件包－－Ｓｉｍｕｌｉｎｋ是专门用于数学建模的工具。
通过建立锁相环系统的线性模型，如图４—３所示，分别建立环路中每个模块的传输函数，然后设置输入输出点。
该线性模型不仅可以分析系统的冲击响应和阶跃响应，还可以分析零极点与波特图。
冲击响应和阶越响应的模拟结果如图４－４所示，此模型可以很方便的修改参数，仿真速度非常快，模拟结果也非常直观，对于理解二阶系统的特性非常有帮助。
ｔ№啦＊血瞻呻目删ｅ，ｒａ口ａａｐ蝌ｍ鼬ｒｔｒａｒｔｉｍ＇哥缸眦ｈ恤啪蚓ｏｆ恤ＶＣＯ图４－３Ｍａｔｌａｂ建立ＰＬＬ的线性模型图４—４ＰＬＬ的阶跃响应与冲击响应４．３．２ＶｅｒｉｌｏｇＡ构造行为级模型ＶｅｒｉｌｏｇＡ语言是Ｖｅｒｉｌｏｇ硬件描述语言的扩展，主要用来描述模拟系统的结构和行为，包括电子，机械，流体力学和热力学系统等㈣。
下面给出ＶｅｒｉｌｏｇＡ描述锁相环的行为级模型，并应用Ｍｉｃａ进行仿真。
首先，以电阻的行为级模型为例，简单的说明一下ＶｅｒｉｌｏｇＡ语言的特点和应用。
、ｉｎｃｌｕｄｅ“ｄｉｓｃｉｐｌｉｎｅｓ．”’’ｉｎｃｌｕｄｅ“ｃｏｎｓｔａｎｔｓ．ｈ，’ｍｏｄｕｌｅｒｅｓ（ａ，ｂ）；ｉｎｏｕｔａ，ｂ；ｅｌｅｃｔｒｉｃａｌａ，ｂ；ｐａｒａｍｅｔｅｒｒｅａｌＲ２１．Ｏ：ａｎａｌｏｇｂｅｇｉｎＩ（ａ，ｂ）＜＋Ｖ（ａ，ｂ）／Ｒ；／／Ａｌｔｅｍａｔｉｖｅ：Ｖ（ａ，ｂ）＜＋Ｉ（ａ，ｂ）４Ｒ；第五章锁相环电路设计及模拟第五章锁相环电路设计及模拟５．１整体设计本章主要是关于锁相环的晶体管级电路的设计，不但详细的分析了电路的结构，而且给出了模拟结构及相关的解释。
电网不平衡下三相锁相环研究
电网不平衡下三相锁相环研究1. 本文概述随着现代电力系统的快速发展，三相电力系统的不平衡现象日益凸显，对电力系统的稳定性和电能质量产生了严重影响。
为了解决这一问题，三相锁相环（ThreePhase PhaseLocked Loop, 3PPLL）作为一种有效的电力系统同步技术，受到了广泛关注。
本文旨在深入探讨电网不平衡条件下三相锁相环的工作原理、性能评估及优化策略，为提高三相电力系统的运行效率和稳定性提供理论依据和技术支持。
本文首先介绍了三相锁相环的基本原理，包括其数学模型和锁相机制。
随后，详细分析了电网不平衡对三相锁相环性能的影响，包括相位误差、频率偏移和稳态误差等方面。
在此基础上，本文提出了一种改进的三相锁相环结构，通过引入先进的控制策略和滤波技术，有效提高了锁相环在电网不平衡条件下的性能。
本文还通过仿真和实验验证了所提改进三相锁相环的有效性和优越性。
仿真结果表明，在电网不平衡条件下，所提锁相环具有更快的动态响应、更高的稳态精度和更强的鲁棒性。
实验结果进一步验证了仿真分析的结论，证明了所提改进三相锁相环在实际电力系统中的应用潜力。
本文对电网不平衡下的三相锁相环进行了全面研究，不仅分析了电网不平衡对锁相环性能的影响，还提出了一种有效的改进策略，并通过仿真和实验验证了其性能。
研究结果为三相电力系统的同步控制提供了新的思路和方法，对提高电力系统的运行效率和稳定性具有重要意义。
2. 电网不平衡的影响电网不平衡是一种常见的电力系统运行状态，它会对电力系统的稳定运行产生不利影响。
电网不平衡主要表现在三相电压或电流的不对称性上，这种不对称性可能由多种因素引起，如单相负载的接入、线路故障、发电机故障等。
（1）影响锁相精度：三相锁相环是依赖于三相电压或电流的对称性进行相位锁定的。
当电网出现不平衡时，三相电压或电流的对称性被破坏，导致锁相环难以准确锁定相位，进而降低系统的控制精度。
（2）增加系统振荡风险：电网不平衡可能导致系统出现负序和零序分量，这些分量会激发系统中的振荡模式，增加系统的不稳定性。
滤波法及数字锁相环法位同步提取实验和帧同步提取实验教学文案
滤波法及数字锁相环法位同步提取实验和帧同步提取实验滤波法及数字锁相环法位同步提取实验和帧同步提取实验一、实验目的1、掌握滤波法提取位同步信号的原理及其对信息码的要求；2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求；3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念；4、掌握巴克码识别原理；5、掌握同步保护原理；6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、熟悉实验箱2、滤波法位同步带通滤波器幅频特性测量；3、滤波法位同步恢复观测；4、数字锁相环位同步观测；5、帧同步提取实验。
三、实验条件/器材滤波法及数字锁相环法位同步提取实验：1、主控&信号源、8号（基带传输编译码）、13号（载波同步及位同步）模块2、双踪示波器（模拟/数字）3、连接线若干帧同步提取实验：1、主控&信号源、7号模块2、双踪示波器（模拟/数字）3、连接线若干四、实验原理滤波法及数字锁相环法位同步提取实验原理见通信原理综合实验指导书P129-P134;帧同步提取实验原理见通信原理综合实验指导书P141。
五、实验过程及结果分析（一）熟悉实验箱（二）滤波法位同步带通滤波器幅频特性测量1、连线及相关设置（1）关电，连线。
（2）开电，设置主控，选择【信号源】→【输出波形】。
设置输出波形为正弦波，调节相应旋钮，使其输出频率为200Khz，峰峰值3V。
（3）此时系统初始状态为：输入信号为频率200KHz、幅度为3V的正弦波。
2、实验操作及波形观测分别观测13号模块的“滤波法位同步输入”和“BPF-Out”，改变信号源的频率，测量“BPF-Out”的幅度填入下表，并绘制幅频特性曲线。
（三）滤波法位同步恢复观测1、连线及相关设置（1）关电，连线。
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【滤波法及数字锁相环位同步法提取】。
将13号模块S2拨上。
将S4拨为1000.（3）此时系统初始状态为：输入PN为256K。
通信原理实验讲义
通信原理实验讲义通信原理实验辽宁⼤学信息学院2005年5⽉⽬录实验⼀数字基带信号实验(AMI/HDB3) (3)实验⼆数字调制实验 (7)实验三模拟锁相环与载波同步实验 (11)实验四数字解调实验 (14)实验五全数字锁相环与位同步实验 (18)实验六帧同步实验 (22)实验七数字基带通信系统实验 (25)实验⼋ 2DPSK、2FSK通信系统实验 (29)实验九 AM调制解调通信系统实验 (30)实验⼗ PAM调制解调实验 (33)实验⼗⼀ PCM编译码实验 (36)实验⼗⼆ ADPCM编译码实验 (42)实验⼗三 CVSD调制解调实验 (47)实验⼗四话⾳信号多编码通信系统实验 (51)实验⼗五码型变换实验（CPLD开放模块实验） (53)实验⼗六时分复⽤实验（CPLD开放模块实验） (56)实验⼗七计算机通信实验（CPLD开放模块实验） (59)实验⼗⼋ 5B6B编译码实验（CPLD开放模块实验） (61)实验⼀数字基带信号实验⼀、实验⽬的1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。
2、掌握AMI、HDB3的编码规则。
3、掌握从HDB3码信号中提取位同步信号的⽅法。
4、掌握集中插⼊帧同步码时分复⽤信号的帧结构特点。
5、了解HDB3（AMI）编译码集成电路CD22103。
⼆、实验内容1、⽤⽰波器观察单极性⾮归零码（NRZ）、传号交替反转码（AMI）、三阶⾼密度双极性码（HDB3）、整流后的AMI码及整流后的HDB3码。
2、⽤⽰波器观察从HDB3码中和从AMI码中提取位同步信号的电路中有关波形。
3、⽤⽰波器观察HDB3、AMI译码输出波形。
三、基本原理本实验使⽤数字信源模块、HDB3编译码模块和可编程逻辑器件模块。
1、数字信源本模块是整个实验系统的发终端，其原理⽅框图如图1-1所⽰。
本单元产⽣NRZ信号，信号码速率约为170.5KB，帧结构如图1-2所⽰。
帧长为24位，其中⾸位⽆定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。
锁相环
锁相环（PLL）讲义1、相环的分类锁相环可分为模拟锁相环和数字锁相环。
本篇主要介绍3种锁相环器件：模拟：低频LM567（NE567）、高频NE564数字：CD4046此外，由于模拟锁相环与数字锁相环在原理上的区别不是很大，因此我们以数字锁相环为主来论述锁相环的基本原理。
2、锁相环的基本原理锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。
它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图2.1所示。
图 2.1锁相环的基本原理压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。
施加于相位比较器另一个输入端的外部输入信号Ui 与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。
这个平均值电压Ud朝着减小CO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。
这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。
当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化，如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输人信号频率，并强迫VCO锁定在这个频率上。
锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2，而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器，以满足不同工作的需要。
鉴相器是相位比较装置，它比较输入信号和压控振荡器输出信号的相位，输出反映了输入参考信号与VCO输出信号之间的相位差信息。
模拟锁相环输出两信号相位差的误差电压，数字鉴相器输出两信号相位差的脉冲信号。
环路滤波器是一个低通滤波器，它滤除相差信号中的高频成分和噪声后，得到压控电压，以保证环路所要求的性能，增加环路的稳定性。
3VCO锁相电路
实验三VCO锁相环电路1一、实验目的：1、掌握VCO压控振荡器的基本工作原理，加深对基本锁相环工作原理的理解。
2、熟悉锁相环数字频率合成器的电路组成与工作原理。
3、掌握锁相环的基本原理4、掌握锁相式数字频率合成器的设计二、实验电路工作原理：锁相环是无线电发射中使用频率较为稳定的一种方法，主要有VCO（压控振荡器）和PLL集成电路，压控振荡器给出一个信号，一部分作为输出，另一部分通过分频与PLL 集成电路所产生的本振信号作相位比较，为了保持频率不变，就要求相位差不发生改变，如果有相位差的变化，则PLL集成电路的电压输出端的电压发生变化去控制VCO，直到相位差恢复，图3-1 VCO电路原理图达到锁频的目的，能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。
VCO电路原理图如图3-1所示。
1、4046锁相环芯片介绍4046锁相环的功能框图如图2所示，外线排列管脚功能简要介绍：第1引脚（PD03）：相位比较器2输出的相位差信号，为上升沿控制逻辑。
第2引脚（PD01）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性，为PD01=PD11 PD12第3引脚（PD12）：相位比较器输入信号，通常PD为来自VCO参考信号。
第4引脚（VCO0）：压控振荡器的输出信号。
第5引脚（INH）：控制信号输入，若INH为低电平，则允许VCO工作和源极跟随器输出：若INH为高电平，则相反，电路将处于功耗状态。
第6引脚（CI）：与第7引脚之间接一电容，以控制VCO的振荡频率。
第7引脚（CI）：与第6引脚之间接一电容，以控制VCO的振荡频率。
第8引脚（GND）：接地。
第9引脚（VCO1）：压控振荡器的输入信号。
2第10引脚（SF0）：源极跟随器输出。
第11引脚（R1）：外接电阻至地，分别控制VCO的最高和最低振荡频率。
第12引脚（R2）：外接电阻至地，分别控制VCO的最高和最低振荡频率。
第13引脚（PD02）：相位比较器输出的三态相位差，它采用PD11、PD12上升沿控制逻辑。
基于MATLAB数字锁相环仿真设计
本科生毕业设计（申请学士学位）论文题目基于Matlab的数字锁相环的仿真设计作者专业名称电子信息工程指导教师2014年5月学生：（签字）学号：答辩日期：2014 年 5 月24 日指导教师：（签字）目录摘要 (1)Abstract (1)1 绪论 (2)1.1 本文研究背景 (2)1.2 本文研究意义 (2)1.3 锁相环和仿真方式 (2)1.3.1 锁相环 (2) (2)3 2 模拟锁相环Matlab仿真 (3)2.1 模拟锁相环方案 (3)2.1.1 模拟鉴相器 (3)2.1.2 模拟低通滤波器 (6)2.1.3 模拟压控振荡器 (7)2.2 模拟锁相环仿真 (8)2.3 本章小结 (9)3 数字锁相环Matlab仿真 (10)3.1 数字锁相环方案 (10)3.1.1 数字鉴相器 (10)3.1.2 数字滤波器 (12)3.1.3 数字压控振荡器 (13)3.2 数字锁相环仿真 (14)3.3 本章小结 (15)4 总结与展望 (15)参考文献 (16)致 (18)基于Matlab的数字锁相环的仿真设计摘要：锁相环是一种能够自动跟踪信号相位并达到锁频目的的闭环负反馈系统。
数字锁相环在无线电领域得到较广泛的应用和发展。
而且已经成为雷达、通信、导航等各类电子信号产品不可替代的元器件之一。
锁相环的窄带跟踪性能使其得到较广泛应用。
因为锁相技术在实际应用中较为复杂，所以锁相环的设计通常采用仿真设计这种方式。
本次设计采用Matlab这一软件进行辅助仿真设计，完全能达到设计预期的目标。
Matlab中的Simulink仿真软件,具有很强的灵活性和直观性。
本次设计所采用的方法是在simulink中搭建模拟锁相的模型，并对模拟锁相环的组成、结构、设计进行不断的分析和改进。
然后根据模拟锁相环的原理进行改进，并搭建数字锁相环。
关键词：锁相环；自动跟踪；matlab；simulinkSimulative design of digital phase-locked loop based onMatlabAbstract:PLL is the automatic tracking system of close loop atracking signal phase. It is widely used in various fields of radio. It has become an irreplaceable part of radar, communication, navigation and all kinds of electronicsignal device. PLL is able to be widely used. Because, it has unique narrow-band tracking performance. However, because of the complexity of phase lock technique, for the design of PLL have brought great difficulty. This design uses Matlab, the simulative software for design assistance, can completely meet the design expectations. Simulink simulative software on Matlab, has strong flexibility and intuitive. Methods used by this project is to build the analog phase locked in the Simulink model, and the composition, structure, design of analog phase-locked loop of continuous improvement and analysis. It improved according to the principle of analog PLL, build digital phase-locked loop in Simulink, and then reach the simulation design of digitalphase-locked loop based on Matlab the design objective .Key words: PLL, Automatic tracking, Matlab, simulink1 绪论1.1 本文研究背景19世纪30年代法国H.de Bellescize首次提出同步检波这一概念，并且设计出锁相环电路这一划时代的研究成果[1]。
实验报告
实验1 单调谐回路谐振放大器实验步骤1．单调谐回路谐振放大器幅频特性测量测量幅频特性通常有两种方法，即扫频法和点测法。
扫频法简单直观，可直接观察到单调谐放大特性曲线，但需要扫频仪。
本实验采用点测法，即保持输入信号幅度不变，改变输入信号的频率，测出与频率相对应的单调谐回路揩振放大器的输出电压幅度，然后画出频率与幅度的关系曲线，该曲线即为单调谐回路谐振放大器的幅频特性。
步骤如下：（1）1K02置“off“位，即断开集电极电阻1R3，调整1W01使1Q01的基极直流电压为2.5V左右，这样放大器工作于放大状态。
高频信号源输出连接到单调谐放大器的输入端（1P01）。
示波器CH1接放大器的输入端1TP01，示波器CH2接单调谐放大器的输出端1TP02，调整高频信号源频率为6.3MHZ （用频率计测量），高频信号源输出幅度（峰——峰值）为200mv （示波器CH1监测）。
调整单调谐放大器的电容1C2，使放大器的输出为最大值（示波器CH2监测）。
此时回路谐振于6.3MHZ。
比较此时输入输出幅度大小，并算出放大倍数。
（2）按照表1-2改变高频信号源的频率（用频率计测量），保持高频信号源输出幅度为200mv（示波器CH1监视），从示波器CH2上读出与频率相对应的单调谐放大器的电压幅值，并把数据填入表1-2。
表1-2（3）以横轴为频率，纵轴为电压幅值，按照表1-2，画出单调谐放大器的幅频特性曲线。
3．观察静态工作点对单调谐放大器幅频特性的影响。
顺时针调整1W 01（此时1W 01阻值增大），使1Q 01基极直流电压为1.5V ，从而改变静态工作点。
按照上述幅频特性的测量方法，测出幅频特性曲线。
逆时针调整1W 01（此时1W 01阻值减小），使1Q 01基极直流电压为5V ，重新测出幅频特性曲线。
可以发现：当1W 01加大时，由于I CQ 减小，幅频特性幅值会减小，同时曲线变“瘦”（带宽减小）；而当1W 01减小时，由于I CQ 加大，幅频特性幅值会加大，同时曲线变“胖”（带宽加大）。