实验报告一 模拟锁相环模块
模拟锁相环实验报告
模拟锁相环实验报告锁相环（PLL）是一种常见的控制系统，它可以将输入信号的频率和相位与参考信号匹配，从而实现精确的信号同步和频率锁定。
本次实验旨在通过模拟锁相环的实验，了解PLL的基本原理和实现方式，并探究其在频率合成和时钟恢复等应用中的优势和局限性。
一、实验原理1.1 PLL的基本原理PLL由相频比较器、环形控制器、振荡器和分频器等组成。
其基本原理如下：（1）将参考信号和输出信号输入相频比较器，得到误差信号；（2）将误差信号输入环形控制器，控制其输出的控制电压；（3）将控制电压输入振荡器，控制其输出的频率和相位；（4）将振荡器的输出信号通过分频器分频后反馈给相频比较器，形成闭环控制。
通过不断比较和修正，PLL可以使输出信号的频率和相位与参考信号匹配，从而实现锁定。
1.2 实验器材本次实验采用的器材如下：信号发生器、示波器、多路开关、振荡器、计数器等。
1.3 实验步骤（1）将信号发生器产生的正弦波信号作为参考信号，通过示波器观测其频率和相位；（2）将信号发生器产生的方波信号作为输入信号，通过多路开关控制输入信号的频率和幅值；（3）将输入信号和参考信号输入相频比较器，得到误差信号；（4）将误差信号输入环形控制器，控制其输出的控制电压；（5）将控制电压输入振荡器，控制其输出的频率和相位；（6）将振荡器的输出信号通过分频器分频后反馈给相频比较器，形成闭环控制；（7）通过计数器观测输出信号的频率和相位，调整环形控制器的参数，使输出信号与参考信号匹配。
二、实验结果在实验过程中，我们先设置参考信号的频率为1KHz，通过示波器观测其频率和相位，然后将信号发生器产生的方波信号作为输入信号，进行频率和幅值的调节，使其与参考信号匹配。
在调节的过程中，我们观测到输出信号的频率和相位逐渐趋近于参考信号的频率和相位，最终实现了同步锁定。
然后，我们进一步测试了PLL在频率合成和时钟恢复等应用中的性能。
我们将输入信号的频率和幅值进行变化，观测输出信号的变化情况。
实验八 模拟锁相环应用实验
实验八模拟锁相环应用实验一、实验目的1、掌握模拟锁相环的组成及工作原理。
2、学习用集成锁相环构成锁相解调电路。
3、学习用集成锁相环构成锁相倍频电路。
二、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。
锁相环由三部分组成，如图8-1所示。
图8-1锁相环组成方框图它包含压控振荡器（vco），鉴相器（pd）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为v i（t），输出信号为v o（t），反馈至输入端。
下面逐一说明基本部件的作用。
1）压控振荡器（VCO）VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。
2）鉴相器（PD）PD是一相位比较装置，用来检测输出信号v o（t）与输入信号v i（t）之间的相位差θe（t），并把θe（t）转化为电压v d（t）输出，v d（t）称为误差电压，通常v d（t）为一直流量或一低频交流量。
3）环路滤波器（LF）LF为一低通滤波电路，其作用是滤除因PD的非线性而在v d（t）中产生的无用的组合频率分量及干扰，产生一个只反映θe（t）大小的控制信号v c（t）。
按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使v o（t）与v i（t）的相位差θe（t），发生变化，该相位差经过PD转换成误差电压v d（t），此误差电压经LF滤波后得到v c（t），由v c（t）去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。
环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即v d（t）∝θe（t）因此在锁定状态，θe（t）不可能为0，换言之在锁定状态v o（t）与v i（t）仍存在相位差。
锁相环实验报告
锁相环实验报告
《锁相环实验报告》
锁相环是一种常见的控制系统，广泛应用于通信、电力、自动控制等领域。
本
实验旨在通过搭建锁相环系统，验证其在信号同步和抑制噪声方面的性能。
实验设备包括信号发生器、锁相环模块、示波器等。
首先，我们将信号发生器
产生一个正弦波信号作为输入信号，然后将其输入到锁相环模块中。
锁相环模
块通过比较输入信号和反馈信号的相位差，控制其输出信号与输入信号同步。
最后，我们使用示波器观察输入信号、锁相环输出信号和反馈信号的波形，并
分析它们之间的相位关系和噪声抑制效果。
实验结果表明，锁相环系统能够有效地实现输入信号和输出信号的同步，且具
有良好的抑制噪声能力。
当输入信号频率发生变化时，锁相环系统能够迅速跟
随并调整输出信号，保持同步状态。
同时，锁相环系统还能够抑制输入信号中
的噪声，输出信号的波形更加稳定。
通过本次实验，我们深入了解了锁相环系统的工作原理和性能特点，为其在实
际应用中提供了有力的支持。
锁相环系统的同步性能和噪声抑制能力对于通信、电力系统等领域具有重要意义，本实验结果对于相关领域的研究和应用具有一
定的参考价值。
锁相环实验报告
锁相环实验报告锁相环实验报告一、实验目的本次实验的目的是了解锁相环（PLL）的原理和应用，掌握PLL电路的设计和调试方法，以及了解PLL在通信系统中的应用。
二、实验原理1. PLL原理锁相环是一种基于反馈控制的电路，由比例积分环节、相位检测器、低通滤波器和振荡器等组成。
其基本原理是将输入信号与参考信号进行比较，并通过反馈调整振荡频率，使得输入信号与参考信号同步。
2. PLL应用PLL广泛应用于通信系统中，如频率合成器、时钟恢复器、数字调制解调器等。
三、实验设备和材料1. 实验仪器：示波器、函数发生器等。
2. 实验元件：电阻、电容等。
四、实验步骤1. 搭建PLL电路并连接到示波器上。
2. 调节函数发生器输出正弦波作为参考信号，并将其输入到PLL电路中。
同时，在函数发生器上设置另一个正弦波作为输入信号，并将其连接到PLL电路中。
3. 调节PLL参数，包括比例积分系数和低通滤波器截止频率等，使得输入信号与参考信号同步。
4. 观察示波器上的输出波形，记录下PLL参数的取值。
五、实验结果与分析1. 实验结果通过调节PLL参数，成功实现了输入信号与参考信号的同步，并在示波器上观察到了稳定的输出波形。
记录下了PLL参数的取值，如比例积分系数和低通滤波器截止频率等。
2. 实验分析通过本次实验，我们深入了解了锁相环的原理和应用，并掌握了PLL电路的设计和调试方法。
同时，我们也了解到PLL在通信系统中的重要作用，如时钟恢复、数字调制解调等。
六、实验结论本次实验成功地实现了输入信号与参考信号的同步，并掌握了PLL电路的设计和调试方法。
同时也加深对于PLL在通信系统中应用的认识。
七、实验注意事项1. 在搭建电路时应注意接线正确性。
2. 在调节PLL参数时应注意逐步调整，避免过度调整导致系统失控。
3. 在观察示波器输出波形时应注意放大倍数和时间基准设置。
锁相实验报告
实验一集成压控振荡器构成的频率调制器1.1 实验目的1.进一步了解压控振荡器和用它构成频率调制的原理2.掌握集成电路频率调制器的工作原理。
1.2 预习要求1.查阅有关集成电路压控振荡器资料。
2.认真阅读指导书，了解566(VCO的单片集成电路)的内部电路及原理。
3.搞清566外接元件的作用。
4、弄懂实验原理与实验步骤。
5、写好预习报告。
1.3 实验仪器设备1. 双踪示波器，≥60MHz，1台，可用一般示波器。
2. 频率计，测量范围≥10MHz，分辨率≤1Hz，1台（也可使用示波器）。
3. 高频信号发生器，≥60MHz，1台。
4. 电容表，测量范围10pF~1µF。
5. 万用表，MF-47或其他，1块（也可使用示波器）。
6. 实验电路板及相应元器件，按电路图配置，1套。
1.4 实验原理1、566(VCO的单片集成电路)的电路组成及工作原理566采用的是积分施密特触发器型的压控振荡器，其原理电路如图15.6.1所示，电路由恒流源控制电路(I O)、积分器(T1、T2、T3、D1、D2、C T) 和施密特触发器三部分组成。
施密特触发器的输入输出信号关系如图15.6.2所示。
E C施密特触发器的正向触发电平定义为U SP ，反向触发电平定义为U SM ，当电容C T 充电使其电压上升至U SP ，此时施密特触发器翻转，输出为高电平，从而使内部的控制电压形成电路的输出电压，该电压u 0为高电平；当电容C T 放电时，其电压下降，降至U SM 时施密特触发器再次翻转，输出为低电平从而使u 0也变为低电平。
用u 0的高、低电平控制三极管T 3的通断，也控制了二极管D 1、D 2即S 1和S 2两开关的）闭合与断开。
u 0为低电平时T 3截止，T 1、T 2也截止，二极管D 1截止，D 2加正端高电位，负极低电位导通，这时I 0全部给电容C T 充电，使电容上的电位上升，由于I 0为恒流源，电容电位线性斜升，升至U SP 时u 0跳变为高电平，u 0高电平时控制T 3、T 1、T 2导通，T 1的集电极为低电位，T 2的集电极也是充放电电容电位为高电位，此时D 1导通，D 2截止，恒流源I 0全部流经D 1、T 1到T 3入地，因T 2与T 1同时导通，当两管参数对称时，I B1=I B2，I C1=I C2=I 0，T 2的电流由C T 放电电流提供，因此电容电位线性斜降，降至U SM 时u 0跳变为低电平，如此周而复始循环下去。
模拟锁相环实验实验报告参考模板
实验十四模拟锁相环实验一、实验目的1、了解用锁相环构成的调频波解调原理。
2、学习用集成锁相环构成的锁相解调电路。
二、实验内容1、掌握锁相环锁相原理。
2、掌握同步带和捕捉带的测量。
三、实验仪器1、1号模块 1块2、6号模块 1块3、5号模块 1块4、双踪示波器 1台四、锁相环的构成及工作原理1、锁相环路的基本组成锁相环由三部分组成，如图14-1所示，它由相位比较器PD、低通滤波器LF、压控振荡器VCO三个部分组成一个闭合环路，输入信号为V i(t),输出信号为V0(t),反馈至输入端。
下面逐一说明基本部件的作用。
图14-1 锁相环组成框图一、压控振荡器（VCO）VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压－频率变换器，实际上还有一种电流－频率变换器，但习惯上仍称为压控振荡器。
二、鉴相器（PD ）PD 是一个相位比较装置，用来检测输出信号V 0(t)与输入信号V i (t)之间的相位差θe (t)，并把θe (t)转化为电压V d (t)输出，V d (t)称为误差电压，通常V d (t)作为一直流分量或一低频交流量。
三、环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在V d (t)中产生的无用的组合频率分量及干扰，产生一个只反映θe (t)大小的控制信号V e (t)。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使V 0(t)与V i (t)的相位差θe (t)发生变化，该相位差经过PD 转换成误差电压V d (t)，此误差电压经LF 滤波后得到V c (t)，由V c (t)去改变VCO 的振荡频率使趋近于输入信号的频率，最后达到相等。
环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即)()(t t V e d θ∝因此在锁定状态，θe (t)不可能为零，换言之在锁定状态V 0(t)与V i (t)仍存在相位差。
Systemviem仿真数字锁相环试验说明 一 试验要求： 1 用systemview
Systemviem 仿真数字锁相环试验说明一. 试验要求：1. 用systemview 设计并仿真一个完整的数字锁相环电路。
2. 试验条件设定信号速率 10Hz系统采样时钟设定：100Hz 2. 要求：捕捉时间（即达到锁定状态所需时间）< 1s 同步之后的抖动每秒钟小于1次 频率的捕捉范围在正负0.5Hz 相位的捕捉范围不小于2/π±同步后的相位偏差小于5/π±，即1/10周期的最大偏差范围 3. 实验报告要求写出设计思路和电路图，给出简短说明（即证明为什么你所设计的锁相环可以进行捕获和跟踪）。
对试验结果进行分析，成功和不成功的因素，为什么。
希望写出对本次试验的意见和改进建议。
或者有好的试验或电路的设计思路，都可以写在实验报告中，作为我们今后工作的参考。
对于作者将考虑适当的加分。
谢谢大家。
二. 试验注意事项1. 在实验之前先进行逻辑的设计，仿真只是一种验证设计正确与否的手段，重点还在于人的因素—设计。
2. 试验前注意将试验中可能用到的基本元件做出规划，参考下面的说明加以熟悉。
3. 试验后将试验结果保存并且完成试验报告4. 尽量独立完成仿真试验。
三. 试验中用到的systemview 元件的简要参考以下是一些在实验中可能用到的元件的简要说明，方便大家查找和使用。
1. 信号发生元件库以下元件位于source 库中脉冲串：可以用来产生周期性方波伪随机序列发生器可以产生随机码，用来进解码的时候清除的判定是否正确解码，或是在扩频通信的仿真中用来产生PN码。
2. 算子库该元件库中有最多的常用器件，如：各种滤波器，积分器，微分器，增益放大器，各种逻辑控制。
采样控制器。
FFT变换等等。
我们一般的仿真所需的大部分功能器件在其中都可以找到。
采样器：该器件的作用是完成模拟信号到数字信号的变换中的采样部分的功能。
可以方便的设定采样率和输出形式。
逻辑异或：是这次试验鉴相器部分必须的基本器件，功能与一般的数字逻辑设计中的逻辑异或器件没有区别积分器：在通讯仿真库和算子库中都有积分器。
实验八 模拟锁相环应用实验
实验八模拟锁相环应用实验一、实验目的1、掌握模拟锁相环的组成及工作原理。
2、学习用集成锁相环构成锁相解调电路。
3、学习用集成锁相环构成锁相倍频电路。
二、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路，但它的基本原理是利用相位误差电压去消除频率误差，所以当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，从而实现无频差的频率跟踪和相位跟踪。
锁相环由三部分组成，如图8-1所示。
图8-1 锁相环组成方框图它包含压控振荡器（vco），鉴相器（pd）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为v i（t），输出信号为v o（t），反馈至输入端。
下面逐一说明基本部件的作用。
1）压控振荡器（VCO）VCO是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO上的电压，故称为压控振荡器，也就是一个电压一频率变换器，实际上还有一种电流一频率变换器，但习惯上仍称为压控振荡器。
2）鉴相器（PD）PD是一相位比较装置，用来检测输出信号v o（t）与输入信号v i（t）之间的相位差θe（t），并把θe（t）转化为电压v d（t）输出，v d（t）称为误差电压，通常v d（t）为一直流量或一低频交流量。
3）环路滤波器（LF）LF为一低通滤波电路，其作用是滤除因PD的非线性而在v d（t）中产生的无用的组合频率分量及干扰，产生一个只反映θe（t）大小的控制信号v c（t）。
按照反馈控制原理，如果由于某种原因使VCO的频率发生变化使得与输入频率不相等，这必将使v o（t）与v i（t）的相位差θe（t），发生变化，该相位差经过PD转换成误差电压v d（t），此误差电压经LF滤波后得到v c（t），由v c（t）去改变VCO的振荡频率使趋近于输入信号的频率，最后达到相等。
环路达到最后的这种状态就称为锁定状态，当然由于控制信号正比于相位差，即v d（t）∝θe（t）因此在锁定状态，θe（t）不可能为0，换言之在锁定状态v o（t）与v i（t）仍存在相位差。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
模拟锁相环模块
信息工程学院08级电子班安艳芳0839107
一、实验目的
1、熟悉模拟锁相环的基本工作原理
2、掌握模拟字锁相环的基本参数及设计
二、实验仪器
JH5001通信原理综合实验系统（一台）、20MHz双踪示波器（一台）、函数信号发生器（一台）
三、实验原理和电路说明
锁相的重要性：在电信网中，同步是一个十分重要的概念。
其最终目的使本地终端时钟源锁定在另一个参考时钟源上。
同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一在系统工作中模拟锁相环将接收端的256KHz时钟锁在发端的256KHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。
该模块主要由模拟锁相环UP01（MC4046）、数字分频器UP02（74LS161）、D触发器UP04（74LS74）、环路滤波器和由运放UP03（TEL2702）及阻容器件构成的输入带通滤波器（中心频率：256KHz）组成。
因来自发端信道的HDB3码为归零码，归零码中含有256KHz时钟分量，经UP03B构成中心频率为256KHz 有源带通滤波器后，滤出256KHz时钟信号，该信号再通过UP03A放大，然后经UP04A和UP04B两个除二分频器（共四分频）变为64KHz信号，进入UP01鉴相输入A脚；VCO输出的512KHz输出信号经UP02进行八分频变为64KHz信号，送入UP01的鉴相输入B脚。
经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端；WP01可以改变模拟锁相环的环路参数。
正常时，VCO 锁定在外来的256KHz频率上。
模拟锁相环模块各跳线开关功能如下：
1、跳线开关KP01用于选择UP01的鉴相输出。
当KP01设置于1_2时（左端），环路锁定时TPP03、
TPP05输出信号将存在一定相差；当KP01设置于2_3时（右端），选择三态门鉴相输出，环路锁定时TPP03、TPP05输出信号将不存在相差。
2、跳线开关KP021是用于选择输入锁相信号：当KP021置于1_2时，输入信号来自HDB3编码模块
的HDB3码信号；当KP021置于2_3时，选择外部的测试信号（J007输入），此信号用于测量该模拟锁相环模块的性能。
四、实验内容
准备工作：将输入信号选择开关KP02设置在TEST位置，鉴相输出开关KP01设置在2_3位置
1.锁定状态观测
（1）用函数信号发生器从测试信号输入端口J007送入一个256 KHz的TTL方波信号。
用示波器同时测量鉴相器输入A、B脚的波形TPP03、TPP05的相位关系。
环路锁定该两信号将不存在相差。
实验结果及分析：
a). 实验观察的波形图：
b)实验分析：由上图可以看到，测试信号（图中1路信号）和经过锁相环后的输出信号（图中2路信号）的相位相同，即输出信号的相位变化是随着输入信号的相位变化而变化，两路信号同相，即不存在相位差。
这是因为KP01设置于2_3（右端），说明选择的是三态门鉴相输出环路锁定时TPP03、TPP05输出信号将不存在相差。
（2）将鉴相输出开关KP01设置在1_2位置，重复上述测量步骤。
环路锁定该两信号将存在相差。
实验结果及分析：
a). 实验观察的波形图：
b)实验分析：由上图可以看到，测试信号（图中1路信号）和经过锁相环后的输出信号（图中2
路信号）的相位不相同，即输出信号的相位与输入信号的相位有一定的偏差。
这是因为当KP01设置于1_2时（左端），选择异或门鉴相输出，环路锁定时TPP03、TPP05输出信号将存在一定相差。
2.环路锁定过程观测
用函数信号发生器从测试信号输入端口J007送入一个256KHz的TTL方波信号。
用示波器同时观测TPP03、TPP05的相位关系，测量时用TPP03同步；反复断开和接入测试信号，让锁相环进行重新锁定状态。
此时，观察它们的变化过程（锁相过程）。
观察结果：当断开测试信号时，两路没有出现锁定状态，当接入测试信号时，示波器上出现了两路稳定的波形，出现锁定状态。
3.锁定检测信号观测
将跳线器KP01设置在2_3位置（由端），用函数信号发生器产生一个256KHz的TTL信号送入数字数字信号测试端口J007，用示波器观测锁定检测点TPP07点的波形。
调整函数信号发生器输出频率使环路失锁和锁定，记录TPP07点的波形变化。
实验结果及分析：
a). 实验观察的波形图：
锁定波形图：
失锁波形图：
b)实验分析：由锁定波形图可以看出，实验输出的是某一高与零点并平行X轴的一条直线，此直线的最大值为4.64V。
由于此锁相环锁定时TPP07点输出的是高电平，所以，这种状态说明此时锁相环处于锁定状态。
此图中的直线上还存在一些毛刺，这是由于仪器或者外界干扰所造成的干扰信号。
由失锁图形看
以看到，此时的波形不在是高电平，而呈现出在某一电平段进行动态的跳动，此失锁图是截取某一时刻的静态图，这说明此时锁相环已经失锁。
4.同步带测量
（1）用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量J007、TPP04的相位关系，测量时用J007同步；正常时环路锁定，该两信号应为同步。
（2）缓慢增加函数信号发生器输出频率，直至J007、TPP04两点波形失步，记录下失步前的频率。
（3）调整函数信号发生器频率为256KHz，使环路锁定。
缓慢降低函数信号发生器输出频率，直至J007、TPP04两点波形失步，记录下失步前的频率。
（4）计算同步带。
实验现象及结果分析：
第（1）步观察的示波器上出现的两路信号的波形很稳定，这说明这两路信号此时已经同步；
第（2）步记录失步前的结果是303.17Hz；
第（3）步记录失步前的结果是144.29Hz；
所以，同步带为303.17-144.29=158.88Hz。
5.捕捉带测量
（1）用函数信号发生器产生一个256KHz的TTL信号送入数字信号测试端口J007。
用示波器同时测量J007、TPP04的相位关系，测量时用J007同步；正常时环路锁定，该两信号应为同步。
（2）增加函数信号发生器输出频率，使J007、TPP04两点波形失步；然后缓慢降低函数信号发生器输出频率，直至J007、TPP04两点波形同步。
记录下同步一刻的频率。
（3）降低函数信号发生器输出频率，使J007、TPP04两点波形失步；然后缓慢增加函数信号发生器输出频率，直至J007、TPP04两点波形同步。
记录下同步一刻的频率。
（4）计算捕捉带。
实验现象及结果分析：
第（1）步可以观察到示波器上出现两路稳定的波形，这说明两路信号已经同步；
第（2）步记录同步一刻的频率是301.14Hz；
第（3）步记录同步一刻的频率是146.77Hz；
所以，捕捉带为301.14-146.77=154.37Hz。
五、实验思考分析
1. 实验内容一验证了锁相环各跳线开关的功能，从而了解了锁相环的不同状态下的锁定情况，进而熟悉锁相环的工作原理。
2. 实验内容三是验证锁相环的工作情况，通过输出的电平来判断锁相环是否处于锁相。
3. 实验内容四和实验内容五是用两种不同方法来测量锁相环的频带。
有实验结果可以看出同步带和捕捉带有一定的偏差，同步带比捕捉带宽一些。
这是应为同步带的测量中在高低频率测量时分别在高低频率点出向外产生误差，总体误差是这两个误差之和。
而捕捉带的测量时，在高低频率点各自减小了对频率的误差，从而总体减小误差。
综上所述，捕捉带比同步带更加接近锁相环的频带宽度。
六、思考题
1、根据环路参数，解释为什么TPP04的波形存在抖动？
答：环路参数一般指环路滤波器的带宽等,一般来讲环路带宽越宽，输出信号抖动越大,环路越容易出现跳周。
VCO其作用就是用其误差电压控制鉴相器进行调整，输出信号总是处在调整当中，因此其输出信号就存在抖动。