构成时序逻辑电路的基本单元
第6章 时序逻辑电路
J 和 K 接为互反，相当于一个D触发器。时钟相连 是同步时序电路。
电路功能： 有下降沿到来时，所有Q端更新状态。
2、移位寄存器 在计算机系统中，经常要对数据进行串并转换，移 位寄存器可以方便地实现这种转换。
左移移位寄存器
•具有左右移位功能的双向移位寄存器
理解了前面的左移移位寄存器，对右移移位寄存器 也就理解了，因位左右本身就是相对的。实际上，左右 移位的区别在于：N触发器的D端是与 Q N+1相连，还是 与Q N-1相连。
第六章 时序逻辑电路
如前所述，时序逻辑电路的特点是 —— 任一时刻 的输出不仅与当前的输入有关，还与以前的状态有关。
时序电路以触发器作为基本单元，使用门电路加以 配合，完成特定的时序功能。所以说，时序电路是由组 合电路和触发器构成的。
与学习组合逻辑电路相类似，我们仍从分析现成电 路入手，然后进行时序逻辑电路的简单设计。
状态化简 、分配
用编码表示 给各个状态
选择触发器 的形式
确定各触发器 输入的连接及 输出电路
NO 是否最佳 ？
YES
设计完成
下面举例说明如何实现一个时序逻辑的设计：
书例7-9 一个串行输入序列的检测电路，要求当序
列连续出现 4 个“1”时，输出为 1，作为提示。其他情 况输出为 0。
如果不考虑优化、最佳，以我们现有的知识可以很
第二步： 状态简化
前面我们根据前三位可能的所有组合，设定了 8 个
状态A ~ H，其实仔细分析一下，根本用不了这么多状态。
我们可以从Z=1的可能性大小的角度，将状态简化为
4 个状态：
a
b
c
d
A 000
B 100
D 110
电子技术试题部分
电子技术试题部分（100分）一填空题（每空1分，共20分）1.PN结具有特性。
2.三极管具有放大作用的外部条件是，。
3.集成运放的输入级一般采用放大电路。
4.二进制数1100转换成十进制是。
5.JK触发器具有，，，四种功能。
6.利用半导体材料的某种敏感特性，如特性和特性，可以制成热敏电阻和光敏电阻。
7.画放大器直流通路时，视为开路，画交流通路时，耦合电容，旁路电容，直流电压视为。
8.功率管工作在甲乙类状态的目的是。
9.理想运放的输出电阻是，输入电阻是。
10.描述逻辑函数逻辑功能的方法一般有，，，。
二选择题（每小题4分，共40分）1.测得某PNP型三极管各极电位为：UB=-3V,UE=-4V,UC=-6V,则该管工作于（）A.放大状态B.饱和状态C.截止状态2.在NPN管组成的单管共射极放大电路中，输入信号为正弦波，输出电压出现顶部被削平的失真，这种失真是（）A.饱和失真B.截止失真C.频率失真3.抑制温漂（零漂）最常用的方法是（）电路。
A.差分B.正弦C.数字4.二极管加正向电压是，其正向电流（）。
A.较小B.较大C.微小5.逻辑功能是‘全1出0，有0出1’的逻辑门是（）A.与非门B.或非门C.非门6.8421BCD编码器的输入量有（）个，输出量有（）个。
A.4B.10C.87.同步RS触发器在CP=0期间，R=S=1时，触发器状态（）。
A.置0B.置1C.保持8.三极管是一种（）半导体器件。
A.电压控制B.电流控制C.功率控制9.JK触发器在J,K端同时输入高电平，则处于（）A.保持B.置0C.翻转10.下列集成电路不属于显示译码器的是（）A.74LS744511C.74LS147三判断题(每题1分，共10分)1.二极管加正向电压时一定导通。
（）2.在半波整流电路中，接入滤波电容时的输出电压平均值UL=U2。
（）3.只要在放大电路中引入反馈就一定能使其性能得到改善。
（）4.将JK触发器的J,K端连在一起作为输入，就构成了D触发器。
6时序逻辑电路微机原理课件
0001 0011 0110
1101 1010
经过4个移位脉冲后，串行输入的数据，并行输出。
串行 输出
Q
3
D
Q2 D
Q1 D
Q0 D
DI（1101）
Q
Q
Q
Q
CP
移位
设初态 Q3Q2Q1Q0 ＝ 0000
脉冲
Q3Q2Q1Q0 D3D2D1D0
D3 ＝ Q2 D2 ＝ Q1 D1 ＝ Q0
D0 ＝ DI
如何写状态转换表或图？
Q* Q
1
1
Q* 2
A
Q Q
1
2
A Q2 Q1 Q2* Q1* Y
00 0 0 1 0
YA Q 1Q 2A Q 1Q 2 0 0 1 1 0 0
Q2Q1
A 00 01 11 10
01 0 01 1
11 0 00 1
0 01/0 10/0 00/1 11/0
10 0 11 1
FF
FF
FF
FF 输出
输 并入－串出 入 多个输入端，一个输出端
输
出
FF
FF
FF
FF
输 并入－并出 入 多个输入端，多个输出端
1. 四位串入 - 串出的左移寄存器
D0 ＝ DI D1 ＝ Q0
D2 ＝ Q1 D3 ＝ Q2
并行输 出
串行
输出 DO
Q 3
D
清零 Q 脉冲 RD
CLR
Q2 D Q
Q1 D Q
右移寄存器：
D0 ＝ Q1
D1 ＝ Q2
D2 ＝ Q3
＝ D3
DIR
左移寄存器：
＝ D0
数字电子技术 判断题
二、判断题（将判断结果填入括号中。
正确的填“√”，错误的填“×”。
每题2.0分）（）1、数字电路又称为开关电路、逻辑电路。
答案：正确（）2、二极管、三极管、场效应管是常用的开关元件。
答案：正确（）3、最基本的逻辑关系是：与、或、非。
答案：正确（）4、高电平用0表示，低电平用1表示，称为正逻辑。
答案：错误（）5、TTL型门电路比CMS型门电路开关速度快。
答案：正确（）6、逻辑表达式是逻辑函数常用的表示方法。
答案：正确（）7、用真值表表示逻辑函数，缺乏直观性。
答案：错误（）8、逻辑图是最接近实际的电路图。
答案：正确（）9、由真值表得到的逻辑函数一般都要经过化简。
答案：正确（）10、组合电路的特点是：任意时刻的输出与电路的原状态有关。
答案：错误（）11、1+A＝1答案：正确（）12、AB+A＝A答案：正确（）13、将实际问题转换成逻辑问题第一步是要先写出逻辑函数表达式。
答案：错误（）14、全加器是一个只能实现本位两个进制数相加的逻辑电路。
答案：错误（）15、字符显示器一般由八段发光二极管构成。
答案：错误（）16、组合逻辑电路有若干个输入端，只有一个输出端。
答案：错误（）17、组合逻辑电路任意时刻的稳定输出只由该时刻的输入信号取值组合决定，而与原电路状态无关。
答案：正确（）18、JK触发器是一种全功能的触发器。
答案：正确（）19、D触发器有两个输入端，两个输出端。
答案：错误（）20、时序逻辑电路的输出与电路的原状态无关。
答案：错误（）21、触发器是构成时序逻辑电路的基本单元。
答案：正确（ ）22、组合逻辑电路中一般应有JK 触发器。
答案：错误（ ）23、二进制编码器是将输入信号编成十进制数字的逻辑电路。
答案：错误（ ）24、组合逻辑电路一般由各种门电路组成。
答案：正确（ ）25、时序逻辑电路分析的关键是求出状态方程和状态转换真值表，才可画出时序图。
答案：正确（ ）26、同步计数器中，各触发器受不同时钟脉冲控制。
第六章 时序电路
二、时序逻辑电路的分类：
按 动 作 特 点 可 分 为
同步时序逻辑电路
所有触发器状态的变化都是在 同一时钟信号操作下同时发生。
异步时序逻辑电路
触发器状态的变化不是同时发生。
按 输 出 特 点 可 分 为
米利型时序逻辑电路(Mealy)
输出不仅取决于存储电路的状态，而且还 决定于电路当前的输入。
Q2 Q1 Q0
/Y
/0 /0 000→001→011 /1↑ ↓/0
CP Q0 010 Q1 Q2 Y
/0 101 /1 (b) 无效循环
100←110←111 /0 /0 (a) 有效循环
有效循环的6个状态分别是0～5这6个十进制数
字的格雷码，并且在时钟脉冲CP的作用下，这6个
状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法 计数器。当对第6个脉冲计数时，计数器又重新从 000开始计数，并产生输出Y
Q=0时
LED亮
RD Q0 Q1 D1 Q2 D2 D3 Q3 S1
DIR D0 D1D2D3S0 DIL CLK +5V
74LS194
DIR D0
S0 DIL CLK +5V
清0按键 1秒
S1=0,S0=1
CLK 右移控制
本节小结：
寄存器是用来存放二进制数据或代
码的电路，是一种基本时序电路。任何
画状态转换图
Q3Q2Q1 /Y
000
/1 /1 111
/0
001
/0
010
/0
011 /0
武汉理工大学计算机科学数字逻辑期末考试平时作业试卷
一、多选(共计10分,每题2.5分,每题答案完全一样得满分,少选、多选、错选均不得分。
)1、逻辑项AB的相邻项有______。
A. ABCDB.C. ABD.错误:【A;C】2、在下图所示电路中，电路______的输出为高电平。
A.B.C.D.错误:【A;B;D】3、下面逻辑式中，正确的是______。
A. A+BD+CDE++DB. AC. A⊙B⊙C⊙D⊙ED. ABCD+=1错误:【A;B;C】4、两输入与非门输出为0时，输入应满足______。
A. 两个同时为1B. 两个同时为0C. 两个互为相反D. 两个中至少有一个为0错误:【A】二、判断(共计12.5分,每题2.5分)5、若（A，B）为相容状态时，（B，C）也为相容状态对，则（A，B，C，）构成一个相容类。
（）A. 正确B. 错误错误:【B】6、一个74LS00芯片可以构成一个或门。
A. 正确B. 错误错误:【A】7、时序逻辑电路均包含有触发器。
（）A. 正确B. 错误错误:【B】8、PROM与PLA的主要区别为PROM只能改写一次，而PROM可以改写多次。
A. 正确B. 错误错误:【B】9、奇校验能查出奇数个错。
A. 正确B. 错误错误:【A】三、单选(共计77.5分,每题2.5分)10、下列逻辑功能器件中______是译码器。
A. 74LS00B. 74LS48C. 74LS138D. 74LS151错误:【C】11、在下图所示电路中，电路______的输出不为高电平。
A.B.C.D.错误:【C】12、二进制码1000的格雷码是______。
A. 1111B. 1000C. 1100D. 1001错误:【C】13、根据给定的真值表判断F表示的门电路为：______。
A. 与门B. 或门C. 与非门D. 或非门错误:【D】14、在情况______下，与非门的输出结果是逻辑0。
A. 输入全部为0B. 输入至少有一个0C. 输入仅有一个0D. 输入全部为1错误:【D】15、已知F（A，B，C）=∑m（3，5，6，7），则F‘=______。
第5章 触发器
山东大学(威海)机电与信息工程学院 邹晓玉 25
主从JK触发器特性表 CP J K Q Q* Q 0 1 0 0 1 1 1 0
功能 保持 保持 置0
× × × × 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1
根据特性表可写出Q*关于 J、K、Q的函数表达式， 并化简为最简形式，即特 性方程
山东大学(威海)机电与信息工程学院 邹晓玉 17
为适应单输入信号的需要，电平触发的SR触发器 可做成如下的电平触发的D触发器(D锁存器)：
电平触发D触发器的特性表
CP
0
D Q
× ×
Q*
Q
功 能
保持
1
1 1 1
0 0
0 1 1 0 1 1
0
0 1 1
置0
置1
CP高电平触发；CP=0时不动作； D=0时，触发器置0； D=1时，触发器置1。
山东大学(威海)机电与信息工程学院 邹晓玉 18
例：已知电平触发的SR触发器的输入信号波形，画出的输出 波形 。设触发器初始状态为0。 保持原态 使输出全为1 Reset Set
CP R
S Q
Q
山东大学(威海)机电与信息工程学院 邹晓玉 19
CP撤去后 状态不定
电平触发的触发器的空翻现象 电平触发的触发器在一个CP脉冲作用期间，出现两次或 两次以上翻转的现象称为空翻。 电平触发的SR触发器， CP=1期间，输入信号仍 直接控制触发器输出端 状态。 CP=1时，S、R状态多次 变化，触发器输出状态随 着变化，触发器的抗干扰 能力较差。
0
1
1
0
1
0
数电第六章时序逻辑电路
• 根据简化的状态转换图，对状态进行编码，画出编码形式 的状态图或状态表
• 选择触发器的类型和个数 • 求电路的输出方程及各触发器的驱动方程 • 画逻辑电路图，并检查电路的自启动能力 EWB
典型时序逻辑集成电路
• 寄存器和移位寄存器 – 寄存器 – 移位寄存器 –集成移位寄存器及其应用 • 计数器 – 计数器的定义和分类 – 常用集成计数器 • 74LVC161 • 74HC/HCT390 • 74HC/HCT4017 – 应用 • 计数器的级联 • 组成任意进制计数器 • 组成分频器 • 组成序列信号发生器和脉冲分配器
– 各触发器的特性方程组：Q n1 J Q n KQ n CP
2. 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组
n n FF0：Q0 1 Q 0 CP n n n FF1：Q1 1 A Q0 Q1 CP
同步时序逻辑电路分析举例(例6.2.2C)
分析时序逻辑电路的一般步骤
• 根据给定的时序电路图写方程式 – 各触发器的时钟信号CP的逻辑表达式(同步、异步之分) – 时序电路的输出方程组 – 各触发器的驱动（激励）方程组 • 将驱动方程组代入相应触发器的特性方程,求出各触发器 的次态方程,即时序电路的状态方程组 • 根据状态方程组和输出方程组,列出该时序电路的状态 表,画状态图或时序图 • 判断、总结该时序电路的逻辑功能
• 电路中存在反馈
驱动方程、激励方程: E F2 ( I , Q )
状态方程 : Q n1 F3 ( E , Q n ) • 电路状态由当前输入信号和前一时刻的状态共同决定
• 分为同步时序电路和异步时序电路两大类
什么是组合逻辑电路?
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
构成时序逻辑电路的基本单元
时序逻辑电路的基本单元有以下几种：
1. RS触发器：由两个反馈连接的逻辑门组成，可以实现存储和记忆功能。
它有两个输入端口：Set和Reset，以及两个输出端口：Q和Q’。
2. D触发器：由一个反馈连接的逻辑门和一个数据输入端口组成。
它有一个输入端口D，用来输入数据，一个时钟输入端口CLK，用来控制数据的存储和传输。
3. JK触发器：由两个输入端口J和K、一个时钟输入端口CLK和一个输出端口Q组成。
与RS触发器相比，JK触发器具有更多的操作模式，具有较好的灵活性。
4. T触发器：由一个输入端口T、一个时钟输入端口CLK和一个输出端口Q组成。
与JK触发器相比，T触发器的操作模式更简单，因为它只有一个输入端口。
5. 计数器：用于计数操作的电路，可以实现各种计数功能，如二进制计数、十进制计数等。
常见的计数器有二进制加法计数器和BCD计数器。
这些基本单元可以按照需要进行组合、串联和并联，构成复杂的时序逻辑电路。