第13章门电路和组合逻辑电路教材
逻辑门和组合逻辑电路知识培训教材
= AB +AB
2020/11/26
电工电子学B
(3) 列逻辑状态表
AB
Y
00 0 01 1 10 1
11 0
(4) 分析逻辑功能
Y= AB +AB
=A B
逻辑式
A
=1
Y
B
逻辑符号
输入相同输出为“0”，输入相异输出为 “1”，
称为“异或”逻辑关系。这种电路称“异或”
门。
2020/11/26
电工电子学B
由电子电路实现逻辑运算时，它的输入和输出 信号都是用电位（或称电平）的高低表示的。高电 平和低电平都不是一个固定的数值，而是有一定的 变化范围。
2020/11/26
电工电子学B
电平的高低
一般用“1”
UCC
和“0”两种
状态区别，若
规定高电平为
“1”，低电
平为“0”则
称为正逻辑。
ห้องสมุดไป่ตู้
反之则称为负 0V 逻辑。若无特
和 G2均需运行。
100
101
开工 “1”不开工 “0”1 1 0
111
运行 “1”不运行 “
0”
G1 G2
00 01
01 10 01 10 10 11
2020/11/26
电工电子学B
(2) 由状态表写出逻辑式
G1 ABC ABC ABC ABC
G2 A BC ABC ABC ABC
0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11
2020/11/26
电工电子学B
2. 或门电路
(1) 电路
03VV A
数字电路与逻辑设计(第三版)课件：组合逻辑电路
组合逻辑电路
54 系列和 74 系列具有相同的子系列，两个系列的参数 基本相同，主要在电源电压范围和工作环境温度范围上有所 不同， 54 系列适应的范围更大些，如表2-1 所示。不同子 系列在速度、功耗等参数上有所不同。 TTL 门电路采用 5V 电源供电。
组合逻辑电路
2. 1. 2 CMOS 门电路 CMOS 门电路由场效应管构成，它的特点是集成度高、
组合逻辑电路
图 2-2 标准 TTL 电路的输入/输出逻辑电平
组合逻辑电路
图 2-3 CMOS 电路的输入/输出逻辑电平 (a ) 5VCMOS 电路;( b ) 3. 3VCMOS 电路
组合逻辑电路
当输入电平在 U IL ( max ) 和 U IH ( min ) 之间时，逻辑电路 可能把它当作 0 ，也可能把它当作 1 ，而当逻辑电路因所接 负载过多等原因不能正常工作时，高电平输出可能低于 U OH (min ) ，低电平输出可能高于 U OL (max ) 。
图 2-5 TTL 驱动门与 CMOS 负载门的连接
组合逻辑电路
2. 2 组合逻辑电路
2. 2. 1 组合逻辑电路的特点 逻辑电路可以分为两大类:组合逻辑电路和时序逻辑电
路。组合逻辑电路是比较简单的一类逻辑电路，它具有以下 特点:
(1)从电路结构上看，不存在反馈，不包含记忆元件。 (2)从逻辑功能上看，任一时刻的输出仅仅与该时刻的 输入有关，与该时刻之前电路的状态无关。
组合逻辑电路
图 2-4 74LS 系列门电路的扇出系数和带负载能力 (a )低电平输出时;( b )高电平输出时
组合逻辑电路
4 )传输延时tP 传输延时tP指输入变化引起输出变化所需的时间，它是 衡量逻辑电路工作速度的重要指标。传输延时越短，工作速 度越快，工作频率越高。tPHL 指输出由高电平变为低电平时， 输入脉冲的指定参考点(一般为中点)到输出脉冲的相应指定 参考点的时间。 tPHL 指输出由低电平变为高电平时，输入 脉冲的指定参考点到输出脉冲的相应指定参考点的时间。标 准 TTL 系列门电路典型的传输延时为 11ns ;高速 TTL 系列 门电路典型的传输延时为3. 3ns 。 HCT 系列 CMOS 门电路 的传输延时为 7ns ; AC 系列 CMOS 门电路的传输延时为 5ns ; ALVC 系列 CMOS 门电路的传输延时为 3ns 。
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
门电路和组合逻辑电路
第９章门电路和组合逻辑电路数字电路一般可分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的特点是输出逻辑状态完全由当前输入状态决定。
门电路是组合逻辑电路的基本逻辑本章除介绍门电路外，将对组合逻辑电路的分析和设计方法，译码器、编码器、多路选择器等常用集成电路予以介绍。
９．１分立元件门电路在数字电路中，所谓“门”就是指实现基本逻辑关系的电路。
最基本的逻辑门是与门、或门和非门。
用基本的门电路可以构成复杂的逻辑电路，完成任何逻辑运算功能，这些逻辑电路是构成计算机及其他数字系统的重要基础。
逻辑门可以用电阻、电容、二极管、三极管等分立元件构成，这种门称为分立元件门。
９．１．１基本逻辑门电路１．与门实现与逻辑运算的电路称为与门，如图９－１（ａ）所示。
图９－１（ｂ）所示为与门的逻辑符号。
与门的状态真值表见表９－１。
表９－１与门的真值表２．或门实现或逻辑运算的电路称为或门，如图９－２（ａ）所示。
图９－２（ｂ）所示为或门的逻辑符号。
或门的状态真值表见表９－２。
表９－２或门的真值表３．非门实现非逻辑运算的电路称为非门，如图９－３（ａ）所示。
图９－３（ｂ）所示为非门的逻辑符号。
图９－３三极管非门电路和逻辑符号９．１．２复合逻辑门将与、或、非三种基本逻辑门适当组合可形成几种基本的复合逻辑门，实现这些逻辑关系的集成电路是最基本的逻辑元件。
常见的复合门有：１．与非门与非门电路相当于一个与门和一个非门的组合，可完成以下逻辑表达式的运算其特点是：仅当所有的输入端是高电平时，输出端才是低电平；只要输入端有低电平，输出必为高电平。
或以“有０出１，全１出０”助记。
与非门用图９－４（ａ）所示的逻辑符号表示。
２．或非门或非门电路相当于一个或门和一个非门的组合，可完成以下逻辑表达式的运算其特点是：仅当所有的输入端是低电平时，输出端才是高电平。
只要输入端有高电平，输出必为低电平。
或以“有１出０，全０出１”助记。
或非门用图９－４（ｂ）所示的逻辑符号表示。
一类称为模拟信号,它是指时间上和数值上的变化都是连续...新版158
hhjkl
14
门电路是实现一定逻辑关系的电路，是组成数字电路的 基本单元
高电平 正逻辑:
“1”
A
&
Y
低电平 “0” B
逻辑电平：高电平、低电平 一定电压范围（不是某固定值）
如：TTL电路：高电平额定值：3V（2—5V） 低电平额定值：0.3V（0—0.8V）
hhjkl
15
13.1.2 分立元件门电路简介
5V A D1
0V B D2
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
hhjkl
Y=A+B
A
≥1
Y
B
R
3kΩ
D1 D2
AB
截止 截止 0 0
截止 导通 0 1
导通 截止 1 0
导通 导通 1 1
Y
Y
0 1 1 1
17
3、三极管非门
A
Y
uA
U0
A
5V 0.3
（1）与非运算：逻辑表达式为： Y AB
A
BY
0
01
0
11
1
01
1
10
真值表
A
&
Y
B
与非门的逻辑符号
L= A+ B
（2）或非运算：逻辑表达式为： Y A B
A
BY
0
01
0
10
1
00
1
10
真值表
A
≥1
Y
B
或非门的逻辑符号
L= A+ B
hhjkl
12
组合逻辑电路
电工学
（四）、逻辑函数的化简
20
在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简式， 这是由于从最简与或表达式可以方便地转化为其它形式 的最简式。 在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简 式，这是由于从最简与或表达式可以方便地转化为其 它形式的最简式。 在对逻辑函数化简时，主要应用前面讨论的逻辑代 数的基本公式和运算规则。
电工学
15
A B
C
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
[例8-2] 已知输出逻辑函数F与输入逻辑变量A、B、C 的波形图如下图所示，试列出该函数的真值表，写出函 数表达式，画出逻辑图。
A B
C
16
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
解：①根据波形图求真值表
电工学
1
组合逻辑电路
第八章
本章开始我们将介绍数字电路，数字电路与模拟电路是不 同的，它的特点是，输入与输出信号在时间上和大小上都是不 连续的，电子器件工作在非线性状态，数字电路主要研究输出 与输入信号之间的逻辑关系，因此也将其称为逻辑电路。
第一节 逻辑运算与逻辑门
数字逻辑电路中的输入变量和输出变量之间是逻辑关系，因此 在分析与设计数字逻辑电路时，要用到逻辑运算。本节将讨论逻 辑运算的基本规则和定律以及常用的逻辑门。
（2）由真值表可以确定输入信号 在不同状态下输出函数的状态， 如果输入变量和输出函数的1状态 用高电平表示，0状态用低电平表 示，则可以画出输出与输入之间 的波形图（也叫时序图）。
0 0 0 1 1 1 1 0 1 1 0 0 1 1
《电工电子技术》——门电路及组合逻辑电路共65页
71、既然我已经踏上这条道路，那么，任何东西都不应妨碍我沿着这条路走下去。——康德 72、家庭成为快乐的种子在外也不致成为障碍物但在旅行之际却是夜间的伴侣。——西塞罗 73、坚持意志伟大的事业需要始终不渝的精神。——伏尔泰 74、路漫漫其修道远，吾将上下而求索。——屈原 75、内外相应，言行相称。——韩非
《电工电子技术》——门电路及组合逻 辑电路
56、极端的法规，就是极端的不公。 ——西 塞罗 57、法律一旦成为人们的需要，人们 就不再 配享受 自由了 。—— 毕达哥 拉斯 58、法律规定的惩罚不是为了私人的 利益， 而是为 了公共 的利益 ；一部 分靠有 害的强 制，一 部分靠 榜样的 效力。 ——格 老秀斯 59、假如没有法律他们会更快乐的话 ，那么 法律作 为一件 无用之 物自己 就会消 灭。— —洛克
电工大学课本目录
电工大学课本目录第1章电路概念与分析方法1电路和电路模型2 电路组成和作用3电路模型4 电流和电压的参考方向5 电流的参考方向6 电压的参考方向7 电功率8无源电路元件9 电阻元件10 电感元件11 电容元件12 有源电路元件13 独立电源14 两种电源模型等效变换15 受控电源16 基尔霍夫定律17 基尔霍夫电流定律18 基尔霍夫电压定律19支路电流法20 叠加原理21 结点电压法22 戴维南定理23 电路中电位的计算第2章电路的瞬态分析1 换路定则和初始值确定2 换路定则3 初始值确定4 —阶电路瞬态过程分析方法5 经典法6 三要素法7 —阶电路瞬态过程的三种响应8 —阶电路的脉冲响应9 徽分电路10 积分电路第3章正弦交流电路1 正弦交流电压和电流2 频率3 有效值4 初相位5 正弦量的相量表示法6 单一元件正弦交流电路7 电阻元件交流电路8 电感元件交流电路9 电容元件交流电路10 RLC串联交流电路11 电压和电流的关系12 功率关系13 阻抗串联和并联14 阻抗串联15 阻抗并联16 电路中的谐振17 串联谐振18 并联谐振19 功率因数的提高20 提高功率因数的意义21 提高功率因数的措施22三相正弦交流电路23 三相电压24 三相电路中负载连接25 三相电路的功率.26 非正弦周期交流电路第4章半导体器件1 半导体基础知识2 本征半导体和掺杂半导体3 PN结4 半导体二极管5 基本结构6 伏安特性7 主要参数8 特殊二极管9 晶体管10 基本结构11 放大作用12 特性曲线13 主要参数14 场效应管15 基本结构16 工作原理17 特性曲线18 主要参数第5章基本放大电路1 共发射极放大电路2 电路组成和工作原理3 静态分析4 动态分析5 静态工作点的稳定.6 共集电极放大电路7 静态分析8 动态分析9 共集电极放大电路应用10 场效应管放大电路11 静态分析12 动态分析13 多级放大电路14 级间耦合15 分析计算16 差分放大电路17 静态分析18 动态分析19 输入和输出方式20 功率放大电路21 要求和特点22 OCL互补对称功率放大电路23 OTL互补对称功率放大电路第6章集成运算放大器与应用1 集成运算放大器简介2 组成原理3 主要参数4 传输特性和分析方法5 集成运算放大电路中的反馈6 反馈基本概念7 反馈类型和判断8 具体负反馈电路分析9 负反馈对放大电路性能影响10 集成运算放大器线性应用11 比例运算电路12 加法和减法运算电路13 积分和微分运算电路14 集成运算放大器非线性应用15 电压比较电路16 矩形波产生电路17 RC正弦波振荡电路18 运算放大器使用时应注意问题19 选件和调零20 消振和保护第7章直流稳压电源1 不可控整流电路2 滤波电路3 稳压电路4 简单稳压电路5 集成稳压电路6 开关稳压电路7 可控整流电路8 晶闸管9 可控整流电路第8章门电路与组合逻辑电路1 数字信号和数制2 数字信号3 数制4 逻辑门电路5 基本逻辑门电路6 TTL集成门电路7 CMOS集成门电路8 组合逻辑电路分析和设计9 逻辑代数基本定律10 逻辑函数表示方法11 逻辑函数化简12 组合逻辑电路分析13 组合逻辑电路设计14 集成组合逻辑电路15 加法器16 编码器17 译码器和数码显示18 半导体存储器和可编程逻辑器件19 只读存储器20 可编程只读存储器21 可编程逻辑阵列22 可编程阵列逻辑23 应用举例24 产品判别电路25 多路故障检测电路26 公用照明延时开关电路第9章触发器与时序逻辑电路1 双稳态触发器2 RS触发器3 JK触发器4 D触发器5 寄存器6 数码寄存器7 移位寄存器8 计数器9 异步二进制加法计数器10 同步十进制计数器11 集成计数器12 555定时器和应用13 555定时器14 555定时器组成单稳态触发器15 555定时器组成多谐振荡器16 应用举例17 4人抢答电路18 搅拌机故障报警电路19 8路彩灯控制电路第10章模拟量与数字量的转换1 D/A转换器2 T型电阻网络IDAC3 倒T型电阻网络DAC4 集成电路DAC5 A/D转换器6 数据采集系统7 多通道共享S/H和A/D系统8 多通道共享A/D系统9 多通道A/D系统第11章变压器与电动机1 磁路2 磁性材料的磁性能3 磁路分析方法4 变压器5 变压器工作原理6 变压器特性和额定参数7 特殊变压器8 三相异步电动机9 结构和原理10 电磁转矩和机械特性11 使用12 单相异步电动机13 直流电动机14 控制电动机15 交流伺服电动机16 步进电动机17 超声波电动机第12章电气自动控制技术1 常用控制电器2 低压开关3 熔断器4 自动空气断路器5 交流接触器6 热继电器7 时间继电器8 三相异步电动机基本控制电路9 直接启停和点动控制10 正反转和行程控制11 时间和顺序控制12 可编程序控制器13 组成和原理14 程序设计方法15 可编程序控制器应用举例16 三相异步电动机正反转控制17 三相异步电动机Y-Δ启动控制附录A 现代通信技术附录B 安全用电附录C 电工电子EDA仿真技术。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
学习要点逻辑门电路的逻辑符号及逻辑功能组合电路的分析方法和设计方法典型组合逻辑电路的功能13.1基本逻辑运算和基本逻辑门在逻辑运算中，最基本的逻辑运算有三种：与运算，或运算和非运算。
用来实现运算的电路，称为逻辑门，基本逻辑门有：与门。
或门和非门。
1. “与”门电路图示二极管“与”门电路，A,B,C是它的三个输入端，丫是输出端。
其图形符号如图。
o+U12VIA ----- M------ -------- YE ----- hi ---在采用正逻辑时，高电位（高电平）为“ T,低电位（低电平）为“ 0”。
“与” 逻辑关系可用下式表示：Y=A • C“与”门的输入端只要有一个为“ 0”，输出端就为“ 0”。
上图有三个输入端，输入信号有“ 1”和“0”两种状态，共有八种组合，因此可用下表列出八种组合，完整地表达所有可能的逻辑状态。
A B C Y00000010010001101000101011001111电路及其图形符号如果有一个以上的输入端为 入端全为“ 0”时，输出端 下式表示： &'Y=A+B+C3. “非”门电路 下图示的是晶体管“非”门电路及其图形符号。
截止, 器。
“非”13.22. “或”门电路 下图示是二极管“或”门I -U 12V“或”门的输入端只要有一个为“ 1”，输出端就为“1”。
“ 1”时，当然，输出端丫也为“ 1”。
只有当三个输 Y 才为“ 0”，此时三管都导通。
“或”逻辑关系可用“非”门电路只有一个输入端A.当A 为“ 1”(设其电位为3V )时，晶体管饱和，其集电极，即输出端丫为“0”(其电位在零伏附近)；当A 为“0”时，晶体管 输出端丫为“1”(其电位近似等于 %)。
所以“非”门电路也称为反相 逻辑关系可用下式表示： 丫二-组合逻辑电路的分析与设计1. 分析组合逻辑电路的步骤大致如下：(1) 由组合逻辑电路图逐级写出逻辑函数表达式。
(2) 应用卡诺图或公式法化简逻辑表达式。
(3) 由最简表达式列出真值表。
(4) 在真值表中分析逻辑功能。
2. 设计组合逻辑电路的步骤大致如下：(1)根据给的逻辑要求设定逻辑变量和逻辑函数以及它们的取值 1和0时所表 示的状态，建立真值表。
(2) 根据真值表，填好卡诺图，再用卡诺图化简逻辑函数，得最简(或最合理) 逻辑函数表达式(3) 根据设计要求，把逻辑函数表达式转换成适当的形式。
(4) 根据最终得出的逻辑函数表达式画出逻辑电路图。
13.3半加器在数学系统中，二进制加法器是它的基本部件之一。
半加器(半加就是只求本位的和，暂不管低位送来的进位数)的逻辑状态表其中，A和B是相加的两个数，S是半加和数，C是进位数。
由逻辑状态表可写出逻辑式：一山—由逻辑式就可画出逻辑图，如下图（a）和（b）所示，由一个“异或“门和一个”与“门组成。
半加器是一种组合逻辑电路，其图形符号如下图（c）所示。
I ------------------------------------------------------- -------- 1◎（b）⑹13.4全加器当多位数相加时，半加器可用于最低位求和，并给出进位数。
第二位的相加有两个待加数厂和〔，还有一个来自前面低位送来的进位数.这三个数相加,得出本位和数（全加和数） -和进位数〔这种就是“全加“，下表为全加器的逻辑状态表。
r co— 1 1w WcoIICIn r厂* nXI11 0 |11 0 1 1 1 0 1 1 0 11111全加器可用两个半加器和一个“或“门组成（a ）（b ）如上图（a ）所示。
「和•在第一个半加器中相加，得出的结果再和在第二个半加器中相加，即得出全加和■o 两个半加器的进位数通过”或“门输出作为本 位的进位数。
全加器也是一种组合逻辑电路，其图形符号如上图（b ）所示。
13.5编码器用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。
开关在数字电路中，一般用二进制编码。
二进制只有0和1两个编码，可以把若干个0 和1按一定规律编排起来组成不同的代码（二进制数）来表示某一对象或信号。
N 位二进制代码有：种，可以表示：个信号。
这种二进制编码在电路上容易实 现。
下面讨论两种编码器。
1.二进制编码器二进制编码器是将某种信号编成二进制代码的电路。
例如，要把 ；「八个信号编成对应的二进制代码而输出，其编码过程如 下：1）确定二进制代码的位数因为输入有八个信号，所以输出的是三位（：丄8，n=3）二进制代码。
这种编 码器通常称为8/3线编码器。
2）列编码表编码表是把待编码的八个信号和对应的二进制代码列成的表格。
这种对应关系—SiAi Ei —i是人为的。
用三位二进制代码表示八个信号的方案很多，下表所列的输出3）由编码表写出逻辑式込二十*9 ~ ' AKj =打+厶十人+為-1^1$ 目二爲十右十爲十鸟二mH 血=厶+厶+厶+对+i9= LN n尽4）由逻辑式画出逻辑图（下图所示）2.二一十进制编码器二一十进制编码器是将十进制的十个数码0，1, 2, 3, 4, 5, 6，7, 8, 9编成二进制代码的电路。
输入的是0〜9十个数码，输出的是对应的二进制代码。
这二进制代码又称二一十进制编码器，简称BCD码。
其编码过程:（1） 确定二进制代码的位数因为输入有十个数码，而三位二进制代码只有八位组合，所以输出的应是四位 （1，取n=4）二进制代码。
这种编码器通常称为 10/4线编码 器。
（2） 列编码表 四位二进制代码共有十六种状态，其中任何十种状态都可表示0 9十个数字码, 方案很多。
最常用的是用8421编码方式，就是在四位二进制代码的十六种状态 中取出前面的十种状态，表示0 9十个数码，后面六种状态去掉，见表21.9.2。
二进制代码各位的1所代表的十进制数从高位到低位依次为得出该二进制代码所代表13.6译码器和数字显示译码和编码的过程相反。
编码是将某种信号或十进制的十个数码（输入）编 成二进制代码（输出）。
译码是将二进制代码（输入）按其编码时的原意译成对 应的信号或十进制数码（输出）。
1. 二进制译码器例如，要把输入的一组三位二进制代码译成对应的八个输出信号， 其译码过程如下：（1） 列出译码器的状态表设输出三位二进制代码为 ABC ，输出八个信号低电平有效，设为;'—。
每 个输出代表输入1-j =•/丁r + 為=：71 /3 Z J ■ /T -的一组组合，并设ABC = 000时，丁 = 0,其余输出为1; ABC =001时，• = 0,其余输出为1;……;ABC=111时，•二0,其余输出为1, 则列出的状态表如表21.10.1所示。
（2）由状态表写出逻辑式"=□■ ?■. =.- ■- - ' ■ ■4，二'= ABC = ABC Yi = ABC)由逻辑式画出逻辑图(下图所示)ABC这种三位二进制译码器也称为3/8线译码器，最常用的是CT74LS138型译码器，表21.10.1就是它的功能表。
它还有一个使能端「和两个控制端「，二。
「高电平有效，丄1时，可以译码；丄0时，禁止译码，输出全为1。
「和「低电平有效，若均为0,可以译码；若其中有1或全1,则禁止译码，输出也全为11)<:C1、 iJ 31 1匕-------- iz/I1 --------I !z z/ z2. 二-十进制显示译码器在数字电路中常常要把数据或运算结果通过半导体数码管，液晶数码管和荧光数码管，用十进制数显示出来。
（1）半导体数码管半导体数码管（或称LED数码管）的基本单元是PN结，目前较多采用磷砷化傢做成的PN结，当外加正向电压时，就能发出清晰的光线。
单个PN结可以封装成发光二极管，多个PN结可以按分段式圭寸装成半导体数码管，其管脚排列如下图所示。
发光二极管的工作电压为1.5-3V,工作电流为几毫安到十几毫安，寿命很长。
仙）共阴极半导体数码管将十进制数码分成七个字段，每段为一发光二极管，其字型结构如上图所示。
选择不同字段发光，可显示出不同的字形。
例如，当a,b,c,d,e,f,g七个字段全亮时，显示出8;; b,c段亮时，显示出1。
半导体数码管中七个发光二极管有共阴极和共阳极两种接法，如图21.10.5所示前者，某一字段接高电平时发光；后者，接低电平时发光。
使用时每个管要串联限流电阻。
（2）七段显示译码器其功能是把“ 842T二-十进制代码译成对应于数码管的七个字段信号，驱动数码管，显示出相应的十进制数码。
如果采用共阳极数码管，则七段显示译码器的功能表如下表所示；如采用共阴极数码管，则输出状态应和下表所示的相反，即1和0对换。
下表所列举的是CT74LS247型译码器的功能表。
它有四个输入端、，「，「，"和七个输出端—一（低电平有效），后者接数码管七段。
此外，还有三个输入控制端，其功能如下：a. 试灯输入端* 用来检验数码管的七段是否正常工作。
当=1,"-二0时, 无论一「「厂为何种状态，输出'—：均为0,数码管七段全亮，显示“ 8”（h）共阳极b. 灭灯输入端当=0,无论其他输入信号为何状态，输出丿—均为1,七段全灭，无显示。
c. 灭0输入端二-当厂=1,产=1,7" = 0,只有当“丘心“ =0000时，输出7—:均为1,不显示“ 0”字；这时，如果、•「= 1,则译码器正常输出，显示“ 0”。
当△ 4円4为其他组合时，不论两为o或1,译码器均可正常输出。
此输入控制信号常用来消除无效0。
例如，可消除000.001两个0,则显示出0.001.。