基于FPGA的DDC设计

电子科技大学硕士学位论文基于FPGA的DDC在频谱仪中的设计姓名：张锡权申请学位级别：硕士专业：电子与通信工程指导教师：李玉柏;董万明20090501摘要摘要软件无线电思想的出现带来了接收机实现方式的革新。

随着近年来软件无线电理论和应用趋于成熟与完善，软件无线电技术已经被越来越广泛地应用于无线通信系统和电子测量测试仪器中。

数字下变频技术作为软件无线电的核心技术之一，在频谱分析仪中也得到了越来越普遍的应用。

本人参与的手持式频谱分析仪项目采用的是中频数字化实现方式，可满足轻巧，可重配置和低功耗的需求。

数字化中频的关键部件数字下变频器ＤＤＣ采用的是Ｉｎｔｅｒｓｉｌ公司的ＩＳＬ５２１６，这个器件和高性能ＦＰＧＡ共同组成手持频谱仪的数字信号处理前端。

这个数字前端就手持频谱分析仪来说存在一定的局限性，ＩＳＬ５２１６的信号处理带宽单通道为１ＭＨｚ，４个通道级联为３删ｚ，未能满足谱仪分析带宽日益增加的需求；系统集成度不高，ＩＳＬ５２１６的功能要是集成到ＦＰＧＡ，可进一步提高系统集成度，降低物料成本和系统功耗。

基于以上两个方面的考虑，现正以手持频谱分析仪项目为依托，基于ＸｉｌｉｎｘＳｐａｒｔａｎ３Ａ—ＤＳＰ系列ＦＰＧＡ实现高速高处理带宽的ＤＤＣ。

本论文首先描述了数字下变频基本理论和结构，对完成各级数字信号处理所涉及的数字正交变换、ＣＯＲＤＩＣ算法、ＣＩＣ、ＨＢ、多相滤波等关键算法做了适当介绍；然后介绍了当前主流ＦＰＧＡ的数字信号处理特性和其内部的ＤＳＰ资源。

接着详细描述了数控振荡器ＮＣＯ、复数数字混频器ＭＩＸＥＲ、５级ＣＩＣ滤波器、５级ＨＢ滤波器和２５５阶可编程ＦＩＲ的设计和实现，并对各个模块的不同实现方式作了对比和仿真测试数据作了分析。

最后介绍了所设计ＤＤＣ在手持频谱分析仪中的主要应用。

关键词：数字下变频，ＦＰＧＡ，频谱分析仪，积分梳状滤波，半带滤波，多相滤波第一章引言第一章引言１．１数字下变频技术软件无线电的核心思想是对天线感应的射频模拟信号尽可能的数字化，将其变换为适合ＤＳＰ器件或计算机处理的数据流，然后通过软件来完成各种功能。

现阶段，由于受各种关键器件，特别是受模数变换器（ＡＤＣ）采样速率、工作带宽和通用数字信号处理器（ＤＳＰ）处理速度的限制，数字中频软件无线电正成为理想软件无线电的一种经济、适用的折中选择。

在目前大多数软件无线电接收机中，一般先经模拟下变频至适当中频，然后在中频用ＡＤＣ数字化后输出高速数字中频信号，再经数字下变频器（ＤｉｇｉｔａｌＤｏｗｎＣｏｎｖｅｒｔｅｒ－－ＤＤＣ）变频、抽取和低通滤波之后变为低速的基带信号，最后将基带信号送给通用ＤＳＰ器件作后续的解调、解码、抗干扰、抗衰落、自适应均衡等处理。

这样大大降低了对ＡＤＣ和ＤＳＰ器件性能的要求，便于实现和降低成本。

数字下变频器在这里起到前端ＡＤＣ和后端通用ＤＳＰ器件之间的桥梁作用。

因此，数字下变频技术成为软件无线电接收机的核心技术之一，通用数字下变频器也被越来越广泛的应用到各种无线通信设备和测试测量仪器，以及电子对抗、雷达和信息化家电等领域。

１．２ＦＰＧＡ在数字下变频领域的应用近年来现场可编程门阵列（ＦＰＧＡ）器件和ＤＳＰ在芯片逻辑规模和处理速度等方面的迅速提高，用硬件编程或软件编程方式实现软件无线电技术在理论和实用化上都趋于成熟和完善。

软件无线电技术只需通过软件上的更新就能够选择不同的业务或调制方式、追加和修改功能，具有传统硬件方式所无法比拟的灵活性、开放性和可扩展性。

因此，软件无线电技术已经被越来越广泛地应用于蜂窝通信及各种军用和民用的无线系统中。

ＦＰＧＡ器件在工艺方面的进步和设计思想上的创新为之带来了前所未有的逻辑规模和强大的ＤＳＰ处理性能，如图１．１。

ＦＰＧＡ愈来愈多地应用于高性能信号处理主要基于三个因素：１）高度的并行性：ＦＰＧＡ能实现高性能数字信号处理是因为它具有高度并行处理电子科技大学硕士学位论文能力的引擎，对于多通道的ＤＳＰ设计是理想的器件；２）重构的灵活性：ＦＰＧＡ可再配置特性使其实现的高性能ＤｓＰ具有极大的灵活性，对于不同的算法可以动态加载实现；３）最佳的性价比：随着半导体工艺的线宽进一步缩小，器件规模增加，ＦＰＧＡ价格不断降低，可以以低成本方案来实现设计系统的集成化。

图１—１ＸｉｌｉｎｘＦＰＧＡ的信号处理性能Ｘｉｌｉｎｘ公司的Ｓｐａｌｘａｎ一３ＡＤＳＰ系列是一款面向低功耗低成本应用场合的高性能ＦＰＧＡ。

它拥有大量数字信号处理所需要的资源，包括乘法器，加法／累加器，存储单元，而且还具有丰富的逻辑和Ｉ／Ｏ端口资源。

这些资源完全可以用来实现一个高性能的ＤＤＣ：而最新推出的更高性能的ｖｉｒｔｅｘ一５系列ＦＰＧＡ，已经可以在一片ＦＰＧＡ中实现一个功能强大的软件无线电接收机系统。

随着ＦＰＧＡ性能提高，规模增大，成本不断降低，用ＦＰＧＡ实现高速ＤＤＣ已经成为信号处理系统中常用的手段。

１３课题背景１３．１项目简介在无线电通信中的众多测量任务之一就是频域中的信号检测。

频谱分析仪就是功能众多并广泛使用的射频测试仪表中的一种。

频谱分析仪被用于所有的无线或有线通信应用中，包括研发、生产、安装与维护。

手持频谱分析仪由于具有小体积、轻重量和低功耗，以及良好的可携带性．在移动通信的安装与维护、频谱资源监管等方面，具有广阔的市场前景。

随着新一第一章引言代无线标准包括８０２．１ｌａ，３Ｇ和ＷｉＫＡＸ等的发展，对测量频率范围、显示平均噪声电平、动态范围、测量带宽和相位噪声等方面都提出了更高的要求。

与台式谱仪相比较，手持式频谱分析仪由于需具各良好的可移动性，故其体积与重量在设计中都是首先需要考虑的；且由于很多时候是使用于野外，需要采用电池供电，其功耗也是设计的重点。

目前，由于手持频谱分析仪的广阔应用市场，越来越多的仪器生产厂家开始关注这个新兴的频谱分析仪市场，Ｒ＆Ｓ、Ａｎｒｉｔｓｕ、Ａｇｉｌｅｎｔ、Ｗｉｌｌｔｅｋ等公司都推出了产品。

在这种前提下，为了提高产品的竞争力赢得客户的青睐，所研制的手持式频谱分析仪必须有所突破。

除了射频前端的硬指标如频率范围、动态范围、相位噪声和ＴＯＩ等需要重点研究设计之外；还要大力投入数字中频处理部分的研发，其中需要提高改善的主要指标有频率分辩带宽（Ｉ强Ｗ）和分析解调带宽等，当然不能缺少嵌入式处理器的控制和电源管理。

数字中频的实现框图如图１．２，模拟中频信号经过ＡＤＣ采样后，被送到ＤＤＣ进行数字下变频到数字基带信号，再经由ＦＰＧＡ的协同处理（包括ＦＦＴ，数据交换和时序控制等）和ＤＳＰ处理（视频滤波，对数转换和解调分析等处理），最终的结果被送到ＭＣＵ控制部分进行显示、存储或传输。

图１．２谱仪数字中频部分的原理框图１．３．２数字下变频器ＩＳＬ５２１６简介项目中使用的数字下变频芯片是ＩＳＬ５２１６，是Ｉｎｔｅｒｓｉｌ公司推出的可编程ＤＤＣ，它被设计用来实现高动态范围的应用。

ＩＳＬ５２１６有４路独立可编程的数字下变频通道。

对于输入的信号可以选择任意一个通道来进行处理，也可以四路同时并行处理。

每条通道都可分为前端部分和后端部分，前端和后端通过总线路由连接。

单通道输出带宽能达到１ＭＨｚ，还能通过总线路由将通道级联以提供更大的带宽３ＭＨｚ。

前端部分由数字混频器，数控振荡器（ＮＣＯ）和积分梳状滤波器（ＣＩＣ）组成。

３２位的ＮＣＯ相位累加器在输入时钟为９５Ｍ］－Ｉｚ时可提供０．０２２１Ｈｚ的频率分辨率，３电子科技大学硕士学位论文其无杂散动态范围大于１１５ｄＢ。

支持１～５级ＣＩＣ滤波器级联和１～５个半带滤波器级联，它们共同构成抽取模组。

后端部分由有限冲击响应滤波器（ＦＩＲ）、自动增益控制（ＡＣ，－Ｃ）模块和笛卡尔坐标到极坐标转换器等组成。

ＦＩＲ滤波引擎由一组半带抽取滤波器（Ｉ－ＩＢＦ）、内插滤波器、最高２５５阶ＦＩＲ滤波器以及重采样滤波器组成。

笛卡尔坐标到极坐标转换器提供幅度和相位输出，它之后与鉴频器相连接实现ＦＭ解调。

ＩＳＬ５２１６支持最高９５ＭＳＰＳ的数据输入，４路并行的１７位的输入支持１６位定点或一路到多路的１７位浮点输入信号。

此外，ＩＳＬ５２１６具有１１０ｄＢ的带外衰减，４到６５５３６倍的抽取率，２４位的内部数据通路，４个独立通道每个通道提供２路串行输出，可选择包括１分量、Ｑ量、幅度、相位、频率和ＡＧＣ增益等多种输出形式。

１．３．３基于ＦＰＧＡ实现ＤＤＣ的替代方案从ＩＳＬ５２１６的技术指标看出，它是一款性能强大的数字下变频商用ＡＳＩＣ，但考虑到以下几方面的项目需求，有必要寻求更高性能，低成本低功耗的解决方案。

ｉ）信号处理带宽，ＩＳＬ５２１６的单通道信号处理带宽为１ＭＨｚ，４个通道级联也仅能提供３ＭＨｚ的带宽。

但是对于测试测量仪器来说，通常需求的技术指标都要比其它电子、通信设备的指标要高，才能满足用户的需求，而且只有提供更宽的信号处理带宽，才能提高产品的竞争力。

２）物料（ＢＯＭ）成本，图１．２的方案中负责信号处理的器件是ＤＤＣ、ＦＰＧＡ和ＤＳＰ，对于无线信号接收链路中的数字化部分，一般ＤＤＣ和ＦＰＧＡ共同构成数字前端（ＤＦＥ）负责大运算量和高速率的数据处理（包括下变频、抽取、滤波和ＦＦＴ等运算）。

对于谱仪来说，信号经过数字下变频之后，一般要做ＦＦＴ处理得出幅度谱（因为ＦＦＴ比扫描检波方式具有速度优势），但是ＩＳＬ５２１６不具备这方面的功能，只能送到ＦＰＧＡ或ＤＳＰ进行处理，而ＤＳＰ对于高速率高带宽信号的ＦＦＴ处理，响应时间还是相对较长，因此这部分功能只有在ＦＰＧＡ内部处理。

因此，要是把昂贵的商用ＩＳＬ５２１６集成到ＦＰＧＡ内部，这样不仅减少物料成本，还可以减少ＰＣＢ布局布线空间，和减少数据交互的过程，提高系统集成度。

３）功耗的考虑，根据ＩＳＬ５２１６的资料，在２．５～３．３Ｖ工作电压时，所有功能处于工作状态，电流是７．１２５ｍＡ／ＭＨｚ。

当工作在８０．ＭＨｚ时，所需典型电流为５７０ＩｌｉＡ；加上ＩＳＬ５２１６与ＦＰＧＡ之间的接口ＦＩＦＯ和ＦＦＴ运算，这些功能消耗的功率相对于手持式频谱仪来说，具有很大的优化空间。

基于以上的考虑，和当前ＦＰＧＡ工艺、性能的提高和开发工具的高效性，计划利４第一章引言用ＸＪｌｉｎｘＳｐａｒｔａｎ３Ａ—ＤＳＰＦＰＧＡ来实现、验证和评估基于ＦＰＧＡ的ＤＤＣ性能。

为了兼容现有ＩＳＬ５２１６的配置参数和程序代码，本设计中ＤＤＣ的参数主要以ＩＳＬ５２１６为参考。

所设计基于ＦＰＧＡ的ＤＤＣ技术指标如下表１．１。

表１－１基于ＦＰＧＡ的ＤＤＣ设计技术指标参数设计指标最大数据输入速率１６０ＭＳＰＳ数据输入格式复数，１６一ｂｉｔｆｉｘｅｄ最大系统处理时钟１６０心ＺＮＣ０相位分辨率０．０００００００８４度ＮＣ０无杂散动态范围＞１１５ｄＢ信道滤波器５级ＣＩＣ５级ＨＢ２５５阶可编程ＦＩＲ滤波系数的量化位数１８－ｂｉｔ抽取因子范围１＂－－３２７６８（整个抽取通道）１～３２（ＣＩＣ抽取范围）２。