CMOS1：4分接器的设计
16GHz CMOS 4：1分频器
１ ＧＨｚＣ ６ ＭＯＳ４ １分 频 器
刘 王志 朱 熊明 章 丽 丽 功 恩 珍
２ｌ ９６） （ 南 大 学 射 频 与 光 电集 成 电路 研 究 所 ， 京 ００ 东 南
．
２０ —４０ ０ ４０ —７收 稿 ，０ ４０ —３收 改 稿 ２ ０— ６０
维普资讯
第２ 卷 ６
第１ 期
固体 电子学研究 与进展
Ｒ Ｓ ＡＲ Ｈ ＆ Ｐ Ｏ Ｒ Ｓ ＦＳ Ｅ ＥＥ Ｃ Ｒ Ｇ Ｅ ＳＯ Ｓ
Ｖｏ ． ６． ． １ ２ ＮＯ １ Ｆ ｂ ．２ ０ ｅ
光 电子学
多媒 体通 讯数据 的高 速增 长加 速 了 １ ／ ０Ｇｂ ｓ光
高工作频率与输入信号 幅度 和电源电压有关系 。本 文 阐述 了一种用 Ｔ ＭＣ ０ １ ｍ Ｃ Ｓ ． ８ ＭＯＳ工艺实现的 １ ６
纤通 信 系统 的发展 。高 速率分 频器 是这 些 系统 中不 可 缺少 的关 键 模块 ， 常也 用 它来 表 征 一种 工 艺 的 通
摘要 ： 用 Ｔ Ｍ Ｃ０ １ ｔ 采 Ｓ ． ８／ｎ标 准 Ｃ Ｏ ｒ Ｍ Ｓ工 艺 实 现 了 一 种 ４：１ 频 器 。 试 结 果 表 明 ， 源 电压 １８Ｖ． 心 功 分 测 电 ． 核
耗 １ ８ｍＷ 该 分频 器最 高工 作频 率达到 １ ６ＧＨｚ 。当单端输入信 号为 １ Ｂ 时 ． ０ｄ ｍ 具有 ５ ８Ｇ ． Ｈｚ的工作范 围 该
Ａｂ ｔ ａ ｔ ｓ ｒ ｃ ：Ａ ｉｈ ｓ ｅ ｄ ４ ：１ ｆ ｅ ｕ ｎ ｙ ｄ ｖ ｄ ｒ ｗａ ｅ ｌ ｅ ｙ ｕ ｉ ｇ ０ １ ｍ ｈｇ — ｐ ｅ ｒ ｑ ｅ ｃ ｉ ｉ ｅ ｓ ｒ ａ ｉ ｄ ｂ ｓｎ ． ｚ ８ ＣＭ ＯＳ ｔ ｃ — ｅｈ ｎ ｌ ｇ ．Ｉ ｓ ｃ ｒ ａ ｔｃ ｎ ｉｔ ｆｔ ：１ ｄ ｖ ｄ ｒ ｎ ｏ ｓ ｍｅ ８ ｍＷ ｔａ １ ８ Ｖ ｕ ｐ ｙ ｏ ｏ ｙ ｔ ｏ ｅ ｐ ｒ ｏ ｓｓ ｓ ｏ ｗｏ ２ ｉｉ ｅ ｓａ ｄ ｃ ｎ ｕ ｓ １ ａ ． ｓ ｐ ｌ ．Ｔｈ ｅ
0_18_mCMOS1_20分频器电路设计
图 7 五分频电路
2 仿真结果
电路仿真采用 S YNOPS YS 公司的 HSPICE 作 为仿真工具 。输入信号为 2. 5 GHz 的正弦时钟信 号 ,如图 8 所示 ,峰峰值为 0. 2V ,仿真的温度范围为 0 - 70 ℃,仿真的 corner 包括 :ff (fast model) 、tt (typi2 cal model) 、ss(slow model) 。各模块的仿真输出波形 如图 9 - 11 所示 。不同 corner 下的仿真输出波形如 图 12 所示 。从仿真的结果可以看出 ,输入数据在 2. 5 Gb/ s 速率上能够较好地实现时钟的分频 ,整个 电路的功耗约为 9. 8mW 。
1. 2 单元电路设计 1. 2. 1 二分频电路
二分频电路由主从 D 触发器构成 ,其具体电路 如图 3 所示 ,可以看出二分频电路主要由结构相同 的两级锁存器构成 ,即主从锁存器实现分频功能 ,所 以锁存器电路的选择是分频器设计的关键 。
图 3 二分频器原理框图
随着 CMOS 工艺的发展 , MOS 器件的工作速 度越来越高 。虽然采用传统的 CMOS 逻辑也能实 现较高速率的电路 ,但是 CML ( Current Mode Log2 ic) 电路更胜任高速率电路 , CML 电路是电流模式 逻辑电路 ,其基本结构如图 4 所示 ,按其功能可分为 下拉逻辑运算部分 、电流源和负载电阻三个部分 。
图 1 锁相环系统框图
1 电路结构及其设计
1. 1 1∶20 分频器结构设计 本文设计的 1∶20 分频器是将压控振荡器输出
的 2. 5 GHz 时钟信号经 20 分频后输出给鉴频鉴相 器进行鉴相 ,其实现框图如图 2 所示 ,该电路由 2 个 二分频电路 ,1 个五分频电路和 1 个由差分到单端 的转换电路级连构成 。其中二分频电路采用 CML 逻辑实现 ,五分频电路用 CMOS 逻辑实现 。
CMOS模拟开关(4066,4051-53)功能和原理
用固态继电器更加的不行！4051之类的模拟开关过模拟量不太精确，可考虑使用固态继电器发帖者IP:211.91.211.35发表时间:2003年4月7日13:21:47常用CMOS模拟开关功能和原理（4066，4051-53）二二、典型应用举例1.单按钮音量控制器单按钮音量控制器电路见图6。
VMOS管VT1作为一个可变电阻并接在音响装置的音量电位器输出端与地之间。
VT1的D极和S极之间的电阻随VGS成反比变化,因此控制模拟开关介绍与应用模拟开关是一种三稳态电路，它可以根据选通端的电平，决定输人端与输出端的状态。
当选通端处在选通状态时，输出端的状态取决于输人端的状态；当选通端处于截止状态时，则不管输人端电平如何，输出端都呈高阻状态。
模拟开关在电子设备中主要起接通信号或断开信号的作用。
由于模拟开关具有功耗低、速度快、无机械触点、体积小和使用寿命长等特点，因而，在自动控制系统和计算机中得到了广泛应用。
一、模拟开关的电路组成及工作原理模拟开关电路由两个或非门、两个场效应管及一个非门组成，如图一所示。
模拟开关的真值表见表一。
表一模拟开关的工作原理如下：当选通端Ｅ和输人端Ａ同为1时，则S2端为０，Ｓ1端为１，这时ＶＴ1导通，ＶＴ2截止，输出端Ｂ输出为１，Ａ=Ｂ，相当于输入端和输出端接通。
当选通Ｅ为0时，而输人端Ａ为０时，则S2端为1，S1端为０，这时ＶＴ1截止，VT2导通，输出端Ｂ为０，Ａ＝Ｂ，也相当于输人端和输出端接通。
当选通端Ｅ为０时，这时ＶＴ1和ＶＴ2均为截止状态，电路输出呈高阻状态。
从上面的分析可以看出，只有当选通端Ｅ为高电平时，模拟开关才会被接通，此时可从Ａ向Ｂ传送信息；当输人端Ａ为低电平时，模拟开关关闭，停止传送信息。
二、常用的ＣＭＯＳ模拟开关集成电路根据电路的特性和集成度的不同，ＭＯＳ模拟开关集成电路可分为很多种类。
现将常用的模拟开关集成电路的型号、名称及特性列入表二中。
表二常用的模拟开关三、CD4066模拟开关集成电路的应用举例CD4066是一种双向模拟开关，在集成电路内有４个独立的能控制数字及模拟信号传送的模拟开关。
CMOS 概述 (一)
CMOS(Complementary Metal Oxide Semiconductor)指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺，它的特点是低功耗。
由于CMOS中一对MOS组成的门电路在瞬间看，要么PMOS导通，自1958年美国德克萨斯仪器公司(TI)发明集成电路（IC）后，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃。
MOS是:金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P 型MOS管和N型MOS管之分。
由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC（ Complementary MOS Integrated Circuit）。
目前数字集成电路按导电类型可分为双极型集成电路（主要为TTL）和单极型集成电路（CMOS、NMOS、PMOS等）。
CMOS电路的单门静态功耗在毫微瓦（nw）数量级。
CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐渐取代了TTL。
以下比较两者性能，大家就知道其原因了。
1.CMOS是场效应管构成，TTL为双极晶体管构成2.CMOS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差4.CMOS功耗很小，TTL功耗较大（1～5mA/门）5.CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。
集成电路中详细信息：1,TTL电平：输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
12-Gb／s0.25-μm CMOS1：4分接器
Ｄ１
Ｄｏ ｎ Ｄｏ
Ｄ １ ”
Ｃ ｋ
Ｃｋ ｎ
图５ ＳＦ Ｃ Ｌ锁存 器 电路
图 ５所示为采用 Ｓ Ｆ Ｃ Ｌ结构 实现 的锁存器结构 图。其 工作原理 为：在 Ｃ 为高电平 ，Ｃ ｎ为低 电 ｋ
Ｄｆ
器中，并 日在时钟的 上升沿 同步输 出，其分接波形 时序 图如 图 ．
４所 示 。
ＡＯ
Ｂ
Ｃ Ｋ
Ｑ ｏ
在图 ３所示 电路结构 中，锁存器 的设计 卜 分关键 ，其性能 直接关系到整个 电路的速度 以及性能 。锁存器 的实现方式有多
种 ，常用的有单端 的准静态结构和差分 的源极耦合场效应管逻
由 图 ３可 见 ，一 个 １ ： 接 器 由 ＭＳ 锁 存 器 （ Ａ ＣＨ）与 ＭＳ ２分 Ｍ Ｌ Ｔ 锁存器构成 ，每… 个锁存器 内部都是在时钟信 号为高 电平时采样
低 电平 时保 持 。在 时 钟 频 率 等 于 １２输 入 数据 速 率 时 ，可 将 输 入 数 据 的 相 邻 比特 分 接 到 上 下 两 路 锁 存 ／
平时 ，晶体管 Ｍ５导通 ，而 Ｍ６截止 ，从而 Ｍ１ 和 Ｍ２实现对输入 数据 Ｄ１ 、Ｄｌ ｎ的采样 ；在 Ｃ 为低
电平 ，Ｃ ｎ为 高 电平 时 ，Ｍ５管 截 止 ，Ｍ６管 导 通 ， ｋ Ｍ３ 、Ｍ４晶 体 管 通 过 正 反 馈 保 持 前 面 采 样 的数 据 ， 从 而 实 现 锁 存 的功 能 。在 此 电路 中 ，Ｎ１ Ｎ２这 两 和
维普资讯
测 鍪 至蔓 ．≥ 试喜誊 睦圈 Ｉ一 墓 至＋ 差 翼譬 ［ ］ 结 ） － 喜 果 篡 ． 仨
四输入与非门版图
作业报告作业题目：画一个4输入与非门的版图，w=5~20. L =2~10.作业要求：（1）画出版图并进行设计规则检查，提取T-spice 网表文件（2）根据从版图中提取的参数，用T-space软件进行仿真，观测器输出波形。
（3）采用CMOS 2 um工艺。
（4）撰写设计报告，设计报告如有雷同均视为不及格，请各位妥善保管好自己的设计文档。
（5）提交报告的最后截止日期位6月10号。
一四输入与非门电路图如下图所示：四输入与非门的工作原理为：四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。
每个输入端连到一个N沟道和一个P沟道MOS管的栅极。
当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。
真值表如下所示：二版图的绘制这次作业要求四输入与非门的宽和长的范围是w=5~20. L =2~10。
我绘制的版图选取W=16 um L=2um ，绘制的过程为：（1）绘制接合端口Abut（2）绘制电源Vdd和Gnd，以及相应端口（3）绘制Nwell层（4）绘制N阱节点（5）绘制衬底节点（6）绘制Nselect区和Pselect区（7）绘制NMOS有源区和PMOS有源区（8）绘制多晶硅层（9）绘制NAND 4 的输入口（10）绘制NAND 4 的输出口（11）绘制NMOS有源区和PMOS的源极三T-spice仿真在绘制完版图之后，经过设计规则检查无误后就可以提取网表进行仿真了。
（1）版图的网表提取结果为：* Circuit Extracted by Tanner Research's L-Edit Version 13.00 / Extract Version 13.00 ; * TDB File: D:\20113250\youwenhao-NAND4.tdb* Cell: Cell0 Version 1.03* Extract Definition File: D:\Tanner EDA\Tanner Tools v13.0\ExampleSetup\lights.ext* Extract Date and Time: 06/10/2014 - 01:20.include "C:\Users\Administrator\Desktop\ml5_20.md"V1 Vdd Gnd 5va A Gnd PULSE (0 2.5 100n 2.5n 2.5n 100n 200n)vb B Gnd PULSE (0 2.5 50n 2.5n 2.5n 50n 100n)vc C Gnd PULSE (0 2.5 25n 2.5n 2.5n 25n 50n)vd D Gnd PULSE (0 2.5 12.5n 2.5n 2.5n 12.5n 25n).tran 1n 400n.print tran v(A) v(B) v(C) v(D) v(Out)* Warning: Layers with Unassigned FRINGE Capacitance.* <Pad Comment>* <Poly1-Poly2 Capacitor ID>* NODE NAME ALIASES* 1 = GND (34.5 , -41.5)* 2 = vdd (32, 15)* 3 = OUT (47.5 , 9)* 4 = D (84 , -6)* 5 = C (70.5 , -5.5)* 6 = B (59.5 , -6)* 7 = A (38 , -5)V1 Vdd Gnd 5va A Gnd PULSE (0 12.5 500n 12.5n 12.5n 5100n 1000n)vb B Gnd PULSE (0 12.5 250n 12.5n 12.5n 250n 500n)vc C Gnd PULSE (0 12.5 125n 12.5n 12.5n 125n 250n)vd D Gnd PULSE (0 12.5 62.5n 12.5n 12.5n 62.5n 125n).tran 1n 1000n.print tran v(D) v(C) v(B) v(A) v(Out)M1 Vdd 4 Out Vdd PMOS L=2u W=16u AD=88p PD=47u AS=60p PS=23.5u $ (44 37 46 53)M2 Out 5 Vdd Vdd PMOS L=2u W=16u AD=60p PD=23.5u AS=56p PS=23u $ (34.5 37 36.5 53)M3 Vdd 6 Out Vdd PMOS L=2u W=16u AD=56p PD=23u AS=112p PS=30u $ (25.5 37 27.5 53)M4 Out 7 Vdd Vdd PMOS L=2u W=16u AD=112p PD=30u AS=88p PS=47u $ (9.5 37 11.5 53)M5 Out 4 Out Gnd NMOS L=2u W=16u AD=120p PD=47u AS=60p PS=23.5u $ (44 0 46 16)M6 Out 5 Out Gnd NMOS L=2u W=16u AD=60p PD=23.5u AS=56p PS=23u $ (34.5 0 36.5 16)M7 Out 6 Out Gnd NMOS L=2u W=16u AD=56p PD=23u AS=112p PS=30u $ (25.5 0 27.516)M8 Out 7 Gnd Gnd NMOS L=2u W=16u AD=112p PD=30u AS=92p PS=47u $ (9.5 0 11.5 16)* Pins of element D1 are shorted:* D1 vdd vdd D_lateral $ (88 18.5 91 26.5)* Pins of element D2 are shorted:* D2 vdd vdd D_lateral $ (36 18.5 39.5 26.5)* Total Nodes: 11* Total Elements: 10* Total Number of Shorted Elements not written to the SPICE file: 0* Output Generation Elapsed Time: 0.001 sec* Total Extract Elapsed Time: 0.746 sec.END（2）提取的网表经过T-spice运行后的文件为：T-Spice - Tanner SPICET-Spice - Tanner SPICEVersion 13.00Standalone hardware lockProduct Release ID: T-Spice Win32 13.00.20080321.01:01:33Copyright ?1993-2008 Tanner EDAOpening output file "C:\Users\Administrator\Desktop\游文浩20113250\youwenhao-NAND4.out"Parsing "C:\Users\Administrator\Desktop\游文浩20113250\youwenhao-NAND4.spc"Initializing parser from header file "C:\Users\Administrator\Desktop\游文浩20113250\header.sp"Including "C:\Users\Administrator\Desktop\ml5_20.md"Loaded MOSLevel2 model library, SPICE Level 2 MOSFET revision 1.0Warning : Pulse period is too small, reset to rt + ft + pw = 5.125e-006Accuracy and Convergence options:numndset|dchold = 100Timestep and Integration options:relq|relchgtol = 0.0005Model Evaluation options:dcap = 2 defnrb = 0 [sq] defnrd = 0 [sq]defnrs = 0 [sq] tnom = 25 [deg C]General options:search = C:\Users\Administrator\Desktop temp = 25 [deg C]threads = 4Output options:acout = 1 ingold = 0Device and node counts:MOSFETs - 8 MOSFET geometries - 8BJTs - 0 JFETs - 0MESFETs - 0 Diodes - 0Capacitors - 0 Resistors - 0Inductors - 0 Mutual inductors - 0Transmission lines - 0 Coupled transmission lines - 0V oltage sources - 5 Current sources - 0VCVS - 0 VCCS - 0CCVS - 0 CCCS - 0V-control switch - 0 I-control switch - 0Macro devices - 0 External C model instances - 0HDL devices - 0Subcircuits - 0 Subcircuit instances - 0Independent nodes - 5 Boundary nodes - 6Total nodes - 11*** 1 WARNING MESSAGE GENERATED DURING SETUPParsing 0.00 secondsSetup 0.01 secondsDC operating point 0.00 secondsTransient Analysis 0.11 secondsOverhead 1.50 seconds-----------------------------------------Total 1.62 secondsSimulation completed with 1 Warning（3）仿真结果为：四作业总结：完成这次作业之后，我对于集成电路版图的绘制有了一个全新的认识，初步掌握了Tunner软件的使用以及T-spice仿真软件的使用。
2022一轮浙江通用技术选考练习：2021年浙江省普通高校招生选考科目模拟试题2 Word版含答案
2021年浙江省一般高校招生选考科目模拟试题(二) 本试题卷分选择题和非选择题共4页，满分50分，考试时间45分钟。
其中加试题为15分，用【加试题】标出。
【XZB2022YLZJXUANTJ002】一、选择题(本大题共13小题，每小题2分，共26分。
每小题列出的四个备选项中只有一个是符合题目要求的，不选、多选、错选均不得分)1.如图所示是一种无线充电器，该设备将电能以无线传输方式传送到用电设备。
该技术设备具有隐形，设备磨损率低，无需导线等优点。
该充电设备型号必需和手机型号配对才能正常使用，并且能量损失大，很难实现大功率远距离传输等，以下说法不正确的是()A．无线充电器使手机无需连接数据线充电，可让用户在充电时不受限制地自由行动，体现出技术具有解放人的作用B．无线充电器型号和手机型号不配对就无法正常使用，体现出技术的两面性C．生产该设备需要考虑材料学、物理等学科，体现技术的综合性D．将原有的充电设备进行了革新，体现出技术的创新性B[本题考查了技术与人的关系以及技术的性质。
解放人一方面指的是技术能解放人类的体力、劳动力，原来由手工完成，现在由机器设备来完成，另一方面指的是技术能延长人类身体器官的功能，A选项正确；技术的两面性是指技术既可以给人们带来福音，也可能给人们带来危害，无线充电器型号和手机型号不配对就无法正常使用，不属于危害，B选项错误；技术的综合性是指从事一项技术活动，这个过程要综合运用多个学科、多方面的学问，C选项正确；技术的创新性包括技术创造和技术革新，D选项正确。
]2．如图所示是一款橡胶底的塑料盆。
水倒入后，橡胶部分向下延展，能有效防止水洒出；能很好地适应各种各样的环境，且制作成本不高，可以替代硬底盆。
关于该产品的设计，以下说法中不恰当的是()A．有效防止了水的洒出，体现了设计的有用原则B．橡胶软底设计，体现了设计的创新原则C．制作成本不高，体现了设计的经济原则D．可以替代硬底盆，体现了设计的可持续进展原则D[本题考查的是设计的一般原则。
nwell_rule CMOS设计规则
1.N 阱 (um)N 阱最小阱宽D1=4N 阱最小间距不同电位（高压与低压）D2=14N 阱最小间距同电位D2=0N 阱内N 阱边界到P +和N +扩散的最小间距D3=4N 阱外N 阱边界到P +扩散的最小间距D4=8N 阱外N 阱边界到N +扩散的最小间距D5=132.有源区扩散的最小宽度（管子的最小宽度）（无孔时）D6=4同型扩散的最小间距D7=4N 阱内N +扩散到P +扩散的最小间距D8=3N 阱外N +扩散到P +扩散的最小间距D9=53．场区注入N 场区版由N 阱版每边扩5得到 D10=4P 场区版取N 场区版的反版4．多晶硅最小多晶硅的宽度D11=3在掺杂区上多晶最小间距D12=3多晶硅盖过场区 extend D13=3场区上的多晶硅到场区的最小间距D14=1栅到场区边缘的最小距离(无引线孔)D15=3D3D6D9P+有源区N 阱N场N+D5D4D7D8D1N+D2D3N 阱D10D15D115．N 管源漏N select overlap N 管源漏包N +扩散区D16=2N 管源漏最小宽度D17=5N 管源漏最小间距 space between n-select D18=2N 管源漏到P +扩散区的最小间距D19=1P 管源漏版由N 管源漏版的反版得到6．引线孔最小接触孔宽D20=3有源区孔到有源区的最小距离D21=2铝包孔D22=2孔间最小间距D23=3孔到多晶的最小间距D24=3多晶包孔D25=2多晶的孔到扩散区间距D26=27．金属最小宽度D27=3最小间距D28=38．钝化孔钝化孔尺寸D29=1002钝化空的间距D30=100金属包钝化孔D31=5n 管源漏n+n+D18D19多晶硅铝D28D27铝D22D21D24D25D26有源区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Data out2(m3)…010l,0101...
Data out3(m2)0010,0010…
Data Ot.1“(mI)…1100,1100…
削87是22Gb/s数据信号输入时凹路输出数据的眦I到,可以看¨i眼倒的展开度仍然很人.但l噪声增加r。
冈为功能IU路的输入输il5之州的耦合会产'I-A、=可预测的结果.田此功能1乜路的输入输jU应腮j^远离。
6.6芯片照片
I刳6.2址水文I:4分接器的芯片J!《{片,芯片几、J为O.7x0.7llam2。表6.2给出了芯片引脚说l如。
幽6.2芯片照片
表6.2芯片引脚说明
符号引脚类型功能VDD S+2,5V电源
Data OUl2
Data0ut3101010 010001 100110 111011
从幽中可以看出,分接器止确地将622Mb/s速率上的输入数据恢复出四路155Mb/s数据输出,这说明分接器的逻辑和时序是止确的。
图8.3是四路输:U数据的眼幽。输入数据是2”.I的伪随机码。输山数据眼图具有足够人的张开度,数据信号近似方波,这表明分接器朽:622Mb/s的速率上l。作性能1F常好,预示着具有获得
-60
尔南人学顺Ij学位论文批八章l:4分接{}}}的芯外测试
幽8.141:4分接器输入数据在2.2Gbls速率上一路550Mb/s输出信号的眼图
8.2结果分析
从在片测试结果中.可以得出结论:在2.5V电源供电下,本文设计的1:4分接器可以在622Mb/s 速率上实现分接功能,功耗仅为68roW;在2.8V电源供电r,本文设计的l:4分接器可以在最高速率2.2Gb/s上实现分接功能.功耗仅为168mW。
19.J Navarro S Jr.Wilhelmus A M Van Noije CMOS tapered buffer design for small width clock/data signal propagation 1998
20.Tuna B Tarim Mohammed ismail Enhanced AnalogYields Cost-Effective Systems-On Chip 1999
21.Simon J Lovett.Marco Welten.Alan Mathewson.Barry Mason Optimizing MOS Transistor Mismatch 1998(01)
22.查看详情
23.Thomas H Lee Voltage Reference and Biasing
15.Jian Zhou.Jin Liu.Dian Zhou Reduced setup time static D flip-flop 2001(05)
16.Chin-Kong K Y A 0.6um CMOS 4Gb/s Transceiver with data recovery using oversampling 1997
从封装后再次测试的结果可以看出:在2.5V电源供电F,本文设计的I:4分接器仍然能在622Mb/s速率上实现分接功能:在28V电源供电r,设计的1:4分接器仍能在2.2G b/s速率上也实现分接功能。冈此封装历,芯片的述度性能基本没有衰减。
从幽8.3与幽8.11输山信号的眼图对比可以看山:图8.11的尖峰比幽8.3的尖峰小,即封装后芯片输fU信号的尖峰小了,这是冈为封装后,输出信号的负载电容增人丁.它将部分高频信号滤掉了,从而使得尖峰变小。从幽8.4与图8.9或幽8.5与幽8.12输出分频时钟的波形幽对比可以看出:封黻后输山信号的噪声增加了,这是由f-PCB板上信号线的焊点和信号线之间相马:干扰等闪素引入了噪声。
幽8.7l:4分接器输入数据在2.2Gb/s速率上的四路550Mb/s输出信号的眼图
8.2封装级测试
住芯片测试不需要键合封装,使埘超高速探针直接测试,这样测试的寄生参数小,测试结果比较蚶,但测试芯片的l:作环境与实际I:作环境相筹较人。封装测试是将芯片封装蚶后进行洲试,测试芯片的J.作环境就是实际的I:作环境。冈此,在芯片测试表明芯片能正确l:作后,颁对芯片进行封装,再进一步测试其封装斤的性能。
11.J Yuan.C Svensson High Speed CMOS Circuit Technique 1989
12.王志功光纤通信系统超高速集成电路设计[期刊论文]-中国科学基金 2000(3)
13.曾智龙三种复用技术的比较 2001(03)
14.Vladimir Stojanovic Vojin G Oklobdzija Comparative Analysis of Master-Slave Latches and Flip-Flops for High-Performance and Low-Power Systems 1999
芯片封装屙,制作了专门的PCB扳,将封装斤的芯片焊接在PCB扳上,其照片如I划8.8所示。PCB扳上高频信号通过SMA接头将其引出,与外界相连。
尔谢人学倾I:学位论史雏八争l:4分接;{{}的芯"测试
图8.8PCB测试扳
首先在SDH的速率标准STM.4(622Mb/s)上进行了功能测试,幽8.9为155MHz分频时钟输山信号的波形。图8.10是622Mb/s输入信号与四路输出信号的波形。闰8.1l是622Mbfs输入信号与一路输出信号的眼图对照。
接着在最高速率2.2Gb/s上进行了功能测试.图8.12为550MHz分频时钟输出信号的波形。图8.13是2.2Gb/s输入信号与四路输出信号的波形。图8.14是2.2Gb/s输入信号与一路输出信号的眼图对照。
幽8.9155MHz分频输出时钟信号的波形幽
东南人学坝I:学位论文筇八章1:4分接{{}}的芯"测试
从测试结果还可以看出:本文的芯片设计中还存在一些问题,F面将指出这些问题并加以分析。.6I.来自CMOS1:4分接器的设计
作者:卢文才
学位授予单位:东南大学
1.原荣光纤通信网络 1999
2.王志功光纤通信集成电路设计 2003
3.Zhihao ngmann U Design of a low-power 10 Gb/s Si bipolar 1:16-demultiplexer IC Solid-State Circuits 1996(01)
26.陆建华超高速CMOS32:1复接器集成电路设计[学位论文]硕士 2000
1.学位论文钱立旺0.6μm CMOS 622Mb/s高速分接器设计2004
分接器是光纤通信网中的关键器件.它位于光纤接收机的末端,将接收到的一路高速信号重新恢复成多路的低速信号.该文简要介绍了分接器的实现工艺和设计流程,以及复接和分接的原理.分接器有三种主要结构:串型结构、并型结构和树型结构,该文分析了三种结构的工作原理及其优缺点.根据三种结构的各自特点和设计目标,选用树型结构作为分接器的基本结构.电路设计是分接器设计的基础.速度、功耗、面积是电路设计要考虑的主要因素,不同的电路形式具有不同的优缺点,如CMOS互补逻辑电路功耗低,面积小,速度相对较慢;SCFL(源极耦合FET逻辑)电路速度高,功耗和面积较大.所以要针对具体设计需要选用适当的电路形式或其组合结构,以满足设计要求.触发器是分接器的基本组成单元,建立时间和保持时间是影响电路速度的关键,所以减小建立时间和保持时间是触发器设计的主要目标,该文着重介绍了SCFL锁存器的设计和优化方法.该文介绍了分接器的版图设计考虑,并给出了仿真结果和芯片的晶圆级测试结果,并对测试结果进行了分析.该文设计的1:4分接器采用CSMC-HJ 0.6μmCMOS工艺实现,测试结果表明,芯片成功的实现了SDHSTM-4级别1:4分接器的功能,最高分接速率可达622Mb/s.
圈8.101:4分接器输入数据在622Mb/s速率上四路155Mb/s输出信号的波形图
I到8.11l:4分接器输入数据在622Mb/s述率上一路155Mb/s输山信号的眼圈
.59.
东南人学坝l:学位论文鞯八章l:4分接_}j|}的芯"测试
图8.12550MHz的分频输出时钟信号的波形
圈8.131:4分接器输入数据在22Gbls速率上的四路550Mbls输出信号的波形
擗六章I:4分接;{j}的版|兰|改il
J’sO瞅蚶匹毗传输线。
为了减小I也源椴合串扰,我”J住也源雨J地线之问有意口{地增加一些交香电弈,以滤除掉电源中的交流分姑.保i111113路的稳定I:作。
8.田磊0.25 μm CMOS 10Gb/s 高速分接器设计 2001
9.W Lu.Z Wang.L Tian Design of a low-power 1.5Gb/s CMOS 1:4 demultiplexer IC 2001
10.J Navarro S Jr.W A M Van Noije‘Design of an 8:1 MUX at 1.7Gb/s in 0.8μm CMOS Technology' from IEEE
4.Abrao T.Correra F S A 2.488 Gb/s GaAs 1:4/1:16 demultiplexer IC with skip circuit for SONET STS-
12/48 systems 1995
5.Bissessur H.Pagnod-Rossiaux P.Mestric R.Martin, B Extremely small polarization independent phased-array demultiplexers on InP 1996(04)
24.Neil H E Weste, Kamran Eshraghian "Principles of CMOS VLSI design: A systems perspective" 1994