计数译码显示电路实验报告
实验8_计数译码显示电路
实验8_计数译码显示电路
计数译码显示电路是一种用于显示计算机数字信息的电路。
它使用一组多位译码器，
将二进制数字转换为十进制，然后显示出来，为人们提供了数字信息的直观化。
计数译码显示电路主要由数据锁存器、译码器组成，它们是电路中的关键元件。
数据
锁存器的作用是将计算机的数字信号锁定，避免数字信号在译码过程中的变化。
而译码器
组则负责由二进制到十进制的转换，一般采用反激型译码器，因其结构简单，抗干扰能力强，稳定可靠，现在广泛使用于计算机领域。
计数译码显示电路主要由若干常用元件组成，如7段数码管、电阻、电容、电源等显
示模块，它可以实现不同的显示功能，如联机可显示多种状态，目前计数译码显示电路广
泛应用于各种电子产品，如手机、电子秤、家用空调、摄像机等。
计数译码显示电路的研究于1958年由英国计算机专家罗伯特·泰森发表，其最大的
创新之处在于它可以让两个不同的逻辑电路和显示电路三者分离，得以实现显示数字信息，当时也是诸多技术领域的里程碑，深受理论研究者和工程实践者的赞誉。
计数译码显示电路具有显示可靠、稳定性强等优点，是微电子系统中常用的一种显示
仪表。
它弥补了旧式显示设备，相当于把显示器技术发挥到极致，在键盘设计上，多个计
数译码显示电路能够降低摩擦损耗，使键盘使用寿命增加，使用范围更加广泛。
实验七：计数译码显示电路
实验计数译码显示电路
一、实验目的：
1、加深对显示译码器的认识；
2、熟悉BCD-7段译码/驱动器的功能和使用方法；
3、熟悉用集成电路计数器、译码器组成计数、译码、显示电路的方法。
二、实验设备：
1、数字逻辑机
2、74LS160：同步十进制加法计数器；74LS248：七段译码/驱动器；数码管
三、实验内容：
1、用74LS248和数码管连成如图1所示的电路，进行以下测试：
图1
1）对LT提供“0”，观察七段显示器。
2）对BI/RBO提供“0”，观察七段显示器。
3）对LT和RBI提供“1”，逐次输入0000—1111，观察七段显示器显示的数，将结果填入表1中。
4）向LT提供“1”，向RBI提供“0”，若输入DCBA输入为0000--1111，观察BI/RBO的输出及七段显示器显示的数（是否有零消隐的正常译码功能）。
2、计数、译码、显示电路
1）将74LS160接成计数状态，并将74LS248和共阴极二极管显示器连接上，如图2所示。
图2
2）输入单脉冲，按表2测试。
3）在前两步的基础上，让计数、译码、显示电路实现6进制计数。
（线路改接自行设计）
表1 表2
附：管脚排列图。
计数译码显示电路实验报告
计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。
设计与实现一个计数译码显示电路。
提高电子电路设计与实验能力。
实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。
它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。
实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。
2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。
3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。
4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。
5. 连接七段数码管的共阳脚到电源Vcc。
实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。
实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。
实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。
另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。
实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。
实验结果令人满意，并加深了对数字电路的认识。
在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。
(集成电路应用设计实验报告)计数、译码、显示电路实验
计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。
二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。
三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。
插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。
2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。
此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。
计数、译码、显示综合实验
数字电路与逻辑设计实验实验报告实验七计数、译码、显示综合实验一、实验目的1.熟悉中规模集成电路计数器的功能与应用2.熟悉中规模集成电路译码器的功能与应用3.熟悉LED数码管及显示电路的工作原理4.学会综合测试的方法二、实验仪器及设备1.实验箱、万用表、示波器2.74LS160x2、74LS48x2、74LS20、74LS10三、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个六十进制的计数器。
使用LED译码显示电路显示。
四、实验原理由于74LS160计数器为异步清零和同步置数。
因此也存在两种的方法将74LS160改装为六进制计数器。
1.异步清零先得出六进制计数器的数值表：Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1当采用异步清零时，按照十进制数表，可令当74LS160从0101跳到0110瞬间，清零方程输出有效清零信号进行清零。
由函数式可得清零方程F = 。
将清零电路输出接到74LS160的清零端，即可完成一个六进制计数器。
2.同步置数明显，代表十位的74LS160要由5跳到0形成一个循环，要置入数肯定是0000，由于置数方式为同步置数，那么必须是整个六十进制计数器在显示59后，在下一个脉冲上升沿出现时就可以将0000置入计数器，完成了由59到0的循环计数。
按照函数逻辑，可得置数函数式为F = 其中RCO为个位进制计数器的进位输出。
3.用同一个数码管同时显示出个位数和十位数由于同一个数码管接受译码器信号是一致的，所以必须要对个位数信号和十位数信号进行选通再接入译码器，同时把高频率的时钟信号接到选通器和数码管的使能端。
具体的思路为，当高频时钟信号的低电平到达时，选通个位信号接入译码器，此时最右端的7端LED显示管也接收到有效显示信号，显示出个位数字。
当高电平到达时，同理，可在左端的显示管显示出十位数字。
计数、译码和显示电路
实验计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C 、D 为BCD 码输入，a~g 为七段译码。
CD4511的逻辑功能如表所示。
LED 数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“V oltage”栏改成“10”V，再点击下方“确定”按钮退出。
译码显示电路试验报告
译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。
二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。
其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。
三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。
2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。
3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。
四、软件设计本试验采用Verilog HDL语言进行编程设计。
1.编码器模块：通过输入的4位二进制数，控制编码器的输出。
2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。
3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。
五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。
2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。
六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。
本试验中，硬件设计合理，软件设计也达到了预期的目标。
但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。
在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。
七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。
以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。
实验五 计数、译码和显示综合实验
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
广东技术师范学院实验报告
学院： 电子与信息学院 专业：
班级： 成绩：
姓名：
学号：
组别：
组员：
实验地点：
实验日期：
指导教师签名：
实验 五 项目名称： 计数译码显示电路
一．实验目的：
1. 进一步掌握计数译码显示电路的工作原理；
2. 熟悉计数译码显示电路的结构和功能测试方法。
二．实验设备： 电脑一台； Multisim2001仿真软件一套。
三．实验内容：（图略）
根据所学内容，了解该电路接线原理，调试该电路，如果把现在的两位改成三、四位显示输出，该如何做？（注意：该电路的数码显示器已经带有译码器，如果要实际制作，则在该电路的础上还要加选译码器并注意选择芯片电压。
） 四．实验步骤及结果： 1．按图1接线。
2．分析计数译码显示电路的工作原理及其结构、功能 。
参照图1可改成三位显示输出，如图2所示：
五．实验结果分析及结论：
如果把现在的两位改成三、四位显示输出，则在该电路的基础上要加计数及显示器，而在实际的操作中则在该电路的础上还要加选译码器并注意选择芯片电压。
广东技术师范学院实验预习报告
学院：电子与信息学院专业：班级：成绩：
姓名：学号：组别：组员：
实验地点：实验日期：指导教师签名：
实验五项目名称：计数译码显示电路
一．实验目的：
1. 进一步掌握计数译码显示电路的工作原理；
2. 熟悉计数译码显示电路的结构和功能测试方法。
二．实验设备：电脑一台； Multisim2001仿真软件一套。
三．实验内容：（图略）
根据所学内容，了解该电路接线原理，调试该电路，如果把现在的两位改成三、四位显示输出，该如何做？设计如下：
就是把二进制信息由译码器将二进制信息翻译成十进制信息，由数码管显示电路显示出来。
四、注意事项
1、改变输入状态即改变输入端的连线，改连接线前要断开仿真开关，测试时再把开关闭
合。
2、验证的电路不要保存，以免破坏原始的电路图。