计数、译码、显示电路实验
创作编号：
BG7531400019813488897SX
创作者：别如克*
实验五计数、译码、显示电路
一、实验目的
掌握中规模集成计数器74LS161及七段译码器CD4511的逻辑功能，掌握共阴极七段显示器的使用方法，熟悉用示波器测试计数器输出波形的方法。
二、实验原理
计数、译码、显示电路是由计数器、译码器和显示器三部分电路组成的逻辑电路。
下面分别加以介绍。
1．计数器：计数器是一种中规模
集成电路，其种类有很多。
如果按照触
发器翻转的次序分类，可分为同步计数
器和异步计数器两种；如果按照计数数
字的增减可分为加法计数器、减法计数
器和可逆计数器三种；如果按照计数器
进位规律又可分为二进制计数器、十进
制计数器、可编程N进制计数器等多
种。
常用计数器均有典型产品，不须自
己设计，只要合理选用即可。
本实验选用四位二进制同步计数器74LS161做计数器，该计数器外加适当的反馈电路可以构成十六进制以内的任意进制计数器。
图5-1是它的逻辑图。
这个电路除了具有二进制加法计数功能外，还具
有预置数、清零、保持的功能。
图中LD是预置数控制端，D、C、B、
R是清零端，EP、ET是计数器使能控制端，A是预置数据输入端，
D
RCO是进位信号输出端，它的主要功能有：
①异步清零功能
R=0(输出低电平)，则输出ＱDＱCＱBＱA=0000，除EP、ET 若
D
信号外，与其它输入信号无关，也不需要CP脉冲的配合，所以称为“异步清零”。
②同步并行置数功能
R=1，且LD=0的条件下，当CP上升沿到来后，触发器ＱD 在
D
ＱCＱBＱA同时接收D、C、B、A输入端的并行数据。
由于数据进入计数器需要CP脉冲的作用，所以称为“同步置数”，由于4个触发器同时置入，又称为“并行”。
③保持功能
R=1，LD=1的条件下，EP、ET两个使能端只要有一个低在
D
电平，计数器将处于数据保持状态，与CP及D、C、B、A输入无关。
④计数功能
R=1、LD=1、EP=1、ET=1的条件下，计数器对CP端输入在
D
脉冲进行计数，计数方式为二进制加法，状态变化在ＱDＱCＱBＱ
=0000～1111间循环。
74LS161的功能表详见表5-l所示。
A
表5-1 74LS161的功能表
本实验所需计数器是十进制计数器，必须对74LS161外加适当的反馈电路构成十进制计数器，状态变化在ＱDＱCＱBＱA=0000～1001间循环。
用反馈的方法构成十进制计数器一般有两种形式，即和反馈置数
R构成，即：当Q D Q C Q B Q A=1010（十法。
反馈置零法是利用清除端
D
进制数10）时，通过反馈线强制计数器清零，如图5-2(a)所示。
由于该电路会出现瞬间1010状态，会引起译码电路的误动作，因此很少被采用。
反馈置数法是利用预置数端LD构成，把计数器输入端
D1D2D2D3全部接地，当计数器计到1001（十进制数9）时，利用Q D Q A 反馈线使预置端LD=0，则当第十个CP到来时，计数器输出端等于输入端电平，即：Q D=Q C=Q B=Q A=0，这样可以克服反馈置零法的缺
点。
利用预置端LD构成的计数器电路如图5-2(b)所示。
以上介绍的是一片计数器工作的情况。
在实际应用中，往往需要用多片计数器构成多位计数器。
下面介绍计数器的级联方法，级联可分串行进位和并行进位两种。
二位十进制串行进位计数器的级联电路如图5-3所示，其缺点是速度较慢。
二位十进制并行进位（也称超前进位）计数器的级联电路如图5-4所示，后者的进位速度比前者大大提高。
2．译码器：这里所说的译码器是将二进制码译成十进制数字符的器件。
实验中选用的CD4511是一个BCD码七段译码器，并兼有驱动功能，内部没有限流电阻，与数码管相连接时，需要在每段输出接上限流电阻，见图5-5(a)所示。
表5-2是CD4511功能表。
3．显示器：显示器采用七段发光二极管显示器，它可直接显示出译码器输出的十进制数。
七段发光显示器有共阳接法和共阴接法两种：共阳接法就是把发光二极管的阳极都接在一个公共点(＋5V），配套的译码器为74LS46，74LS47等；共阴接法则相反，它是把发光二极管的阴极都连在一起(接地)，配套的译码器为CD4511，74LS48等。
七段显示器的外引线排列图如图5-5(b)所示。
表5-2 CD4511功能表
十进制或功能
输入BI输出字
型LE LT D C B A a b c d e f g
0 1 2 3 4 5 6 7 8 9 0
1
1
1
1
1
1
1
1
1
1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1
1
1
1
1
1
1
1
1
1
1 1 1 1 1 1 0
0 1 1 0 0 0 0
1 1 0 1 1 0 1
1 1 1 1 0 0 1
0 1 1 0 0 1 1
1 0 1 1 0 1 1
0 0 1 1 1 1 1
1 1 1 0 0 0 0
1 1 1 1 1 1 1
1 1 1 1 0 1 1
消隐锁定灯测试×
1
×
1
1
××××
××××
××××
1
×
0 0 0 0 0 0 0
锁定在上一个LE=0时
1 1 1 1 1 1 1
三、实验内容
1．测试74LS161的逻辑功能（计数、清除、置数、使能及进位等）。
CP选用手动单次脉冲或1Hz正方波。
输出接发光二极
管LED显示。
2．按图5-6组装十进制计数器，并接入译码显示电路。
时钟选择1Hz正方波。
观察电路的自动计数、译码、显示过程。
3．（选做）将1Hz方波改为1kHz方波，用示波器分别测十进制计数器Q D、Q C、Q B、Q A的输出波形以及CP的波形，比较
它们的时序关系。
4．（选做）设计并组装六十进制计数器。
要求当十位计数器数字为0时，显示器无显示。
四、实验仪器
1.电路实验箱
2.数字万用表；示波器；
3.计数器：74LS161×2
译码器：CD4511×2
四2输入与非门74LS00×1
1kΩ电阻×14
五、实验要求
1．画出十进制计数、译码、显示电路中各集成芯片之间的连接图。
2．画出十进制计数器CP、Q A、Q B、Q C、Q D的五个波形的波形图，标出周期，并比较它们的相位关系。
1．画出计数器输出的状态图。
六、预习要求与思考题
1．复习计数、译码和显示电路的工作原理。
2．预习中规模集成计数器74LS161逻辑功能及使用方法。
3．进一步了解CD4511译码器和共阴极七段显示器的工作原理和使用方法。
4．绘出十进制计数、译码、显示电路中各集成芯片之间的连线
图。
5．用示波器观察CP、Q D～Q A波形时，要想使所有波形符合时序关系，应选择什么触发方式？如果你选用外触发方式，那
么应取哪个信号作为外触发信号？
七、注意事项
1．为了防止干扰，集成电路不用的输入端不许悬空，必须做适当的处理。
2．检查显示器各段好坏时，可与译码器CD4511连接后，用LT=0来实现，也可经电源+5V接1kΩ电阻限流后接到显示器各段检查。
3．用示波器观察计数器输出波形Q D～Q A时，应选择外触发方式。
八、实验报告
1．写出实验目的、内容，写出设计过程，画出实验电路图。
2．根据实验箱接线结果，绘制波形图，状态图。
3．总结计数器和译码、显示电路的设计和使用的体会。
创作编号：
BG7531400019813488897SX
创作者：别如克*。
实验6.6 计数、译码和显示电路(60进制)
数字电子技术实验实验6.6 计数、译码和显示电路一、实验目的1.学习计数器、译码器和七段显示器的使用方法。
2.掌握计数器、译码器和七段显示器的综合应用。
3.掌握用示波器测试计数器输出波形的方法。
二、实验任务用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。
完成表6-6-1及6-6-2测试，个位波形测试。
三、实验设备数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。
四、实验原理74LS161引脚图4511引脚图七段数码管显示笔段BS311201共阴极显示器，COM接地；BS311101共阳极显示器，COM 接电源+5V 。
输入低位CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。
当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。
译码输出输入高位74LS161逻辑符号输出高位74LS161DQ C Q B Q AQ DCBACR CPLDET EPCo输入输出端说明CR ：异步清零端，低电平有效；LD ：同步置数端，低电平有效；ET 、EP ：使能端，高电平有效；CP ：计数器时钟；D 、C 、B 、A ：数据输入端；Q D 、Q C 、Q B 、Q A ：数据输出端；Co ：进位端。
输入输出CR LD ET EP CP D C B AQ D Q C Q B Q A××××××××10×× d c b a1111××××1 1 0 ××××××1 1 ×0 ×××××0 0 0 0d c b a加计数保持保持74LS161功能表低电平有效74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。
实验8_计数译码显示电路
实验8_计数译码显示电路
计数译码显示电路是一种用于显示计算机数字信息的电路。
它使用一组多位译码器，
将二进制数字转换为十进制，然后显示出来，为人们提供了数字信息的直观化。
计数译码显示电路主要由数据锁存器、译码器组成，它们是电路中的关键元件。
数据
锁存器的作用是将计算机的数字信号锁定，避免数字信号在译码过程中的变化。
而译码器
组则负责由二进制到十进制的转换，一般采用反激型译码器，因其结构简单，抗干扰能力强，稳定可靠，现在广泛使用于计算机领域。
计数译码显示电路主要由若干常用元件组成，如7段数码管、电阻、电容、电源等显
示模块，它可以实现不同的显示功能，如联机可显示多种状态，目前计数译码显示电路广
泛应用于各种电子产品，如手机、电子秤、家用空调、摄像机等。
计数译码显示电路的研究于1958年由英国计算机专家罗伯特·泰森发表，其最大的
创新之处在于它可以让两个不同的逻辑电路和显示电路三者分离，得以实现显示数字信息，当时也是诸多技术领域的里程碑，深受理论研究者和工程实践者的赞誉。
计数译码显示电路具有显示可靠、稳定性强等优点，是微电子系统中常用的一种显示
仪表。
它弥补了旧式显示设备，相当于把显示器技术发挥到极致，在键盘设计上，多个计
数译码显示电路能够降低摩擦损耗，使键盘使用寿命增加，使用范围更加广泛。
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
计数译码显示电路实验报告
计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。
设计与实现一个计数译码显示电路。
提高电子电路设计与实验能力。
实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。
它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。
实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。
2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。
3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。
4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。
5. 连接七段数码管的共阳脚到电源Vcc。
实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。
实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。
实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。
另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。
实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。
实验结果令人满意，并加深了对数字电路的认识。
在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。
计数译码显示电路实验报告总结
计数译码显示电路实验报告总结本次实验是关于计数译码显示电路的搭建和测试。
通过实验，我们掌握了计数器的原理和译码显示电路的工作原理，并能够正确地搭建和测试这些电路。
实验中，我们使用的计数器是74LS161，它是一种同步4位二进制计数器，能够实现递增和递减计数，并能够输出位宽为4位的计数值。
我们将其与译码显示电路74LS47相连，通过74LS47将计数器的输出值转换成7段数码管所显示的数字。
在实验前，我们先对74LS161计数器和74LS47译码显示电路的原理进行了学习和理解。
我们知道，74LS161计数器拥有一个时钟输入，通过时钟信号的触发，可以实现计数器的递增或递减。
而74LS47译码显示电路拥有四个输入端口，分别对应着四位二进制码的输出，通过译码器将输出值转换成7段数码管所显示的数字。
在搭建电路时，我们按照实验指导书中给出的电路图和连接方式进行了连接。
在连接时，我们要注意电路的接线是否正确，以免出现电路短路或开路等问题。
在实验过程中，我们进行了递增和递减计数的测试，观察数码管的显示结果。
我们发现，当计数器的计数值递增或递减时，数码管显示的数字也相应地改变。
这说明我们搭建的电路连接正确，电路能够正常工作。
在实验中，我们还进行了译码器的测试。
我们先将74LS161计数器的输出接到译码器的输入端口，然后将译码器的输出端口分别接到不同的7段数码管上，观察数码管的显示结果。
我们发现，译码器能够正确地将计数器输出值转换成7段数码管所显示的数字。
这说明我们搭建的译码器电路也正确无误。
总的来说，本次实验使我们掌握了计数器和译码显示电路的原理和工作方式，并能够正确地搭建和测试这些电路。
通过本次实验，我们不仅提高了自己的实验操作能力，也加深了对数字电路原理的理解。
实验一 译码、显示电路的设计
实验一译码、显示电路的设计一、实验目的1 巩固和加深对MAX+PLUSⅡ CPLD开发系统的理解和使用；2 掌握硬件实验装置使用方法；3 掌握综合性电路的设计、仿真、下载、调试方法。
二实验仪器设备1 PC机一台2 EDA教学实验系统，1套3 CPLD实验装置，1套三实验内容及步骤（一）用VHDL语言设计2-4译码器1、设计输入（1）开机,进入MAX+PLUSⅡ开发系统。
（2）在主菜单中选NEW，从输入文件类型选择菜单中选文本编辑文件输入方式，进行文本编辑, 并输入VHDL程序代码。
（3）打开FILE主菜单，选择SAVE AS，将程序以实体名保存2、电路的编译与适配（1）选择芯片型号选择当前项目文件，将设计所实现的实际芯片进行编译适配，点击Assign\Device菜单选择芯片，如下图1-2对话筐所示。
如果此时不选择适配芯片的话，该软件将自动把所有适合本电路的芯片一一进行编译适配，这将耗费你许多时间。
该例程中我们选用CPLD芯片来实现，如FLEX8000系列的EPF8282ALC84-4芯片，或FLEX10K系列EPF10K10LC84-4器件。
注意：A、根据实验系统进行选择B、只作仿真可以不选器件，让系统自动分配（2）编译适配启动MAX+plus II \ Compiler菜单，按Start开始编译，并显示编译结果，生成下载文件。
如有错误待修改后再进行编译适配，如下图1-3所示。
注意，此时在主菜单栏里的 Processing菜单下有许多编译时的选项，视实际情况选择设置。
如果说你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，直到设计的硬件实现。
为了检验设计的正确性，那么对其仿真就显得非常必要。
3、电路仿真与时序分析MaxplusII教学版软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。
（1）启动MaxplusII\Wavefrom editor菜单，进入波形编辑窗口，如下图1-4所示。
显示译码电路实验报告
显示译码电路实验报告显示译码电路实验报告引言：在现代电子技术领域，显示译码电路扮演着重要的角色。
它们可以将数字信号转换为人们可以理解的可视化信息，广泛应用于计算机、电视、手机等设备中。
本实验旨在通过搭建一个显示译码电路，探索其原理和应用。
一、实验目的本实验的目的是了解显示译码电路的工作原理，掌握其基本应用。
通过实践操作，学生们可以更好地理解数字电路的运行机制，提高实际动手能力。
二、实验材料和器件1. 74LS47芯片：这是一种BCD-7段译码器，用于将4位二进制输入转换为7段数码管的输出。
2. 7段数码管：用于显示数字和字母等字符。
3. 连接线、电源等辅助器件。
三、实验步骤1. 连接电路：将74LS47芯片与7段数码管通过连接线连接起来，确保电路连接正确无误。
2. 施加电源：将电路连接到适当的电源上，确保电压和电流符合芯片的工作要求。
3. 输入信号：通过开关或其他输入设备提供4位二进制输入信号。
4. 观察结果：观察7段数码管上显示的字符是否与输入信号对应，验证译码电路的正确性。
四、实验结果与分析经过实验操作，我们成功搭建了显示译码电路，并进行了测试。
在输入4位二进制数的情况下，数码管正确显示了对应的字符。
这表明译码电路能够准确地将二进制信号转换为可视化的字符信息。
通过进一步的观察和分析，我们发现译码电路的工作原理是将输入的二进制数映射到对应的数码管段上。
每个数码管段代表一个二进制位，通过控制该段的通断状态，可以显示不同的字符。
而74LS47芯片则起到了译码的作用，将二进制输入转换为对应的数码管段控制信号。
这种显示译码电路广泛应用于各种计算机和电子设备中。
它使得数字信息可以以更加直观和易读的方式展示给用户，提高了人机交互的效率和便利性。
例如，在计算机屏幕上显示的字符、数字时钟、电子秤等设备都使用了类似的译码电路。
五、实验总结通过本次实验，我们深入了解了显示译码电路的工作原理和应用。
通过实际操作，我们掌握了搭建和测试译码电路的方法，提高了动手实践能力。
计数译码显示电路实验报告体会
计数译码显示电路实验报告体会
作为一名学生，我完成了计数译码显示电路的实验，并撰写了实验报告。
在实验过程中，我深刻体会到实验的重要性，能够帮助我们更深入地理解理论知识，提高实际操作能力，同时也能够锻炼我们的独立思考和解决问题的能力。
在实验过程中，我首先了解了计数译码显示电路的基本原理和组成结构，然后按照说明书的要求，依次完成了电路的设计、焊接和测试工作。
在实验过程中，我认真观察了电路的工作状态，仔细分析了电路的工作原理，不断探索实验现象背后的本质原因。
通过本次实验，我深刻认识到了实验的重要性。
实验不仅能够让我们更深入地理解理论知识，还能够提高我们的实际操作能力，锻炼我们的独立思考和解决问题的能力。
同时，我也意识到实验室的安全规范的重要性，只有遵守实验室的安全规定，才能够确保实验的安全性和可靠性。
总之，通过本次实验，我不仅获得了实验技能的提升，还加深了对理论知识的理解，同时也增强了独立思考和解决问题的能力。
我相信，在未来的学习和工作中，这些经验和能力将给我带来巨大的帮助。
电路实验计数器、译码器和数码显示器
二.实验原理
二.实验原理
3.数码显示器
1）作用：直观的显示数码。
2）分类：
•按显示器发光段数分为七段显示或八端显示；
•按显示器所用发光材料分为荧光数码管、半导体数码 管（LED）及液晶显示器。
二.实验原理
七段数码显示器： 七段发光线段分别用a、b、c、d、e、f、g七个小写字母表示。
二.实验原理
C
四.思考题
ENDEND
Thanks For Your Coming
计数器、译码器和数码显示器 的应用
汇报人姓名
汇报时间：xx月xx日
掌握计数器的逻辑功能及使用方法。
01
熟悉译码器和数码显示器的使用方法。
02
一.实验目的
是数字系统的基本逻辑器件。 记录输入时钟脉冲的个数 实现分频、定时 产生节拍脉冲和脉冲序列
计数器
1
按工作方式分：同步式和异步式； 按计数进制分：二进制、十进制、任意进制； 按计数方式分：加计数、减计数、可逆计数器。
地
三.实验内容
实验箱内部已经连接
三实验内容
N：
思考：观察波形时，应选用Q3、Q2、Q1、Q0、 N哪一个作为触发信号？
Q1：
Q2：
Q3：
Q0:
0 1 2 3 4 5 6 7 8 9 0 1
三.实验内容
05
LE为锁定输入，优先级再次之。在LT= 1、BI= 1条件下，LE接高电平，则输出a ~ g状态锁定，保持不变。
g为高电平输出有效。
BI为灭灯输入，优先级次之。在LT= 1条件下，BI接低电平，则输出a ~ g全为低电平，数码管熄灭不亮。
因此，CC4511在译码工作状态时，必须LT= 1、BI= 1、LE = 0。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动