数电 习题解答

3-14 试分析图P3-9 所示逻辑电路，说明输出F3F2F1F0和输入D3D2D1D0的逻辑关系。
解：
F0 = D0 F1 = D1 ⊕ D0
0 D1 D2 D3
1
D0 1
MUX
EN
0
G
0 7
2
0
Y
1
2
W
3
4
5
6
7
0
1 F3
MUX
EN
0
G
0 7
2
0
Y
1
2
W
3
4
5
6
7
图 P3-9 题 3.14 逻辑图
FE 00 01 11 10
DX DX DX DX
DX FE 00
Z 00 0
01 11 10
111
FE D 00 01 11 10
0XX 1 1
01 1 0 1 1 11 1 1 0 1
11
1
XX
10 1
Z
1
1
0
Z
Z = DF + DF + XE + XE = DF + DF + (AC+BC)E + AC+BCE = DF + DF + ACE + BCE + (A + C)(B + C)E =DF + DF + ACE + BCE + (AB + AC + BC)E =DF + DF + ACE + BCE + (AC + BC)E =DF + DF + ACE + BCE + ACE + BCE
⎪⎩ F3(A, B, C) = ΠM(0,3,5,7)
∑ 解：
⎪⎧F1 (A, B, C) ⎨F2 (A, B, C)
= =
AB + BC + AC Σm(2,3,4,5,7)
=
m(3,5,6,7)
⎪⎩F3 (A, B, C) = ΠM(0,3,5,7) = ∑ m(1,2,4,6)
BIN/OCT
0.2VIH/V3Fra bibliotek52.0
2.0
2.0
1.7
VIL/V
1.5
0.8
0.8
0.8
0.7
VNH/V
0.94
0.4
0.4
0.4
0.6
VNL/V
1
0.4
0.4
0.4
0.5
3-2 某集成电路具有如下电气特性：VOL＝0.4V，VOH＝2.4V，VIL＝0.8V，VIH＝1.8V，IOL=10mA， IOH=800μA，IIL=1.2mA，IIH=100μA，试问该电路的扇出系数为多少?并分别计算VNH及VNL。
图 P3-4 题 3.9 逻辑图
解： F = ABS3 + ABS2 ⊕ BS1 + BS0 + A
用公式法求与或式：
F = ABS3 + ABS2 ⊕ BS1 + BS0 + A = A（0BS3 + 0BS2 ⊕ BS1 + BS0 + 0）+A(1BS3 +1BS2 ⊕ BS1 + BS0 +1) = A(BS1 + BS0 ) + ABS3 + BS2 = A ⋅ BS1 + ABS0 + A(B0S3 + 0S2 + B1S3 +1S2 ) = A ⋅ B ⋅S1 + A ⋅ B ⋅S0 + A ⋅ B⋅S2 + A ⋅ B ⋅S3
F2
=1 F1 F0
D1
D3D2
0
00 D0
01 1
11 0
10 D0
D1D0
1
D3D2 00
1
00 0
1
01 1
0
11 0
0 F3
10 1
01 11 10
111 111 000 0 0 0 F3
D1
D3D2
0
00 D0
01 D0
11 D0
10 D0
D1D0
1
D3D2 00
1
00 0
0
01 1
0
11 1
∑ (a)
⎨ ⎪⎩
F2(C,B,A)
=
m(3,5,6,7)
一位全加器。 (b)
F = m0D0 + m1D1 + m2D2 + m3D3 = ABC + AB（C ⊕ D）+ AB0 + ABD = ABC + AB（CD + CD）+ ABD = ABC + ABCD + ABCD + ABD = ABC + (AC＋A)BD + ABCD = ABC + (C＋A)BD + ABCD = ABC + BCD + ABD + ABCD
MUX
MUX
A B
0 1
G
0 3
E X/Y F
0 1
G
0 3
0
0
Y X1 0
0
YZ
C
1
D 21
1
C
2
2
2
1
3
3
3
解：
图 P3-8 题 3.13 逻辑图
X = m0D0 + m1D1 + m2D2 + m3D3 = BA0 + BAC + BAC + BA1 = ABC + AB + ABC=AB+AC + BC = AC + BC
1101001 1
1110001 0
1111000 1
3-18 任意一种逻辑门电路，例如与门、或门和异或门，在使用时经常有多余的输入端，通常处置 这种多余输入端有以下几种方法，试说明它们各适用于何种逻辑器件：
① 将多余输入端通过一电阻接到电源或高电平； ② 将多余输入端接地或接低电平；
③ 将多余的输入端和使用的输入端并联。
1 F2
10 0
01 11 10
111 000 0 00 1 1 1 F2
F2 = D2 D0 +D2 D1+D2 D1 D0 =D2 (D0 + D1) + D2 D1 D0 = D2 (D0 + D1) + D2 D0 + D1=D2 ⊕ (D1 + D0 )
F3 = D3 D2 D1 D0 + D3D0 + D3D2 +D3D1 = D3 (D0 + D2 + D1) + D3 D2 D1 D0 = D3 (D0 + D2 + D1) + D3 D0 + D2 + D1 = D3 ⊕ (D2 + D1 + D0 )
Z = A3B3 (A2 + A1 + A0 + B2 + B1 + B0 ) + A3 B3FA>B + A3B3FA<B
3-31 A 和 B 是两个 4 位无符号二进制数，试设计一个大数减小数电路，当 A＞B 时，输出 A-B，当 A≤B 时，输出 B-A。
解：
∑ ∑
3-32 试画出图 P3-11 所示电路中各点在考虑门电路有延迟情况下的波形。各逻辑门平均传输延迟
为 10 ns，输入信号 A 的周期为 100 ns。
A
1 B1 C1 D
&
F
1E
解：
A 图 P3-11 题 3.32 逻辑图
3-33 下列各函数相等，试找出其中无逻辑险象的函数式：
(1) F1 = AC + AB + BC (2) F2 = AC + AB + BC + AC (3) F3 = AC + AB + BC + BC (4) F4 = AC + AB + BC + AB (5) F5 = AC + AB + BC + AC + BC + AB (6) F6 = (A + B + C)(A + B + C)
解：
BC A 00 01 11 10
01 1 1
BC A 00 01 11 10
01 1 1
11
1 1 F1 1 1
1 1 F2
BC A 00 01 11 10
01 1 1
BC A 00 01 11 10
01 1 1
11
1 1 F3 1 1
1 1 F4
BC A 00 01 11 10
01 1 1
BC A 00 01 11 10
解：①、适用于与门和与非门，异或门一个输入端接高电平相当于非门。 ②、适用于或门和或非门，异或门一个输入端接低电平相当于传输门。 ③、适用于与门、与非门、或门、或非门。
3-19 用 3 线-8 线译码器 74138 和与非门实现下列多输出函数：
⎧ ⎪ ⎨
F1(A, B, C) = AB + BC + AC F2 (A, B, C) = Σm(2,3,4,5,7)
0
0
11
1 1 F5 1
0
F6
①、②、③、④有逻辑险象，⑤、⑥无逻辑险象。
3-34 用无逻辑险象的两级与非门电路实现下列函数： ② F(A,B,C,D)＝Σm (0～3,5,8,10,12～14)；