清华大学研究生入学计算机组成原理试卷一
王万生《计算机组成原理》清华大学出版社完整答案
王万生《计算机组成原理》清华大学出版社完整答案计算机组成原理实用教程(第二版)2习题1参考答案一、选择题1．微型计算机的分类通常是以微处理器的 D 来划分。
A．芯片名 B. 寄存器数目C．字长 D. 规格2. 将有关数据加以分类、统计、分析，以取得有价值的信息，我们称为 A 。
A．数据处理 B. 辅助设计C．实时控制 D. 数值计算3．计算机技术在半个世纪中虽有很大的进步，但至今其运行仍遵循这一位科学家提出的基本原理 D 。
A.爱因斯坦B. 爱迪生C. 牛顿D. 冯·诺伊曼4．冯·诺伊曼机工作方式的基本特点是 A 。
A．按地址访问并顺序执行指令 B．堆3栈操作C．选择存储器地址 D．按寄存器方式工作5．目前的CPU包括_A_和cache。
A. 控制器、运算器B. 控制器、逻辑运算器C. 控制器、算术运算器D. 运算器、算术运算器二、填空1. 数字式电子计算机的主要外部特性是快速性、准确性、通用性、逻辑性。
2. 世界上第一台数字式电子计算机诞生于1946 年。
3. 第一代电子计算机逻辑部件主要由电子管组装而成。
第二代电子计算机逻辑部件主要由晶体管组装而成。
第三代电子计算机逻辑部件主要由集成电路组装而成。
第四4代电子计算机逻辑部件主要由大规模集成电路组装而成。
4. 当前计算机的发展方向是网络化计算机系统、分布式计算机系统和智能化计算机系统等方向发展。
5. 电子计算机与传统计算工具的区别是自动化程度高。
6.冯·诺依曼机器结构的主要思想是 1.采用二进制代码表示数据和指令；2．采用存储程序的工作方式；3．计算机的硬件系统由五大部分组成。
7. 冯·诺依曼机器结构由控制器、存储器、运算器、输入设备和输出设备五大部分组成。
8. 中央处理器由运算器和控制器两部分组成。
9. 计算机中的字长是指机器数的二进制位数（或计算机一次可以处理的二进制位数）。
10. 运算器的主要部件是算术逻辑运算单元5ALU。
2022年清华大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2022年清华大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、在全相联映射、直接映射和组相联映射中，块冲突概率最小的是（）。
A.全相联映射B.直接映射C.组相联映射D.不一定3、加法器采用先行进位的根本目的是（）。
A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是4、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；unsigned int y=x；得到y的机器数为（）。
A.00007FFAHB.0000 FFFAHC.FFFF 7FFAHD.FFFF FFFAH5、在浮点机中，判断原码规格化的形式的原则是（）。
A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同6、一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始的若干连续单元读出或写入多个数据。
这种总线事务方式称为（）。
A.并行传输B.串行传输C.突发传输D.同步传输7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns8、计算机硬件能够直接执行的是（）。
1.机器语言程序IⅡ.汇编语言程序Ⅲ.硬件描述语言程序入A.仅IB.仅I、ⅡC.仅I、ⅢD. I、Ⅱ 、Ⅲ9、（）可区分存储单元中在放的是指令还是数据。
计算机组成原理-研究生入学经典试卷(共20套+答案)2
研究生入学试卷二一.填空题（每小题3分，共18分）。
1．移码表示法主要用于表示A.___数的阶码E,以便于比较两个B.___的大小和C.___ 操作。
2. 双端口存储器和多模块交叉存储器属于A.___存储器结构.前者采用B.___技术， 后者采用C.___技术。
3. 堆栈是一种特殊的数据寻址方式，它采用A.___原理.按结构不同，分为B.___ 堆栈和C.___堆栈。
4. 流水CPU 中的主要问题是A.___相关,B.___相关和C.___相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。
5. 总线仲裁部件通过采用A.___策略或B.___策略，选择其中一个主设备作为总线 的下一次主方，接管C.___权。
6. 显示适配器作为CRT 和CPU 的接口，由A.___存储器，B.___控制器，ROM BIOS 三部分组成。
先进的C.___控制器具有D.____加速能力。
二．（10分）设[x]补=x 0.x 1x 2…x n , 求证：（1） x= －x 0+∑=n i 1x i 2-i (2) [x/2]补= x 0. x 0x 1x 2…x n三．(11分)假设有如下器件：2片74181ALU ，4片74LS374正沿触发8D 寄存器，2片74LS373透明锁存器，4片三态输出八缓冲器（74LS240），一片8×8直接补码阵列乘法器（MUL ）,其乘积近似取双倍字长中高8位值，一片8÷8直接补码阵列除法器（DIV ）,商为8位字长。
请设计一个8位字长的定点补码运算器，它既能实现补码四则算术运算，又能实现多种逻辑运算。
四．（10分）设存储器容量为32字，字长64位，模块数m = 4,分别用顺序方式和交叉方式进行组织.若存储周期T = 200ns ，数据总线宽度为64位，总线传送周期τ= 50ns, 问：顺序存储器和交叉存储器带宽各是多少？五．（10分）一种二地址RR 型，RS 型指令结构如下所示6位 4位 4位 1位 2位 16位. D 为偏移量字段.通过I,X,D 的组合，可构成一个操作数的寻址方式，其有效地址E 的请写出表中6种寻址方式名称，并说明主存中操作数的位置。
计算机组成原理-研究生入学经典试卷(共20套)19
研究生入学试卷十九一. 填空题（每小题3分，共18分）。
1．为了运算器构造的A.___，运算方法中算术运算通常采用B.___加减法，C.___乘除法或D.___乘除法。
2．存储器的技术指标有A.___，B.___，C.___，D.___。
3．堆栈是一种特殊的A.___寻址方式，它采用B.___原理，按结构不同，分为C.___堆栈和D.___堆栈。
○在一个CPU 周期中，采用操作码方式，一次只能控制信息从某个源部件到某个目标部件执行过程的微指令叫B.___，后者实现一条机器指令的微程序要比前者编写的微程序C.___。
5．当代标准总线由A.___，B.___，C.___和公共线组成。
6．多路型DMA 控制器不仅在A.___上，而且在B.___上可以连续多个设备，适合于连接C.___设备。
二. (10分)设［x ］补=x 0.x 1x 2···x n ,求证:0, 1＞x ≥0x=2x 0+x, 其中x=1， 0＞x ＞－1三. (10分)某加法器进位链小组信号为C 4C 3C 2C 1,低位来的进位信号为C 0,请分别按下述两种方式写出C 4C 3C 2C 1的逻辑表达式.(1) 串行进位方式(2) 并行进位方式四. (11分)某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。
现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，便其地址空间为8000H —FFFFH 。
假设此RAM 芯片有CS 和WE 信号控制端。
CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为RD(读)，WR(写)，MREQ(存储器请求)，当且仅当MREQ 和RD （或WR ）同时有效时，CPU 才能对有存储器进行读(或写)，试画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。
五. (10分)某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S(源)， D(目标)都是通用寄存器，m 是主存的一个单元，三种指令的操作码分别是MOV(OP) =（A ） H,STA(OP)=(1B)H, LDA(OP)=(3C)H, MOV 是传送指令，STA 为写数指令，LDA 为读数指令。
计算机组成原理-研究生入学经典试卷(共20套)20
研究生入学试卷二十一．填空题（每小题3分，共18分）1.沿磁盘半径方向单位长度上的磁道数称为A.___，而磁道单位长度上能记录的二进制代码位数称为B.___, A和B统称为磁盘存储器的C.___。
2.指令系统的A.___和B.___不仅直接影响到机器的硬件结构，而且也影响到C.___。
3.流水线处理器是指A.___类型的机器，其实质是B.___处理，以提高机器速度。
4.总线定时是总线系统的核心问题之一，为了同步主从方的操作，必须制订A.___,通常采用B.___定时和C.___定时两种。
5.显示适配器作为CRT和CPU的接口，由A.___存储器，显示控制器，B.___三部分组成，先进的显示控制器具有C.___加速能力。
6.字节多路通道可允许A.___设备进行B.___型操作，数据传送单位是C.___。
二．（10分）把十进制数x=(+128.75)×2－10写成浮点表示动机器数,阶码、尾数分别用原码反码和补码表示。
设阶码4位，阶符1位，尾数15位，尾数符号1位。
三．（10分）设x=+15,y=-13,输入数据用补码表示，用带求补器的补码阵列乘法器求乘积x×y=?并用十进制乘法进行验算。
四．（11分）一片EDRAM的存储容量为1M×4位，其中Sel为片选信号，RAS为行选通信号，CAS为列选通信号，Ref为刷新信号，A0~A10为地址输入信号。
请设计一个1M×32位的存储器。
其存储容量是多少？画出组成模块图。
五．（10分）如图A20.1所示的处理机是按下列规则设计的①所有指令的字长都是１６位;②OP码域宽度为２位;③在进行所有的算术运算时，累加器AC0的内容总是作为一个操作数，而运算结果保存在AC1。
AC0,AC1均不必在指令中指出;④数据存储器(DM)字长１６位，最大容量65536字;⑤指令存储器(IM)最大容量为16384字;⑥四个合法的操作码中，任一操作码所指定的任何一个操作数都可以按直接寻址方式从DM中找到;⑦每个通用寄存器(Ri)的宽度都是１６位;⑧四个合法的OP码是：LDA=00,从DM位置AAA取数放在AC0中，STA=01,将AC0的内容存入DM位置AAA;ADD=10,AC0内容与DM位置AAA里的内容相加，UNA=11未用。
计算机组成原理-研究生入学经典试卷(共20套)11.
研究生入学试卷十一一.填空题 (每小题 3分,共 18分。
1.为了使计算机能直接处理十进制形式的数据,采用以下两种表示形式:A. ___形式和 B. ___形式。
前者主要用在 C. ___计算的应用领域。
2. 主存与 cache 的地址映射有 A. ___, B. ___, C. ___三种方式。
3. 存储器堆栈中,需要一个 A. ___, 它是 CPU 中的一个专用寄存器, 它指定的 B. ___就是堆栈的 C. ___。
4.微程序设计技术是利用 A. ___方法设计操作控制器的一门技术,具有 B. ___和可维性等一系列优点。
5. 计算机系统中,根据应用条件和硬件资源不同,数据传输方式可采用 A. ___传送, B. ___传送, C. ___传送。
6. IEEE1394是 A. ___I/O标准接口, 与 SCSI 相比, 具有更高的 B. ___和 C. ___实时性。
二. (11分求证:[x]补 +[y]补 =[x+y]补 (mod 2三 . (10分设 x = -15,y = -13,用带求补器的原码阵列乘法器求出乘积 x ×y = ?并用十进制数乘法验证。
四 . (10分设存储器容量为 2M 字,字长 64位,模块数 M = 8, 分别用顺序方式和交叉方式进行组织,存储周期 T = 200ns,数据总线宽度 64位,总线传送周期为τ= 50ns.问:顺序存储器和交叉存储器带宽各是多少?五 . (10分请在下表中第 2列、第 3列填写简要文字对 CISC 和 RISC 的主要特性进行对比。
比较内容 CISC RISC(1指令系统(2指令数目(3指令格式(4寻址方式(5指令字长(6可访存指令(7各种指令使用频率(8各种指令执行时间(9优化编译实现(10程序源代码长度(11控制器实现方式(12软件系统开发时间六 . (10分证明一个 m 段流水线处理器和具有 m 个并行部件的处理器一样具有同等水平的吞吐能力。
计算机组成原理考研试卷(一)及答案
计算机组成原理考研试卷（一）及答案一、选择题(共20 分，每题1 分)1.CPU 响应中断的时间是______ 。
A.中断源提出请求;B.取指周期结束;C.执行周期结束;D.间址周期结束。
2.下列说法中______是正确的。
A.加法指令的执行周期一定要访存;B.加法指令的执行周期一定不访存;C.指令的地址码给出存储器地址的加法指令，在执行周期一定访存;D.指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。
3.垂直型微指令的特点是______。
A.微指令格式垂直表示;B.控制信号经过编码产生;C.采用微操作码;D.采用微指令码。
4.基址寻址方式中，操作数的有效地址是______ 。
A.基址寄存器内容加上形式地址(位移量);B.程序计数器内容加上形式地址;C.变址寄存器内容加上形式地址;D.寄存器内容加上形式地址。
5.常用的虚拟存储器寻址系统由______两级存储器组成。
A.主存-辅存;B.Cache-主存;C.Cache-辅存;D.主存—硬盘。
6.DMA 访问主存时，让CPU 处于等待状态，等DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作______。
A.停止CPU 访问主存;B.周期挪用;C.DMA 与CPU 交替访问;D.DMA。
7.在运算器中不包含______ 。
A.状态寄存器;B.数据总线;C.ALU;D.地址寄存器。
8.计算机操作的最小单位时间是______。
A.时钟周期;B.指令周期;C.CPU 周期;D.中断周期。
9.用以指定待执行指令所在地址的是______。
A.指令寄存器;B.数据计数器;C.程序计数器;D.累加器。
10.下列描述中______是正确的。
A.控制器能理解、解释并执行所有的指令及存储结果;B.一台计算机包括输入、输出、控制、存储及算逻运算五个单元;C.所有的数据运算都在CPU 的控制器中完成;D.以上答案都正确。
11.总线通信中的同步控制是______ 。
(完整版)计算机组成原理样卷及参考答案
题号一二三四合计分数阅卷人一、单选题（每题2分，共30分）1冯.诺依曼计算机结构的核心思想是：_________ 。
A二进制运算B 有存储信息的功能C运算速度快D存储程序控制2计算机硬件能够直接执行的只有_________ 。
A机器语言B 汇编语言C机器语言和汇编语言D各种高级语言3零的原码可以用哪个代码来表示：_________ 。
A 11111111B 10000000C 01111111D 1100000，其真值为A 789B 789HC 1929D 11110001001B 4某数在计算机中用8421码表示为0111 1000 10015目前在小型和微型计算机里最普遍采用的字符编码是A BCD 码B十六进制代码 C ASC I I码 D 海明码6当-1 v x v 0时，【x】原二：_______ 。
A 1-xB xC 2+xD (2-2-n) - | x |7 执行一条一地址的加法指令需要访问主存__________ 次。
A 1B 2C 3D 48 在寄存器间接寻址中，操作数应在_________ 中。
A 寄存器B 堆栈栈顶C 累加器D 主存单元9 在串行进位的并行加法器中，影响加法器运算速度的关键因素是：______________ 。
A 门电路的级延迟B 元器件速度C 进位传递延迟D 各位加法器速度的不同10 运算器虽由许多部件组成，但核心部件是__________ 。
A 算术逻辑运算单元B 多路开关C 数据总线D 累加寄存器1 1在浮点数编码表示中_______ 在机器中不出现，是隐含的。
A. 阶码B. 符号C 尾数D 基数12下列关于RISC 的叙述中，错误的是： ________ 。
A RISC 普遍采用微程序控制器B RISC 大多数指令在一个时钟周期内完成 C RISC 的内部通用寄存器数量相对 CISC 少D RISC 的指令数、寻址方式和指令格式种类相对 CISC 少13计算机主频的周期是指 _______ 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
研究生入学试卷一
一．一．选择题（每小题1分，共10分）。
1.在机器数___中，零的表示形式是唯一的。
A.A.原码
B.补码
C.反码
D.移码
2.设[x]补=1.x1x2x3x4,当满足___时，x>-1/2成立。
A. x1=1, x2—x4至少有一个为1
B. x1=1，x2—x4任意
C. x1=0, x2—x4至少有一个为1 D .x1=0, x2—x4任意
3.某SARM芯片，其存储容量为64K×16位，该芯片的地址线数目和数据线数目分别是___。
A. 64, 16 B 16, 64, C 64, 8 D 16, 16
4.以下四种类型指令中，执行时间最长的是___。
A.A.RR型指令
B. RS型指令
C. SS型指令
D. 程序控制指令
5.在下面描述的RISC指令系统基本概念中不正确的表述是___。
A. 选取使用频率低的一些复杂指令，指令条数多。
B.B.指令长度固定
C.C.指令格式种类多
D.D.只有取数/存数指令访问存储器
6.在下面描述的流水CPU基本概念中，不正确的表述是___。
A.A.流水CPU是以空间并行性为原理构成的处理器。
B.B.流水CPU一定是RISC机器
C.C.流水CPU一定是多媒体CPU
D.D.流水CPU是一种非常经济而实用的以时间并行技术为原理构造的处理器。
7.多总线结构的计算机系统，采用___方法，对提高系统的吞吐率最有效。
A.双端口存储器
B.提高主存速度
C.交叉编址多模块存储器
D.cache
8.在下述I/O控制方式中，主要由程序实现的是___。
A. A.PPU方式
B. 中断方式
C. DMA方式
D. 通道方式
9．CRT的分频率为1024×1024像素，像素的颜色数为256色，则刷新存储器的容量是___.
A. 512KB
B. 1MB
C. 256KB
D. 2MB
10. 采用DMA方式传送数据时，每传送一个数据要占用___的时间。
A.一个指令周期
B.一个机器周期
C.一个时钟周期
D.一个存储周期二．二．填空题（每小题3分，共18分）。
1．2000年，超级计算机的最高浮点运算速度达到A.___亿次/秒，我国的B.___号超级计算机浮点运算速度达到3840亿次/秒，成为C.___之后第三个拥有高速计算机的国家。
2．按IEEE754标准，一个浮点数由A.___, 阶码E, 尾数M三个域组成。
其中阶码E的值等于指数的B.___, 加上一个固定C.___。
3．闪速存储器能提供高性能，低功率，高可靠性，以及A.___能力，为现有的B.___体系结构带来了巨大的变化，因此作为C.___用于便携式电脑中。
4．并行处理技术已成为计算机技术发展的主流。
它可贯穿于信息加工的各个步骤和阶段。
概括起来，主要有三种形式：A.___并行，B.___并行，C.___并行。
5．为了解决多个A.___同时竞争总线B.___, 必须具有C.___部件。
6．重写型光盘分A.___和B.___两种，用户可对这类光盘进行C.___信息。
三．三．应用题
1．（12分）设x= +15, y= -13,用带求补器的原码阵列乘法器求乘积x×y = ? 并用十进制数乘法进行验证。
2．（12分）用定量分析方法证明模块交叉存储器带宽大于顺序存储器带宽。
3．（12分）下表列出pentium机的9种寻址方式名称及有关说明，请写出对应寻址方式的有效地址E的计算方法。
Pentium机寻址方式
4．（12
知指令存储器IM最大容量为16384字（字长18位），数据存储器DM最大容量是65536字（字长16位）。
各寄存器均有“打入”(R in)“送出”(R out)控制命令，但图A1.1中未标出。
图A1.1
设机器指令格式为
加法指令可写为“i0) + ((R i) + X)→AC1,其中((R i) + X)部分通过寻址方式指向数据存储器DM。
现取R i为R1。
画出ADD指令的指令周期流程图，写明“数据通路”和相应的微操作控制信号。
5．（12分）画出PCI总线结构框图，说明HOST总线，PCI总线，LAGACY总线的功能。
6．（12分）何谓SCSI?若设备的优先级依次为CD-ROM，扫描仪，硬盘，请用SCSI进行配置，画出配置图。