高速PCB板的电磁兼容性设计及仿真分析
高速数字系统印刷电路板电磁兼容设计
高速数字系统印刷电路板电磁兼容设计
电磁兼容性（EMC）是指在电子设备的设计中，控制和减少电磁辐射和感受到的干扰的能力。
高速数字系统印刷电路板（PCB）的电磁兼容设计是确保信号完整性和减少干扰的关键。
以下是高速数字系统PCB电磁兼容设计中需要注意的几个方面：
1. PCB布局
在PCB布局中，需要考虑信号传输的路径和信号返回路径，减少信号穿越其他信号的路径。
把高速信号与低速信号区分开，以避免相互间的干扰。
将电源和地线区分开来，并安排有厚的电源和地线轨道以降低阻抗。
还需要使用差分信号传输以减少共模噪声的影响。
2. 路径匹配
在设计中，需要匹配差分信号路径和串并转换器的2个传输线的长度和阻抗，以最小化分布式参数和保存信号完整性。
还需要匹配电源地线与信号路径，以减少进入系统的噪声和干扰。
3. 绕线规则
在PCB设计中，需要减少绕线时的环行电流，可以采用缠绕电流、防滞环、环形翻滚式布线等规则，降低干扰。
绕线路线的宽度必须匹配PCB层的厚度，并注意信号层的层间距和孔的大小。
4. 地板设计
地板必须是均匀的，以使整个板成为一个整体。
对于每个数字集成电路，需要使用适当的电源去耦电容器来消除高频噪声的引入。
为了降低噪声的影响，需要使地面足够大并保持连续性。
5. 示意图和设计说明
需要提供示意图和设计说明来描述PCB的电磁兼容设计和各部分之间的通信。
应该考虑到不同的系统元件之间的干扰和保护措施。
6. PCB测试
PCB测试是非常重要的，可以使用测试设备来测试电磁辐射和传导干扰以及信号完整性。
测试结果可以用来检查PCB设计的功效。
高速电路板电磁兼容性分析
高速电路板电磁兼容性分析背景介绍随着电子技术的不断发展，高速电路板的应用也越来越广泛。
然而，在高速电路板的设计和制造过程中，电磁兼容性问题是不可避免的难题。
电磁兼容性是指电子设备在电磁环境下工作时不产生有害的 elecromagnetic interference（EMI）（电磁干扰）和 elecromagnetic susceptibility（EMS）（电磁感受性）的特性，也是电子设备能够和其他设备正常工作的重要保障。
本文将从电磁干扰和电磁感受性两个方面介绍高速电路板电磁兼容性的相关内容，并分析影响高速电路板电磁兼容性的因素。
高速电路板的电磁干扰高速电路板的电磁干扰主要是指电路板内部信号的互相干扰，包括共模干扰、差模干扰和噪声耦合等。
其中，共模干扰和差模干扰是高速电路板电磁兼容性设计中的重要问题。
共模干扰共模干扰又称为共模噪声，是指两个或两个以上信号共同受到相同的干扰，导致它们产生相同的误差。
在高速电路中，一般会采用差模信号传输方式，因此要想减小共模干扰，可以从差模信号的角度入手。
具体措施包括：•增加差模信号传输的电阻、电容等参数；•采用分差模路线进行传输；•对电路板进行屏蔽和隔离。
差模干扰差模干扰是指两个或两个以上信号的差分信号受到干扰，导致它们之间的差异变小，从而影响差分信号的传输品质。
减小差模干扰可以采取以下措施：•减少信号在电路板上的反射；•增大差分信号的噪声锁定范围；•优化电路板的地线布局。
高速电路板的电磁感受性高速电路板的电磁感受性主要是指电路板在外部电磁环境下受到的干扰，也包括共模干扰和差模干扰等问题。
影响高速电路板电磁感受性的因素很多，主要包括以下几个方面：电路板导体的长度和宽度电路板的导体长度和宽度不同会影响电磁感受性，一般情况下，导体越长、越宽，电磁感受性越强。
信号频率和功率信号的频率和功率越高，电磁感受性越强。
因此，在高速电路板的设计过程中，要根据信号的特性，合理选择信号频率和功率，从而尽可能减小电磁感受性。
详述高速PCB设计中的电磁兼容性问题
详述高速PCB设计中的电磁兼容性问题近年来，随着电子技术的快速发展，高速PCB设计在通信、计算机、汽车电子等众多领域中扮演着重要的角色。
然而，在高速PCB设计中，电磁兼容性问题却是一个令人头疼的挑战。
本文将详述高速PCB设计中的电磁兼容性问题，并提出一些解决方案。
一、高速PCB设计中的电磁兼容性问题概述在高速PCB设计中，由于信号的频率较高，电流和信号的变化速度较快，会产生较强的电磁场。
这些电磁场可能会干扰其他电路或设备，导致系统性能下降，甚至造成严重的故障。
因此，电磁兼容性问题是高速PCB设计中需要高度关注的一个方面。
二、高速PCB设计中常见的电磁兼容性问题1. 串扰问题：在高速PCB设计中，由于信号线之间的距离较近，会导致信号间的串扰。
当一个信号线发生变化时，其周围的信号线可能会受到影响，造成误码率的增加。
2. 辐射问题：高速PCB上的信号线和电源线会辐射电磁波，可能对附近的其他电路或设备产生干扰。
特别是当信号线长度接近或超过信号波长的一半时，辐射问题会更加严重。
3. 地线问题：在高速PCB设计中，地线的布局和连接方式对电磁兼容性有重要影响。
如果地线布局不合理，可能会导致电流回路不畅通，进而产生电磁辐射或引入地回路噪声。
4. 电源噪声问题：在高速PCB设计中，电源噪声的干扰会对信号质量产生很大影响。
电源线上的纹波噪声、开关噪声和共模噪声等都可能引起系统性能下降。
三、解决高速PCB设计中电磁兼容性问题的方法1. 合理的布局设计：合理布局是解决电磁兼容性问题的关键。
应该将敏感信号线和噪声源分隔开，并保持足够的距离。
同时，应确保地线的布局合理，避免信号回流路径过长。
2. 控制信号线长度和层间引线数：信号线长度应控制在信号波长的1/10以内，避免产生较大的辐射问题。
同时，层间引线数也应合理控制，减少层间串扰的可能性。
3. 优化电源和地线布局：电源线和地线应尽量平行布局，减小回流路径的面积。
此外，应采用直线连接方式，减少电流环路的面积，降低电磁辐射问题。
高速PCB可控性与电磁兼容性设计
高速PCB可控性与电磁兼容性设计第一篇布线在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的预备工作都是为它而做的，在囫囵PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。
PCB布线有单面布线、双面布线及多层布线。
布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线举行布线，输入端与输出端的边线应避开相邻平行，以免产生反射干扰。
须要时应加地线隔离，两相邻层的布线要相互垂直，平行简单产生寄生耦合。
自动布线的布通率，依靠于良好的布局，布线规章可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。
普通先举行探究式布经线，迅速地把短线连通，然后举行迷宫式布线，先把要布的连线举行全局的布线路径优化，它可以按照需要断开已布的线。
并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯穿孔不太适应了，它铺张了许多珍贵的布线通道，为解决这一冲突，浮现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得越发便利，越发流畅，更为完美，PCB 板的设计过程是一个复杂而又容易的过程，要想很好地把握它，还需广阔工程设计人员去自已体味，才干得到其中的真谛。
1 电源、地线的处理既使在囫囵PCB板中的布线完成得都很好，但因为电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的胜利率。
所以对电、地线的布线要仔细对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明了地线与电源线之间噪音所产生的缘由，现只对降低式抑制噪音作以表述：（1）、尽人皆知的是在电源、地线之间加上去耦。
第1页共9页。
高速PCB电磁兼容的研究
可 能 有 较 高 的 电 压 ， 应 加 大 他 们 之 间 的 距 离 ， 免 放 电 引 出 意 外 以
短 路 。
计 已 成 为 高 速 ＰＣ 设 计 中 急 待 解 Ｂ 决 的技 术难 题 。
（ ２）某 些 元 器 件 或 导 线 之 间
系 到 电 子 设 备 质 量 的 好 坏 。 随 着 电 子 技 术 的 飞 速 发 展 ， 电 子 产 品 越 来 越 趋 向 高 速 ， 高 灵 敏 度 ， 高 密 度 ， 这 种 趋 势 导 致 了 Ｐ ＣＢ电 路 板 设 计 中 的 电 磁 兼 容 （ ＭＣ 和 电 Ｅ ）
线之 间容 易 发生 串扰 ， 且散 热性 而
（ ）综 合 考 虑 各 元 件 之 间 的 ６ 分 布 参 数 。 尽 可 能 使 元 器 件 平 行 排 列 ， 这 样 不 仅 有 利 于 增 强 抗 干
扰 能 力 ， 而 且 外 观 美 观 ， 易 于 批
量生 产 。
能 不 好 。 确 定 Ｐ Ｂ 寸 之 后 ， 就 可 Ｃ 尺 以 根 据 电 路 的 功 能 模 块 ｘ－ 部 器 ，全 ｊ 件 进 行 布 局 。 高 速 Ｐ Ｂ 布 局 通 常 Ｃ 的
和 传 输 线 的 设 计 几 个 方 面 分 析 研 究 了 改 善 高 速 Ｐ Ｂ Ｍ 性 能 的 方 法 ， 并 介 绍 了 其 它 的 一 些 抗 Ｃ Ｅ Ｃ
电磁干扰 技术 。
关 键 词 ： 磁 兼 容 ； 速 Ｐ Ｂ 电 磁 干 扰 电 高 Ｃ； 中 图 分 类 号 ：Ｎ ０ Ｔ７ １ 文 献 标 识 码 ： Ａ 文 章 编 号 ： ０ ３ ０ ０ （０ ７ ０ － ０ ２ ０ １０－１ ７２ ０）Ｂ ０９－ ３
ＣＬＣ ｕｍ ｈｅｒＴＮ７ ｉ ｔ ＝ ０１
高速电路板电磁兼容性分析
毕业论文论文题目：高速电路板电磁兼容性分析系部：专业名称：班级：学号：姓名：指导教师：完成时间：年月日高速电路板电磁兼容性分析摘要：本文首先对电磁兼容的基本概念作出了简要的回答，接着引出了在高速电路板中存在的电磁兼容问题，主要是其产生的原因，重点是电磁干扰的内容，以及相应的解决办法。
由这些问题给出了高速电路板在电磁兼容性上的设计方法，包含了元器件的放置、去耦电容的放置等基本原则。
最后通过对PCBMOD仿真软件的简单介绍使PCB板的EMC问题在计算机辅助软件的帮助下大为简化，使复杂的问题在现实应用中的解决成为可能。
关键词：电磁兼容性（EMC）；电磁干扰（EMI）；电磁敏感性（EMS）High speed circuit board electromagnetic compatibility analysisAbstract: This article first has made the brief reply to the electromagnetic compatibility basic concept, then has drawn out the electromagnetic compatibility question which exists in the high-speed circuit board, mainly is the reason which it produces, the key point is the electromagnetic interference content, as well as corresponding solution.Has given the high-speed circuit board in electromagnetic compatibility design method by these questions, has contained the primary device laying aside, the decoupling electric capacity laying aside and so on the basic principle.Finally through causes PCB to the PCBMOD simulation software simple introduction the board the EMC question to assist the software in the computer under the help is greatly the simplification, causes the complex question in the reality application solution into possibleKey words: Electromagnetic compatibility（EMC）；Electromagnetic interference （EMI）；Electromagnetic sensitivity（EMS）目录引言 (3)1.电磁兼容性的概念与内容 (3)1.1电磁兼容的概念 (3)1.2电磁兼容包含的内容 (4)2.高速电路板的电磁兼容性 (4)2.1高速电路板电磁干扰的产生原因 (4)2.2电磁干扰的解决办法 (6)3.PCB板电磁兼容性设计原则及方法 (7)3.1 元器件的放置 (7)3.2 PCB板的叠层布线 (8)3.3 去耦电容的放置及使用方法 (8)4.PCB板的EMC仿真分析 (8)4.1 EMC仿真介绍 (8)4.2 PCBMOD仿真软件 (9)5.应用单片机设计PCB板 (10)5.1设计流程 (10)5.2设计注意事项. (11)结束语 (12)参考文献 (13)致谢词 (14)引言科学技术的发展，特别是集成电路的发展，带动着高速电路的飞速发展，电子设备体积越来越小，集成度却越来越高，高速、高密度的数字电路设计成为主要发展方向。
高速pcb板的电磁兼容性设计与仿真分析
东南大学硕士学位论文环境的污染和无线电频谱资源的影响，世界各国制定了相关的电磁兼容标准、法律法规来限制产品的电磁辐射问题，不符合标准要求的产品不允许在市场中销售，即电磁兼容认证，这也逐渐成了限制别国产品进入本国市场的技术贸易壁垒。
欧盟于１９８９年５月３日颁布了电磁兼容性指令（８９／３３６／ＥＥｃ）。
指令严格规定，凡不符合指令要求的产品，一律禁止进入欧盟市场或投入使用。
１９９１年４月、１９９２年４月和１９９３年７月，欧盟又先后三次对该指令进行修改。
最近，欧盟在８９／３３６／ＥＥＣ及其修改件的基础上对电磁兼容技术法规内容再一次作了较大幅度的修改和调整，并于２００４年１２月３１日重新颁布了新的电磁兼容性指令（２００４／１０８／Ｆ＿贮），该指令将逐步取代８９／３３６／ＥＥＣ。
指令所有电子产品必须通过电磁发射测试和电磁抗扰度测试并按要求加贴ＣＥ标志才可以欧盟市场中销售，没有ＣＥ标志的，不得上市销售，已加贴ＣＥ标志进入市场的产品，发现不符合安全要求的，要责令从市场收回，持续违反指令有关ＣＥ标志规定的，将被限制或禁止进入欧盟市场或被迫退出市场。
欧盟电磁兼容标准的执行及过渡时间如下表所示：图１－３欧洲电磁兼容标准执行情况西方一些发达的国家如美国、加拿大、日本等国也提出实施ＥＭＣ指令的要求，并且实施这一指令的要求也正在向世界各国延伸，将成为世界各国的共同要求。
所以不通过电磁兼容性能试验的设备、产品是无法进入国际市场，它是电子设备进入国际市场的通行证。
我国也于２００３年开始实施强制性的产品认证，在认证规定之内的产品必须在指定测试机构通过相应电磁兼容和安全标准的测试并在产品上贴加“ＣＣＣ”标识，方可在市场中销售。
且近年来全球电磁兼容认证的要求也不断变化，世界各国都逐渐采用ＩＥＣ及ＣＩＳＰＲ出版制定的ＥＭＣ的标准来要求市场上的电子产品，如下表所示１２】：电磁兼容要求的扩大１９９２１９９３１９９４１９９５１９９６１９９７１９９８１９９９２０００２００１２００２２００３．２００６ＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣ∞ＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤｏＣＦＣＣＤｏＣＴＷＴｕｖＴＷＴＵｖＴＷＴＷＴＷＴＷＴＷＴＵＶＴＷＴＷＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫｏＶＤＥＶＤＥＶＤＥｆＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣ￡ＣＥＭＰＲ¨．ＭＰＲ¨。
PCB设计中的电磁兼容性考虑
PCB设计中的电磁兼容性考虑1．电磁兼容的一般概念考虑电磁兼容的根本原因在于电磁干扰的存在。
电磁干扰（Electromagnetic Interference，简称EMI）是破坏性电磁能从一个电子设备通过辐射或传导传到另一个电子设备的过程。
一般来说，EMI特指射频信号（RF），但电磁干扰可以在所有的频率范围内发生。
电磁兼容性（Electromagnetic Compatibility，简称EMC）是指电气和电子系统、设备和装置在设定的电磁环境中，在规定的安全界限内以设计的等级或性能运行，而不会由于电磁干扰引起损坏或不可接受到性能恶化的能力。
这里所说的电磁环境是指存在于给定场所的所有电磁现象的总和。
这表明电磁兼容性一方面指电子产品应具有抑制外部电磁干扰的能力；另一方面，该电子产品所产生的电磁干扰应低于限度，不得影响同一电磁环境中其他电子设备的正常工作。
现今的电子产品已经由模拟设计转为数字设计。
随着数字逻辑设备的发展，与EMI和EMC相关的问题开始成为产品的焦点，并得到设计者和使用者很大的关注。
美国通信委员会（FCC）在20世纪70年代中后期公布了个人电脑和类似设备的辐射标准，欧共体在其89/336/EEC电磁兼容指导性文件中提出辐射和抗干扰的强制性要求。
我国也陆续制定了有关电磁兼容的国家标准和国家军用标准，例如“电磁兼容术语”（GB/T4365-1995），“电磁干扰和电磁兼容性术语” （GJB72-85），“无线电干扰和抗扰度测量设备规范”（GB/T6113-1995），“电动工具、家用电器和类似器具无线电干扰特性的测量方法和允许值”（GB4343-84）。
这些电磁兼容性规范大大推动了电子设计技术并提高了电子产品的可靠性和适用性。
2．EMC在PCB设计中的重要性随着电子设备的灵敏度越来越高，并且接受微弱信号的能力越来越强，电子产品频带也越来越宽，尺寸越来越小，并且要求电子设备抗干扰能力越来越强。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
东南大学硕士学位论文高速PCB板的电磁兼容性设计及仿真分析姓名：李富同申请学位级别：硕士专业：电力电子指导教师：余海涛;秦伟芳20070410东南大学硕士学位论文环境的污染和无线电频谱资源的影响，世界各国制定了相关的电磁兼容标准、法律法规来限制产品的电磁辐射问题，不符合标准要求的产品不允许在市场中销售，即电磁兼容认证，这也逐渐成了限制别国产品进入本国市场的技术贸易壁垒。
欧盟于１９８９年５月３日颁布了电磁兼容性指令（８９／３３６／ＥＥｃ）。
指令严格规定，凡不符合指令要求的产品，一律禁止进入欧盟市场或投入使用。
１９９１年４月、１９９２年４月和１９９３年７月，欧盟又先后三次对该指令进行修改。
最近，欧盟在８９／３３６／ＥＥＣ及其修改件的基础上对电磁兼容技术法规内容再一次作了较大幅度的修改和调整，并于２００４年１２月３１日重新颁布了新的电磁兼容性指令（２００４／１０８／Ｆ＿贮），该指令将逐步取代８９／３３６／ＥＥＣ。
指令所有电子产品必须通过电磁发射测试和电磁抗扰度测试并按要求加贴ＣＥ标志才可以欧盟市场中销售，没有ＣＥ标志的，不得上市销售，已加贴ＣＥ标志进入市场的产品，发现不符合安全要求的，要责令从市场收回，持续违反指令有关ＣＥ标志规定的，将被限制或禁止进入欧盟市场或被迫退出市场。
欧盟电磁兼容标准的执行及过渡时间如下表所示：图１－３欧洲电磁兼容标准执行情况西方一些发达的国家如美国、加拿大、日本等国也提出实施ＥＭＣ指令的要求，并且实施这一指令的要求也正在向世界各国延伸，将成为世界各国的共同要求。
所以不通过电磁兼容性能试验的设备、产品是无法进入国际市场，它是电子设备进入国际市场的通行证。
我国也于２００３年开始实施强制性的产品认证，在认证规定之内的产品必须在指定测试机构通过相应电磁兼容和安全标准的测试并在产品上贴加“ＣＣＣ”标识，方可在市场中销售。
东南大学硕士学位论文且近年来全球电磁兼容认证的要求也不断变化，世界各国都逐渐采用ＩＥＣ及ＣＩＳＰＲ出版制定的ＥＭＣ的标准来要求市场上的电子产品，如下表所示１２】：电磁兼容要求的扩大１９９２１９９３１９９４１９９５１９９６１９９７１９９８１９９９２０００２００１２００２２００３．２００６ＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣ∞ＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤｏＣＦＣＣＤｏＣＴＷＴｕｖＴＷＴＵｖＴＷＴＷＴＷＴＷＴＷＴＵＶＴＷＴＷＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫｏＶＤＥＶＤＥＶＤＥｆＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣ￡ＣＥＭＰＲ¨．ＭＰＲ¨。
ＭＰＲＩＩ／１＂ＴＣＯ９２ＴＣＯ９２０ＴＣ０９５ＴＣＯ９．５０ＴＣＯ９５０ＴＣＯ９５０ｌＴＣＯ９５０ｌＴＣＯ９５０ｒＧＯＳＴＧＯＳＴＧＯＳＴＴＣＯ９５ＧＯＳＴＴＣＯ９９ＴＣＯ９９ＴＣＯ９９ＴＣＯ∞ＴＣ０９９ＶＣａＥＺＵＥＺＵＧＯＳＴＥＺＵＧＯＳＴＧＯＳＴＧＯＳＴＧＯＳＴＧＯＳＴＶＣＣｌＰＣ８ＣＥＺＵＰＣＢＣＥＺＵＥＺＵＥＺＵＥＺＵ旺ＵＶＣＣＩＰＣＢＣＳＶＮＰＣＢＣＰＣＢＣＰＣＢＣＰＣＢＣＰＣＢＣＲＲＬＳＶＮＥＶＰＵＳＶＮＳＶＮＳＶＮＳＶＮＳＶＮＳＡＢＳＥＶＰＵＭＥ日ＥＶＰＵＥＶＰＵＥＶＰＵＥＶＰＵＥＶＰＵＡｍｅｒｉｃａｓＭＥＥＩＣＣｌＢＭＥＥＩＭＥＥＩＭＥＥｌＭＥＥＩＭＥ日Ｅｕｒｏｐｅ＆ｃｅｎｔｒａＩＡ‘ｉａＣ．ＴＩＣＫＣ．ＴｌＣＫＣＣ旧ＣＣ旧Ｓ¨Ｓ¨Ｓ¨ＡｓｉａＰａｃｉｆｉｃＢＣＩＱＢＣＩＱＣ．ＴｌＣＫＣ．ＴＩＣＫＣＣＩＢＣＣＩＢＣＣＣＡｆｒｉｃａＶＣａＢＳＭＩＢＳＭＩＢＳＭＩＣｊＴＩＣＫＣ－ＴＩＣＫＣ－ＴＩＣＫＲＲＬＶＣＣＩＶＣＣｌＶＣａＢＳＭｌＢＳ圳ＢＳ圳ＳＡ盼肌ＬＲＲＬＲＲＬｖｃａｖｃＣＩｖｃｃＩＳＡＢＳＳＡＢＳＳＡＢＳＭ虻ＭＩＣＭＩＣＳＡ８ＳＳＡＢＳＳ＾ＢＳ图ｌ＿４世界上各地区电磁兼容要求在一全球销售的消费类电子产品中，应包括各个国家相关电磁兼容及安全认证标识才可以全球市场中销售。
如下图所示１２］：图１．５全球认证标识东南大学硕士学位论文１．４本课题的意义１．４．１电磁兼容设计在产品研发流程中的重要性如前所述，在现代高速数字电路设计中，ＥＭＣ是一个重要的设计要求，由于ＥｌｄＣ与电路设计、ＰＣ８布线密切相关，故应在产品设计前期就认真考虑ＥＭｃ的要求，并应尽可能早的发现问题的根源以避免产品定型后返工带来成本的快速上升和时间的延误。
国外有一句话非常形象的描述了电磁兼容性问题，“ＴｈｅｒｅｉｓＮｅｖｅｒＴｉｍｅｔｏｄｏｉｔＲｉｇｈｆＪｂｕｔＴｈｅｒｅ括ＡｌｗａｙｓＴｉｍｅｔｏｉｔＯｖｅｒ”．当项目完成产品设计后，进行电磁兼容测试，准备将产品推向市场，却发现无论用什么办法总是通不过测试，离最后限期越来越近，总没有时间来解决它，要不断推迟计划，花时间来解决电磁兼容问题。
电磁兼容性问题是－－１＂７实践性很强的技术，阅读大量的理论知识并不能解决问题，也并不能简单的将电磁兼容理解为接地、屏蔽、滤波。
电磁兼容问题是电路设计之外的因素所产生的，与电路功能，性能无关，因此电路设计工程师很少去关注，在发生问题时大多数情况下也无从下手，在国外也将电磁兼容问题看成是一个黑盒子，很神秘，解决ＥＭＣ问题是一个魔术。
随着科技不断的发展，电路工作频率越来越高，时钟的上升下降沿越来越陡峭，导致ＥＭｃ的问题也越来越复杂，如ＣＰＩＪ的工作时钟目前已发展至４Ｃ，Ｈｚ以上且集成度越发提高．由此所带来的ＥＭｃ设计挑战加大。
在消费品电子市场特别是ＩＴ产业，激烈竞争使得成本压力上升，甚至要仔细审查制造物料和人工每一分钱成本，在如此的情况之下，根本没有余地去考虑在产品研发后期所产生的ＥＭｃ的问题。
所以在产品研发流程后期产生ＥＭｃ的问题是不能容忍的．每台计算机用于ＥＭＣ研发及测试费用的变化嘲１９９５１９９６１９９７２００１Ｉ￥３５００￥４８００￥７５００￥１８，５００图１－６“频率上升趋势和脚Ｃ研发测试费用变化下图表明在产品研发流程中解决电磁兼容问题费用／措施与时间变化的关系。
１：图２－１最终验证测试的配置图２－２标准ｌＯ法半电波暗室（上海市计量测试研究院）图２－３电磁辐射测试系统（上海市计量测试研究院）东南大学硕士学位论文２．２工程对比测试如前所述，最终取证测试是用于考虑产品是否符合电磁兼容标准及法律法规要求的手段，而当产品设计有问题，无法通过最终取证测试时，就需要用到工程对比测试进行调试、解决问题并可验证措施的有效性。
与最终取证测试不同，工程对比测试所关注的不是所测量电磁干扰的绝对准确性，而是电磁干扰信号的变化量。
即在一定的场所（可以是实验室，开阔场等任何场所，不必过分担心背景噪声），使电磁发射超标的被测试设备正常工作，在适当的距离用宽带接收天线与频谱分析仪（或ＥＭＩ接收机）接收ＥＵＴ所发出的电磁干扰场强值，记录下作为基准，然后对被测设备进行整改，加上相应措施，再次在相同的条件下进行测试其电磁辐射值，与之前基准作比较，就可以判断措施是否有效。
测试配置如下图所示：Ｅ４４４５Ａ频谱分析仪（３１ｔｚ．－１３．５Ｇｌｌｚ）＼厂厂］ｌ被试设备ｌｌｌ１．．．．．．．．．．．．．．．．．．．．．．．．＿Ｊ图２－４工程对比测试设置工程对比测试是在电磁兼容调试解决问题时最为常用的方法，因为它简单易行，要求简单，不需要昂贵的电波暗室及相应的测试系统，也不需要担心背景噪声的影响，只需要天线和频谱仪（或高频示波器），就可以找到解决ＥＭＣ辐射问题的办法。
在本课题中工程对比测试所用到的测试仪器为：安捷伦科技公司的ＰＳＡＥ４４４５Ａ（３Ｉ－Ｉｚ－１３．５ＧＨｚ）高性能示波器ＥＭＣ０３１４０对数周期天线图２－５工程对比测试图一系统时钟频率超过５０ＭＨｚ一采用了上升，下降时间少于５ｎｓ的器件一数字／模拟混合电路３．３信号边沿速率对电磁辐射场强的影响数字信号中过冲，高频振荡和快速的上升／下降沿（信号完整性）使得时钟信号中包含着丰富的高频谐波分量，快速的切换时间将导致回流、串扰、振铃和反射的问题，对电磁辐射有着重要的影响。
案例分析ｌ：（１）如在一ＰＣＢ电路板（第一版ＬＰｌ）的布线条件下，图３－３ＰＣＡＬＰｌ板其中白线为一时钟信号线，为一电磁辐射源，此信号线为３．３Ｖ的时钟信号，由ＦＰＧＡ经７４ＡＣＴ转为５ｖ后至Ａ／Ｄ转换器ＡＤＳｌ２５１，提供时钟转换频率，为６．２５ＭＨｚ，经７４ＡＣＴ后，时钟信号波形为图３—４所示：其基频为６．２５ＭＨｚ，信号上升时间１．５￥ｎｓ，下降时间１．７２ｎｓ．并且此信号波形存在严重振荡和过冲且上升沿及下降沿极快。
（测试场地为：上海计量测试研究院一符合国际标准的ｌＯ法电波暗室中测试，天线垂直极化）。
测试情况参见图３－５。
其对外电磁辐射测试结果见图３．６。
图３４信号波形１图３－５测试设置图图３－６ＰＣＢＬＰＩＨＣＴ辐射测试结果为验证信号的边沿速率与对外电磁辐射的关系，在电路板上更换相应的元器件（对７４ＡＣＴ更换为７４ＨＣＴ，降低其上升及下降沿，减少振荡，器件更换后，用示波器观察到的波形为，上升沿为６．１３ｎｓ，下降沿为４．９６ｎｓ，且无明显过冲。
见图３—７所示。
图３－７信号波形２在同样测试条件下，在１０米法电波暗室中对外电磁辐射测试结果见图３－８。
图３－８ＰＣＡＬＰＩ板ＨＣＴ辐射测试结果两者测试结果对比情况如图３－９所示图３－９ＰＣＡＬＰｌ板ＡＣＴ与ＨＣＴ辐射结果对比由对比图可以看出，仅改变信号的上升下降的时间，在许多辐射频率点其对外电磁辐射强度降低近１５ｄＢ（１５０一３００姗ｚ）。
东南大学硕士学位论文案例分析２：对此电路结构进行重新布线，改变ＰｃＢ电路板的布线结构为ＬＰ２，如下图３—１０所示，与ＬＰｌ相比电路原路，器件完全相同，仅改变器件布置与地平面。
图３．１０ＰＣＡ板ＬＰ２在图中信号线中所走的信号见图３．１ｌ，上升沿１．８１４５ｎｓ，下降沿为１．８８８８ｎｓ。
图３一１１信号波形３图３．１２信号波形４将ＰＣＢ板放在１０法电波暗室中进行测试，对外辐射测试结果为见图３．１３，将高速器件７４ＡＣＴ换成７４ＨＣＴ，信号的上升沿与下降沿时间降低为６．１３ｎｓ和４．９６３ｎｓ．，对外电磁测试结果见图３·１４。
两者对比分析参见图３一１５。
东南大学硕士学位论文图３—１３ＰＣＡＬＰ２板ＡＣＴ辐射测试结果图３－１４ＰＣＡＬＰ２ＨＣＴ辐射测试结果图３—１５ＰＣＡＬＰ２板ＡＣＴ与ＨＣＴ辐射结果对比东南大学硕士学位论文图４－６信号层间跳变与地孔虽然产生共模电流的原因多种多样，并且很难预测，但是所有的共模电流都来自有意义的信号电流，这一点是１００％正确的。
这就是说，在Ｐｃ机的线路板上的某处，有用的信号常常在无意中产生了麻烦的共模电流。