PCI9054在硬件加速卡中的应用
基于PCI9054的主动DMA传输的设计与实现
基于PCI9054的主动DMA传输的设计与实现作者：李文举来源：《科技视界》 2014年第32期李文举（中国电子科技集团公司第二十研究所，陕西西安 710068）【摘要】本文给出了一种基于PCI9054的主动DMA传输的FPGA设计思想。
文中首先对PCI9054及其工作模式进行了介绍，重点介绍了DMA传输方式，而后介绍了主动DMA传输的思想，并对FPGA设计中的要点进行了简要的介绍。
【关键词】PCI9054；DMA传输；FPGA设计0 引言随着雷达搜索、跟踪的范围以及精度的不断提高，雷达所接收、处理的数据量日益增大，这对雷达的中心机提出了更高的要求，要求其能更快地进行数据的处理以及完成对雷达各个分机的控制。
由于雷达的中心机硬件平台的更新速度要远远落后于软件的速度，所以如何减少中心机不必要的系统开销，使其在有限的硬件资源上能够提供更高的速度，就成了当前雷达研究的一个热点课题。
中心机是雷达的其中一个分机，它与雷达工作模式的控制以及与雷达其它分机进行数据与命令的通信。
中心机目前主要是通过PCI总线经由接口板与其它各个分机进行通信，中心机作为PCI总线上的主设备控制PCI总线与接口板进行DMA通信。
为了减少中心机的负担、提高中心机的速度，可以将发起DMA传输的工作放到接口板上来做。
1 PCI9054介绍PCI 9054是美国PLX公司继PCI 9052之后推出的又一低成本PCI总线接口芯片，低功耗，PQFP 172pins封装，它采用了先进的PLX数据管道结构技术，可以使局部总线快速转换到PCI总线上。
PCI 9054 是一个32位/33MHz的通用PCI总线控制器专用芯片，支持主模式、从模式、DMA传输方式，因其强大的功能可应用于适配卡和嵌入式系统中。
PCI9054有3种工作方式，分别为C、M和J模式。
M模式主要是针对Motorola公司高性能MPC850/860的应用而设计的，主要应用在电信领域，J模式的接口设计相对比较麻烦，比较常用的是C模式[1]。
基于PCI9054的高速数据处理卡的设计
针 对 彩 色 激 光 打 印 机 的数 据 处 理 ， 计 了一 种 基 于 设
Ｐ Ｉ０ ４和 Ｅ １ ７ Ｃ９ ５ ＭＰ ２ ０的高 速 数 据 处 理 卡 ， 现 了对 ３ 实
路 数据 的高 速数据 处理 和数模 转换 输 出。按 上述需 求 分 析 ， 虑到 Ｐ Ｉ 考 Ｃ 总线 的实 际传 输效 率和 系统可 靠性 ， 本设 计采 用 了具有 １ Ｂ深 度 的 ＦＦ ６Ｋ ＩＯ作 为 数据 存储 缓冲， 以解 决 Ｐ Ｉ 输速 率和输 出速 率 匹配 的问题 ， Ｃ传 同
Ｋｅ ｒ ｓ Ｐ ９ ５ ｈ ｇ ｓ ｅ ｄ ｄａａ ｐｒｃ ｓｉ ｇ ｃ ｒ ＥＰＭ１ ７ ｙ ｗｏ ｄ ： ＣＩ ０ ４； ｉｈ—ｐ ｅ ｔ ｏ ｅ ｓｎ ａ ｄ； ２０
教你设计pci总线的高速数据采集卡(基于pci9054)
教你设计PCI总线的高速数据采集卡（基于PCI9054）2007-03-13 21:02眼下有不少场合需要用到PCI总线的数据采集卡，下面我就来谈一下设计PCI数采卡的原理及要点。
首先我要以我的实际经验，纠正存在于很多人心里的几个误区：1．设计PCI采集卡要通读PCI协议。
相信有很多初学者都在这个地方被吓住了，几百页的英文要通读并理解谈何容易！其实PCI协议处理的这部分功能已经被PCI接口芯片完成了，如PLX公司的9054、9056和9052等等，它封装了PCI协议的细节，我们只需要控制这颗接口芯片local端的几个控制线就可以完成PCI总线的数据传输。
PCI协议也有它的用处，我们只需要在某些需要注意的地方查阅一下相关章节即可，比如PRSNT1#和PRSNT2#引脚至少要有一个下拉，才能识别到卡，这就是PCI协议中的规定。
2． PCI卡布线很复杂，一不小心就可能不成功。
其实对于32位33MHz的PCI总线来说，布线相对比较简单，只要稍加注意就不会出问题。
比如：PCI总线的时钟线要做成2500（+/-100）mil，这个是要注意的一点，一般PCI卡上的蛇行弯曲走线就是这条线，因为走直线距离一般都达不到此长度。
其他要求，比如地址和数据线要在1500mil以内，其实你超过一些也没什么问题，不要超太多就好了。
3． PCI卡的驱动程序编写很难。
其实无论是软件还是硬件设计，都有一些相对成熟的资料可以参考。
对驱动程序来说也是这样，对实际项目的开发没有几个是从头到尾自己在编代码，都可以在网上找到一些成熟的代码，然后自己修改一下即可，况且PCI卡的驱动程序又相对比较成熟，可参考的资料也较多。
所以你要从网上找代码，向PCI接口芯片的供应商要代码，等收集到足够多的代码，再配以适当的教材（比如对于windows2000/XP系统下的WDM驱动程序，可以参考武安河老师的教材就足够），就可以进行你自己的驱动设计了。
下面我再针对具体应用谈谈PCI采集卡的设计：一般数采卡的情况是将A/D转换后的数据通过PCI总线上传到PCI机，然后利用上层的软件进行分析处理。
PCI9054接口芯片的应用设计
ＰＩ Ｃ 启动 １（ 读 ／） ２
Ｐ Ｉ 动 Ｉ０ 写 Ｃ启 ／ Ｐ Ｉ目标 读 Ｃ Ｐ Ｉ目标 写 Ｃ
Ｄ ＭＡ读
Ｄ ＭＡ写
总线端 支持 ３ ／３ＭＨｚ 本地 端 （１ ａ ｂｓ可 以 ２位 ３ ； ｏ ｌ ｕ） ｃ
维普资讯
第 ２ ３卷第 ４期 ２ ０ 年 ８月 ０８
光 电 技 术 应 用
ＥＬ ＥＣＴ ＲＯ 一（ ｝ Ｉ Ｔ ［ ＯＬｏＧＹＡＰ ） 呵 Ｃ ＥＣ － ＴＶ ＰＬｔ ＣＡＴ ＯＮ Ｉ
Ｖ １２ ． ｏ ． ３． ４
Ａｕ ｕ ｔ２０ ８ ｇ ｓ． ０
常普 遍 的 一种 总线 ． Ｐ Ｉ 因 Ｃ 协议 比较 复 杂 ， 难 掌 较 握 ， Ｐ 总线扩 展 卡 的开 发 比 ＩＡ 总线 等 其他 扩 故 ＣＩ Ｓ 展 卡难 度大 ．Ｃ ０４芯 片是 一种 能满 足 Ｐ Ｉ ２ ２ ＰＩ ５ ９ Ｃ ． Ｖ
传 输 以及本 地总 线 和 Ｐ Ｉ Ｃ 总线 之 间的异 步 操作 （ 见
表 １． ） 总之 ， 芯 片 为 用户 提 供 了较 宽松 灵 活 的设 该
计空 间 ．
总 线 ＿ ， 数据 总线 为 ３ ３其 Ｊ ２位 ， 可扩 展 为 ６ 且 ４位 ， 最
大数 据传 输 速率 为 １ ２ ６ ／ ， 目前 使 用 非 ３ ～２ ４ ＭＢ ｓ 是
文 章 编 号 ：６ ３ ２５ ２ ０ ）４ ０ ６ ３ １７ —１５ （０ ８０ —０ ４ —０
Ｐ Ｉ０ ４接 口芯 片 的 应 用 设 计 Ｃ ９５
纪 淑 波 ， 北 北 曲
（ 东大学 ， 鲁 山东 烟台 ２４２ ） ６ ０ ５
pci9054
第三章PCI总线接口的实现3.1 PCI总线接口实现的各种方案PCI总线规范十分复杂，其接口的实现十分困难。
目前实现PCI接口的有效方案有两种：使用可编程逻辑器件和使用专用芯片。
3.1.1 使用可编程逻辑器件采用可编程逻辑器件实现PCI接口最大的好处是比较灵活。
首先，对于一个典型PCI 设计来说，并非要实现PCI规范中的所有功能，而只是规范的一个子集。
可编程逻辑器件可以依据板卡功能进行最优化，只实现必需的PCI接口功能，这样可以节约系统的逻辑资源。
其次，可以将PCI板卡上的其它用户逻辑与PCI接口逻辑集成在一个芯片上，实现紧凑的系统设计。
再者，当系统升级时，只需对可编程器件重新进行逻辑设计，而无需更新PCB版图。
目前几乎所有的可编程器件生产厂商都提供经过严格测试的PCI接口功能模块，由用户进行简单的组合设计即可。
如Xilinx公司的Logicore，Altera公司的AMPP（Altera Megafunction Partners Program）等等。
采用可编程逻辑器件设计PCI接口，虽然很灵活，但也要一些限制。
实现PCI规定功能需要完成逻辑校验、地址译码、实现配置所需的各类寄存器等PCI的基本要求，大致需要10000个门电路；可编程器件生产厂商都提供经过严格测试的PCI接口功能模块，但价格昂贵。
否则的话，就必需用户自己进行设计，设计难度大，调试困难。
这样，在小规模的应用中，就限制了利用可编程逻辑器件来实现PCI接口。
3.1.2 使用专用芯片采用专用的PCI接口芯片，是一种切实可行的有效办法。
这种芯片具有通用性，而且成本低。
芯片开发商已经作过严格的测试，使其完全符合PCI规范。
开发人员只需要设计接口芯片和用户逻辑的接口电路，从而大大减少了开发人员的工作量。
但目前提供这种芯片的厂商还不多，常见的几家如表3-1所示。
综合购买的方便、成本、开发的难易、技术资料的多少，并考虑项目的实际需要（需要DMA 传输），最终选定PLX公司的主模式芯片PCI9054作为此次开发的PCI总线接口芯片。
PCI9054总线接口芯片应用
PCI9054总线接口芯片应用一、引言PCI（Peripheral Component Interconnect）总线，即外围部件互连总线，是一种先进的高性能32／64位地址数据复用局部总线。
可同时支持多组外围设备，并且不受制于处理器，为中央处理器与高速外围设备提供一座沟通的桥梁，PCI总线与处理器和时钟频率无关，可以提供高达132MB／s的数据传送速率，是当今PC领域中最流行的总线。
PCI总线具有严格的总线规范，这就保证了它具有良好的兼容性，符合PCI总线规范的扩展卡可以插入任何PCI系统可靠地工作。
但由于PCI总线协议的复杂性，其接口的实现比VESA、ISA和MCA等总线要困难得多。
目前，实现PCI接口设备大多采用专用器件，一般有两种方法：一种方法是采用可编程逻辑芯片，它的最大好处是比较灵活，用户可以根据自己的需要开发出适合于特定功能的芯片，而不必实现PCI的全部功能。
可以利用的器件也比较多，现在有许多生产可编程逻辑器件的厂商，如Xilinx的LogiCore和Altera的AMPP都提供经过严格测试的PCI接口功能模块，用户只要进行组合设计即可。
但这种方法难度较大，设计周期较长。
另一种常用的方法是使用专用总线接口器件，通过专用芯片可以实现完整的PCI主控模块和目标模块的功能，将复杂的PCI总线接口转换为相对简单的用户接口，用户只要设计转换后的总线接口即可。
采用专用接口器件虽然不够灵活，但由于其对PCI协议良好的支持及其接口的友善性，再加上具有较低的成本和通用性，能够有效降低接口设计的难度，大大地缩短开发时间。
现有的PCI接口芯片主要有AMCC公司的AMCCS59xx系列和PLX公司的PCI90xx系列。
在PLX 系列产品中，PCI 9054是一款常用的PCI总线接口芯片，本文将对PCI9054总线接口芯片的功能、结构、特点及其在PCI板卡设计中的应用进行介绍。
二、PCI9054简介PCI 9054是美国PLX公司继PCI 9052之后推出的又一低成本P CI总线接口芯片，低功耗，PQFP 172pins封装，它采用了先进的PL X数据管道结构技术，可以使局部总线快速转换到PCI总线上。
PCI9054
最近一直在弄PCI9054，现在基本上已经弄完了，写点经验总结：我用的PCI9054+FPGA的板子，首先说说制版上的注意问题，我没有画过板，是我们一位上司在画，但是中间跟他一起发现和解决了一些问题，还是有点感触。
板子设计中：1、PCI时钟线，论坛上有人说PCI CLK时钟线要足够长，大约在1500mil±100mil，我一直不知道原因，后来我们一个老师点拨了我们说是，想这种并行线，每根数据数据线的值达到的时间不一样，因此只能靠时钟沿来将他们同步，如果你太短，时钟很快就来了，但是有些数据线信号还没有到来，那么就会造成并行数据的紊乱。
听了觉得有道理，具体是不是这回事有待考证。
2、TEST引脚，这是一个测试引脚，当他有效的时候，按数据手册上说的，除了一个usero/..../引脚之外，其他的引脚都将挂起，事实上就是9054不工作。
论坛上有人说，在调试过程中，TEST脚需要先拉高才能在开机的时候进入操作系统的界面，之前我们设计的那块板子也是这种情况，板子插上去，但是开机在Bios检测的时候，在屏幕的左上角总是显示一个光标，进入不了系统，我以为是这个原因，因为我们板子的TEST脚是悬空的。
后来照那样做了，发现确实可以进入系统，但是其他问题依然存在。
后来仔细一想也是，既然TEST拉高是让9054不工作，在开机的时候我不插板子，等到PC机启动之后我再插板子，岂不是一样。
（当时觉得自己好SB！！）3、EEPROM的EDI/O脚，数据手册上说了，如果没有EEPROM，那么这个脚需要拉低，9054以寄存器默认值进行启动。
如果有EEPROM，不管是空白还是已经写入数据，都应该将其拉高。
（后面这点数据手册上没有说，是在论坛上看到的）之前我们的板子出现的问题是，板子开机进入系统后插入，能找到设备，但是发现寄存器的值并不是EEPROM里面的值，而是寄存器默认值，而且本地配置寄存器的很多值都不能用PLXMon进行设置。
PCI9054接口芯片的应用设计
收稿日期:2008-05-20基金项目:铁道部资助项目(99j34-A )作者简介:纪淑波(1977-),男,山东海阳人,讲师,主要研究方向为光电工程、图像产生、获取与处理技术.文章编号:1673-1255(2008)04-0046-03PCI9054接口芯片的应用设计纪淑波,曲北北(鲁东大学,山东 烟台 264025)摘 要:PCI9054是美国PL X 公司生产的PCI 总线通用接口芯片.介绍了PCI 总线接口的一般设计方法及PCI9054的内部结构、以及其工作原理,并以一种基于PCI 总线的数据传输系统的设计为例,给出其工作原理,并讨论接口的硬件实现方法以及采用软件包Windriver 开发设备驱动程序的方法.关键词:PCI 总线;FPG A ;驱动程序;Windriver ;PCI9054中图分类号:T N911.7 文献标识码:AApplication and Design of PCI 9054Interface ChipJ I Shu 2bo ,QU Bei 2bei(L udong U niversity ,Yantai 264025,China )Abstract :PCI9054is a general interface chip made by the PL X Company of USA.G eneral design method of PCI bus interface ,inter instruction and the work principle of PCI9054are introduced.The design of a data transmis 2sion system based on PCI bus as a example ,its working principle is given ,and the implementation method of hard 2ware design for PCI interface and the ways to develop the driver program by using Windriver are discussed.K ey w ords :PCI bus ;F GPA ;driver ;Windriver ;PCI9054 PCI9054是美国PL X 公司生产的PCI 总线通用接口芯片.使用该芯片桥接PCI 总线和本地总线(local bus ),开发者可以省去考虑太多复杂的PCI 总线规范,而集中精力开发硬件和驱动程序.PCI9054具有较强的性能.它符合PCI V2.1和V2.2规范;提供了2个独立的可编程DMA 控制器,每个通道均支持块和分散/集中的DMA 方式;在PCI 总线端支持32位/33MHz ;本地端(local bus )可以编程8、16、32位的数据宽度,传输速率最高可达132MB/s.本地总线端时钟最高可达50MHz ,支持复用/非复用的32位地址/数据[1,2].PCI9054内部有6种可编程的FIFO 存储器,以实现零等待突发传输以及本地总线和PCI 总线之间的异步操作(见表1).总之,该芯片为用户提供了较宽松灵活的设计空间.PCI 总线是Intel 公司推出的一种高性能局部表1 PCI9054内部FIFOFIFO 长度/(dB )PCI 启动I/O 读PCI 启动I/O 写PCI 目标读PCI 目标写DMA 读DMA 写163216323232总线[3],其数据总线为32位,且可扩展为64位,最大数据传输速率为132～264MB/s ,是目前使用非常普遍的一种总线.因PCI 协议比较复杂,较难掌握,故PCI 总线扩展卡的开发比ISA 总线等其他扩展卡难度大.PCI 9054芯片是一种能满足PCI V2.2协议,特别适用于PCI 总线外设产品开发的PCI →本地总线I/O 加速器芯片.结合PCI9054介绍PCI第23卷第4期2008年8月 光电技术应用EL ECTRO -OPTIC TECHNOLO GY APPL ICA TION Vol.23,No.4August.2008总线技术的设计方法.1 系统工作原理系统应用于光电信号转换系统中,主要解决主机与光电装备之间的数据传输问题,其工作流程是:主机运行应用程序,产生数据源,在外部控制信号的控制下,通过PCI 总线与光电装备进行数据通信,主要解决的问题是:PCI 接口硬件设计和PCI 设备驱动程序开发.2 PCI 接口硬件设计目前实现PCI 接口的有效方案有使用可编程逻辑器件和使用专用芯片2种[4].由于PCI 总线协议较复杂,采用可编程逻辑器件设计PCI 控制接口难度大,对于产品不大又有时限的工程项目来说,成本较高,采用专用接口器件虽然没有采用可编程逻辑器件那么灵活,但其优越性相当明显:能够有效地降低接口设计的难度,缩短开发时间.数据传输系统采用PL X 公司的PCI9054作为PCI 接口芯片,以FP G A 来完成逻辑控制以及与光电装备的连接,整个系统的框图如图1所示,其中,FP G A 选用的是AL TREA 公司的EPF1030AQC240-3.图1 数据传输系统硬件设计框图2.1 数据传输及控制原理PCI 9054可工作在M ,C ,J 3种模式,其中,C模式时序较为简单,系统采用PCI9054的C 模式传送,先由计算机主机通过PCI 总线向系统发出命令字,PCI9054将数据或命令字存入声纳设备中,数据传送时,局部总线控制逻辑FP G A 应驱动地址总线、数据总线、读写信号线及地址选通信号,控制PCI 局部总线的数据传输.PCI9054会直接将数据存入其内部FIFO ,随后PCI9054会向PCI 系统申请PCI 总线控制权,在得到总线控制权后,根据映射地址自行完成本次数据传输操作.局部总线控制器只需将数据写入PCI9054内部FIFO ,其后的操作不需要FP G A 的参与.FP G A 的局部总线逻辑的状态机框图如图2所示.图2 局部总线逻辑状态机框图状态0为空闲状态,当ADS #为0时如经本地总线译码后表明需要访问本地空间时,转到状态1,否则留在状态0;状态1为访问开始状态,当处于此状态下,如BLAST #为0时,转到状态2,如BLAST #为1时,则转到状态4;状态2为单周期等待状态,在此状态下,数据在本地总线上保持稳定,当处于此状态下直接转到状态3;状态3单周期数据结束状态,在此状态下数据从本地总线上取走,当ADS #为0时,经本地总线译码后,表明还需要访问本地空间时,则转到状态1,否则转到状态0,完成数据传送;状态4为突发等待状态,在此状态下数据在本地总线上保持稳定,当处于此状态下直接转到状态5;状态5为突发重复状态,在此状态下,如BLAST #为0时,转到状态6,否则重复此状态;状态6为最后数据突发传输完成状态,在此状态下当ADS #为0时,如经本地总线译码后,表明还需要访问本地空间时,转到状态1,否则转到状态0,将以上状态机用V HDL 语言在可编程逻辑器件中实现,即可实现访问本地总线的控制.2.2 EEPROM 的配置与烧写与ISA 总线相比,PCI 总线支持3个物理空间:存储器地址空间、I/O 空间和配置空间.串行EEP 2ROM 存储了PCI9054重要的信息,如设备号DID 、制造商号V ID 、子设备号SDID 、子制造商号SV ID 、中断号、设备类型号、局部空间基地址以及局部空间描述符等信号,EEPROM 的内容非常重要,它直接关系到整个板卡能否正常工作.系统加电时,通过PCI 的RST 复位以后,PCI9054首先检测EEPROM 是否存在.如果检测到EEPROM 首字不是FFFFH ,PCI9054将依次读取74第4期 纪淑波等:PCI9054接口芯片的应用设计 EEPROM的内容来初始化内部寄存器.PCIB I-OS 根据配置寄存器的内容进行系统资源分配,这样,整个PCI设备的资源才不会发生冲突.配置寄存器的内容编写完以后,可以用编程器写入EEPROM中.另外,也可以通过主机在线烧写,但由于各种原理,成功率很低.对于PCI9054芯片,可选用的串行EEPROM有STM公司的93CS56等.3 实例分析以下为一段使用Windriver开发的PCI9054 DMA的驱动代码[5],为了节省篇幅,省略了变量说明部分.程序中出现的变量大都由其名称可以反映含义,具体可以参见Windriver的设计文档中的说明.#include“windrvr.h”#include“plx lib.h”#define PCI9054DEFAUL T V ENDOR ID0x10b5 //PL X公司制造商号#define PCI9054DEFAUL T DEV ICE ID0x9054// PCI9054的设备号#define IS MASTER TRU EhDev=PL X DIA G DeviceFindAndOpen(PCI9054 DEFAUL T V ENDOR ID,PCI9054DEFAUL T DEV ICE ID,IS MASTER);//打开Windriver设备,锁定并返回该设备的资源,该设备的资源均包括在hHandle中;PCI9054DMAOpen(hDev,3pDMA,dwBytes);//初始化并锁定用于DMA传输的内存资源;PCI9054Int Enable(hDev,funcInt Handler);//设定中断,funcInt Handler为中断处理函数PCI9054DMAStart(hDev,3pDMA,f Read,fBlocking, dwBytes,dwoffset);//根据给定参数开始DMA传输PCI9054DMAClose(hDev,3pDMA);//解除DMA传输资源PCI9054intDisable(hDev);//禁止中断;PCI9054Close(hDev);//关闭Windriver设备4 结 束 语从以上分析可以看出,PCI9054是一种性价比很高的PCI桥路芯片,PCI9054提供了PCI总线的一种直接数据传输路径,降低了PCI总线的复杂性.对本地总线与设备进行数据传输进行了详细的讨论,给出了实用的本地总线数据传输的接口逻辑设计,根据这一设计,就可以很好地在本地总线和外部设备之间进行数据传输和控制,具有较高的应用价值.参考文献[1] 陈露晨.PCI9054性能分析及外部FIFO的扩充[J].电子产品世界,2000(11):50-51.[2] PCI9054Data Book Version2.1[Z],2002.[3] 尹勇,李宇.PCI总线设备开发宝典[M].北京:北京航空航天大学出版社,2004:153-160.[4] 彭佛才.基于PCI的高速媒体网关系统及其驱动程序设计[J].电子技术应用,2006(6):19-21.[5] 武安河.Windows2000/XP WDM设备驱动程序开发[M].北京:电子工业出版社,2005:132-136.简讯分布式孔径半主动激光导引头的发展 2008年6月2日,英国BAE系统公司的“先进精确杀伤武器系统”(APKWS)II半主动激光制导70mm火箭弹,进行了系统的发展与演示验证.APKWS II火箭弹采用了分布式孔径导引头.布置在弹体中部的分布式孔径半主动激光导引头(DASAL S)和制导控制装置可免遭沙尘、振动、冰雪和其他实战中可能遇到的恶劣环境的危害.APKWS II火箭弹是一种低成本的轻型制导武器,能有效对付轻型装甲目标,以弥补70mm火箭弹和“海尔法”导弹之间的火力空缺,其系统将应用于所有目前使用70mm 火箭弹的陆军飞机上.英国BAE系统公司和美国雷声公司不约而同地选择了半主动激光制导技术,将制导组件安装到“九头蛇”-70火箭弹上,双方的设计思路可谓大相径庭.雷声公司主张将激光导引头安排在火箭弹的头部,其好处是在火箭弹发射前导引头就能锁定目标.由于“九头蛇”-70火箭弹的战斗部及引信均位于头部,因此这种设计将改变战斗部及引信的原有位置,进而需要重新鉴定、测试和确认火箭弹的杀伤力.BAE系统公司设计的制导组件称为“分布式孔径半主动激光导引(下转第65页)84 光 电 技 术 应 用 第23卷。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
鞘 八 信 号 ， 哭 友 甲 止 信 号 ，表 不 甲 Ｊ 举 ｝ ｒ 一次哭发数琚传葡。
Ｕ Ｓ Ｅ Ｒ ｏ Ｕ Ｓ Ｅ Ｒｉ
用户输 出信号 ，由 Ｐ Ｃ Ｉ ９ ０ ５ ４ 驱动 ，作为 Ｄ Ｓ Ｐ的外部 中断请 求。 用 户输入 信号 ，由外部 设备驱 动 ，Ｐ Ｃ Ｉ ９ ０ ５ ４ 可查询 到外部设备 发出的信号。
立起驱动程序 的框架 ， 该驱动程序具体完成Ｄ ＭＡ读和写两 项功能。 ＰＣ Ｉ ９ ０ ５ ４ 的本 地 总 线共 有 Ｍ ， Ｃ 、 Ｊ 三 种 工 作模 式 ， 可 通 过 模 式 选 主 要 是 利 用 Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｏ ｒ ｋ ｓ ￣ 供 的Ｋｄ ｍａ Ａ ｄ ａ ｐ ｔ ｅ ｒ 和 ＫＤ ｍａ Ｔ ｒ ａ ｎ ｓ ｆ ｅ ｒ 类 择控制 引脚ＭＯ Ｄ Ｅ ［ １ ： ０ 行控制。 Ｍ模式可与Ｍｏ ｔ ｏ ｒ ｏ ｌ ａ ＭＰ Ｃ ８ ５ ０ 或 实 现 Ｄ ＭＡ 传输， Ｋ ｄ ｍａ Ａｄ ａ ｐ ｔ ｅ ｒ用 于 建 立 一 个 Ｄ ＭＡ适 配器 ， 它 说 明 ＭＰ Ｃ ８ ６ ０ 系列高性能微处理器进行无缝连接 ； Ｃ 模式可与Ｉ ｎ ｔ ｅ ｌ 系列 高 Ｄ ＭＡ通道 的特性 ， Ｋ Ｄｍａ Ｔ ｒ ａ ｎ ｓ ｆ ｅ ｒ 用于Ｄ ＭＡ传 输控 制 。
‘ ． 接 口设计
４ ． １传输 模 式
Ｄ ｉ ｆ ｖ ｅ ｒ Ｓ ｔ ｕ ｄ ｉ ｏ 下Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｏ ｒ ｋ ｓ 的类 库封 装了针对驱动 程序的各 种通 用操作， 使用Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｏ ｒ ｋ ｓ 下的Ｄ ｒ ｉ ｖ ｅ ｒ Ｗｉ ｚ ａ ｒ ｄ 向导 ， 即可一步步 的建
使能无限突发传输方式 ， 传输 完成 后向主机发 出中断 用ＰＣ Ｉ 适配器设 计 。 （ ７ ） 灵活 的３ ． ３ Ｖ， ５ Ｖ容错 局域总 线操作 ， 高 达 位数据总 线 ， ５ ０ ＭＨｚ 。 （ ８ ） ３ ２ 位多路复用或非 多路复用局域总线支持８ 位、 ｌ ６ 位以及 请 求 。 下面讨论Ｐ Ｃ Ｉ ９ ０ ５ ４ 本地总线控制的逻辑设计 ， 在本设计选用 的 ３ ２ 位外 围设备 和存储设备 。 （ ９ ） 串行Ｅ Ｅ Ｐ Ｒ ＯＭ接 口一包括一 个用于 Ｐ Ｃ Ｉ ９ ０ ５ ４ 本地 总线主要使用的信号及说 明如表 １ 。 可选 串行Ｅ Ｅ Ｐ Ｒ ＯＭ的接 口， 可用来载入配置信息。 ＰＣ Ｉ ９ ０ ５ ４ 亦可通过 模 式下 ，
图１ 。
本系统采 用双 口Ｒ ＡＭ作为数据 缓冲 ， 由于需要双 向传 输， 因此
双Ｅ Ｉ ＲＡＭ分 为 两 个 存 储 区 ， 分 别 作 为ＰＣ Ｉ ９ ０ ５ ４ 的读 缓 冲 和 写 缓 冲 。
Ｃ Ｉ ９ ０ ５ ４ 完成一次写操作后 ， 设置Ｕ Ｓ Ｅ Ｒｏ 信号 ， 通过数字逻辑转化为 首先 ， Ｐ Ｃ 机 接收到信 号数据 ， 经过合理 打包 ， 通 过ＰＣ Ｉ 总线经 Ｐ ＤＳ Ｐ的外部中断信号 ， 告知Ｄ Ｓ Ｐ 可 以读数据 。 Ｄ Ｓ Ｐ 完成一 次写操作 ＰＣ Ｉ ９ ０ ５ ４ 、 数据 缓存模块 传入 Ｄ Ｓ Ｐ１ ， 数据 缓存模块 采用两片 Ｃ Ｙ— 后 ， 设 置 Ｕ Ｓ Ｅ 融 信 号 ， Ｐ Ｃ Ｉ ９ ０ ５ ４ 查 询 到 此 信 号 后 ， 即 可读 数据 ， 连 接 关 Ｐ ＲＥ Ｓ Ｓ 公司 的Ｃ Ｙ７ Ｃ ０ ２ ８ Ｖ 双 口Ｒ ＡＭ ， 构成６ ４ Ｋ＊ ３ ２ 位的存储空 间 ，
应用 研 究
表１
信号名称 ＬＣ Ｌ Ｋ ＬＨＯＬ Ｄ Ｌ ＨＯ ＬＤＡ ＡＤ Ｓ＃ 信 号说明 输入信号 ，本地时钟 ，最高可达到 ５ ０ ＭＨｚ 。 输 出信号 ，表示请求使用本地总线 。 输入信号 ，回应 Ｌ ＨＯ Ｌ Ｄ信号 ，准许使用 本地总线。 输 出信号 ，地址有效 ，表示一 次数据 传输的开始。
虑到数字信号处理模块 的数据处理量 大 ， 算法复杂 ， 以一般 Ｃ Ｐ Ｕ的 处理 能力 ， 很难 达到时间上的要求 ， 因此该模 块采用硬件 加速处理 ５数据交换方式及驱动程序设计 ５ ． １数 据 交换 方式 技术 ， 硬件加速板卡为基 于Ａ Ｄ公司高性能信号处理芯片ＴＳ ２ ０ １ 的多 处理器 结构 ， 与Ｐ Ｃ 机通 过Ｐ Ｃ Ｉ 总线交换数据 ， 信号
本地总线 的逻辑仲裁 才用状 态机 实现 ， 状态 图如 图２ 。
状态Ｏ 为空 闲状态 ， 状态 １ 为总 线保持状态 ， 在此状态下应将本
３系统设计
地总 线响应信号Ｌ ＨＯ Ｌ ＤＡ 置 １ Ｉ 状态２ 为Ｄ ＭＡ读状 态 ， 在此状态 下 数 字广播仿真系统真实模拟 了广播信号产生 、 信号发射 ， 信号 应将ＲＥ ＡＤ Ｙ信号０ ， 表示数据有效可 以读取 ， 状态３ 为Ｄ ＭＡ写状态 ， 接收 、 信号 处理 以及显示 的过程 ， 用于动态分析和评估 数字广播 系 在此状态下也要置Ｒ Ｅ Ａ Ｄ Ｙ信号为０ ， 以表示写数据有效 ， 状态４ 为读 统的运行情况 ， 系统主要通过 在多台互联Ｐ Ｃ 机上软件 模拟实现。 考 写操 作完成状态 。
。 Ｆ Ｐ Ｇ Ａ芯片用于逻 辑控制 ， 四片Ｔ Ｓ ２ ０ １ 作为系 统的协处理器完成数 系如 图３ ５ ． ２驱 动程 序 字信号处理 算法 ， 处理得到 的视 频数据 由Ｄ Ｓ Ｐ１ 传 回Ｐ Ｃ 机， 最后 由 Ｐ Ｃ Ｉ 驱动程 序利用Ｎｕ Ｍｅ ｇ ａ 公司提供 的Ｄ ｒ ｉ ｖ ｅ ｒ Ｓ ｍｄ ｉ ｏ Ｉ具开发 。 Ｐ Ｃ 机将数据传至显示界 面。
Ｂ Ｌ Ａ Ｓ Ｔ ＃ Ｌ Ｗ／ Ｒ ＃ Ｌ Ａ ［ ３ １ ： ２ 】
Ｌ Ｄ ［ ３ ｌ ： ０ 】 ＲＥ Ａ Ｄ Ｙ＃
ＢＴＥＲＭ ＃
输 出信号 ，表示 是一 次数据 传输的最后一个传输周期。 读写使能信号 ，低 电平表示读 有效 ，高电平表示 写有效。 本地地址总线 ，本地地址 空间以字 节为单位编址， 由于使用 ３ ２ 位总线模式 ，因此不需要低两位地址 。